JP2001094227A - 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 - Google Patents
半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法Info
- Publication number
- JP2001094227A JP2001094227A JP26481399A JP26481399A JP2001094227A JP 2001094227 A JP2001094227 A JP 2001094227A JP 26481399 A JP26481399 A JP 26481399A JP 26481399 A JP26481399 A JP 26481399A JP 2001094227 A JP2001094227 A JP 2001094227A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- hole
- solder bump
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの接続端子に形成された第２は
んだバンプの頂部に高低差があっても、その第２はんだ
バンプを配線基板の導体パッドに確実に押接させること
のできる半導体チップ実装用の配線基板を得る。 【解決手段】 配線基板の絶縁基板３２に、穴４０を設
けて、その穴４０の開口部上端に、絶縁基板３２の表面
に備えられた配線回路５０に形成された弾性を有する導
体パッド５２を、穴４０の内方に弧状に弾性変形可能
に、片持ち状態で延出させる。そして、その導体パッド
５２に半導体チップの接続端子１２に形成された第２は
んだバンプ２０を押接させた際に、その第２はんだバン
プ２０の頂部の高低差に合わせて、導体パッド５２を穴
４０の内方に適宜量弧状に湾曲させる。そして、第２は
んだバンプ２０を配線基板の導体パッド５２に隙間なく
確実に押接させることができるようにする。
んだバンプの頂部に高低差があっても、その第２はんだ
バンプを配線基板の導体パッドに確実に押接させること
のできる半導体チップ実装用の配線基板を得る。 【解決手段】 配線基板の絶縁基板３２に、穴４０を設
けて、その穴４０の開口部上端に、絶縁基板３２の表面
に備えられた配線回路５０に形成された弾性を有する導
体パッド５２を、穴４０の内方に弧状に弾性変形可能
に、片持ち状態で延出させる。そして、その導体パッド
５２に半導体チップの接続端子１２に形成された第２は
んだバンプ２０を押接させた際に、その第２はんだバン
プ２０の頂部の高低差に合わせて、導体パッド５２を穴
４０の内方に適宜量弧状に湾曲させる。そして、第２は
んだバンプ２０を配線基板の導体パッド５２に隙間なく
確実に押接させることができるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを実
装するのに用いる配線基板と、その配線基板を用いて半
導体チップを配線基板に実装する半導体チップの実装方
法とに関する。
装するのに用いる配線基板と、その配線基板を用いて半
導体チップを配線基板に実装する半導体チップの実装方
法とに関する。
【０００２】
【従来の技術】図１６に示したように、表面実装型の半
導体チップ１０には、半導体チップ１０の電極、該電極
に連なる再配線回路の導体パッドなどからなる複数の接
続端子１２が、格子状又はループ状に所定のピッチで並
べて設けられている。接続端子１２には、高融点の第２
はんだバンプ２０が形成されている。それに合わせて、
半導体チップ１０を表面実装する配線基板３０には、複
数本の導体パッド５２が格子状又はループ状に所定のピ
ッチで並べて備えられている。導体パッド５２には、低
融点の共晶はんだ等からなる第１はんだバンプ６０が形
成されている。
導体チップ１０には、半導体チップ１０の電極、該電極
に連なる再配線回路の導体パッドなどからなる複数の接
続端子１２が、格子状又はループ状に所定のピッチで並
べて設けられている。接続端子１２には、高融点の第２
はんだバンプ２０が形成されている。それに合わせて、
半導体チップ１０を表面実装する配線基板３０には、複
数本の導体パッド５２が格子状又はループ状に所定のピ
ッチで並べて備えられている。導体パッド５２には、低
融点の共晶はんだ等からなる第１はんだバンプ６０が形
成されている。
【０００３】この半導体チップ１０を配線基板３０に実
装する際には、図１６に示したように、半導体チップの
複数の接続端子１２に形成された第２はんだバンプ２０
のそれぞれを、それに対応する配線基板３０の絶縁基板
３２表面に並べて備えられた複数の導体パッド５２に形
成された第１はんだバンプ６０のそれぞれに押接させて
いる。次いで、図１７に示したように、第１はんだバン
プ６０を約２００℃に加熱してリフローしている。そし
て、半導体チップの複数の接続端子１２のそれぞれを、
該接続端子に形成された第２はんだバンプ２０を介し
て、それに対応する配線基板の複数の導体パッド５２の
それぞれにはんだ付けしている。そして、半導体チップ
１０を配線基板３０に表面実装している。
装する際には、図１６に示したように、半導体チップの
複数の接続端子１２に形成された第２はんだバンプ２０
のそれぞれを、それに対応する配線基板３０の絶縁基板
３２表面に並べて備えられた複数の導体パッド５２に形
成された第１はんだバンプ６０のそれぞれに押接させて
いる。次いで、図１７に示したように、第１はんだバン
プ６０を約２００℃に加熱してリフローしている。そし
て、半導体チップの複数の接続端子１２のそれぞれを、
該接続端子に形成された第２はんだバンプ２０を介し
て、それに対応する配線基板の複数の導体パッド５２の
それぞれにはんだ付けしている。そして、半導体チップ
１０を配線基板３０に表面実装している。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ようにして、半導体チップの複数の接続端子１２のそれ
ぞれを、それに対応する配線基板の複数の導体パッド５
２のそれぞれにはんだ付けした場合には、図１７に示し
たように、その複数の接続端子１２の一部の接続端子１
２が、それに対応する配線基板の導体パッド５２に的確
にはんだ付けされずに、その一部の接続端子１２が導体
パッド５２に良好に電気的に接続されなかった。
ようにして、半導体チップの複数の接続端子１２のそれ
ぞれを、それに対応する配線基板の複数の導体パッド５
２のそれぞれにはんだ付けした場合には、図１７に示し
たように、その複数の接続端子１２の一部の接続端子１
２が、それに対応する配線基板の導体パッド５２に的確
にはんだ付けされずに、その一部の接続端子１２が導体
パッド５２に良好に電気的に接続されなかった。
【０００５】その原因を追求したところ、配線基板３０
の複数の導体パッド５２に形成された第１はんだバンプ
６０の頂部が、一律に同じ高さになく、高低差があるこ
とを発見した。そのために、図１６に示したように、半
導体チップの複数の接続端子１２に形成された第２はん
だバンプ２０のそれぞれを、それに対応する配線基板の
複数の導体パッド５２に形成された第１はんだバンプ６
０のそれぞれに一律に的確に押接させることができない
からであることを発見した。そして、その複数の第２は
んだバンプ２０のうちの一部の第２はんだバンプ２０
と、それに対応する第１はんだバンプ６０との間に、隙
間８０が生じてしまうからであることを発見した。
の複数の導体パッド５２に形成された第１はんだバンプ
６０の頂部が、一律に同じ高さになく、高低差があるこ
とを発見した。そのために、図１６に示したように、半
導体チップの複数の接続端子１２に形成された第２はん
だバンプ２０のそれぞれを、それに対応する配線基板の
複数の導体パッド５２に形成された第１はんだバンプ６
０のそれぞれに一律に的確に押接させることができない
からであることを発見した。そして、その複数の第２は
んだバンプ２０のうちの一部の第２はんだバンプ２０
と、それに対応する第１はんだバンプ６０との間に、隙
間８０が生じてしまうからであることを発見した。
【０００６】近時は、半導体チップの実装工程数を削減
する目的等から、図１８に示したように、配線基板の導
体パッド５２のみに低融点の共晶はんだ等からなる第１
はんだバンプ６０を形成し、半導体チップの接続端子１
２には、第２はんだバンプ２０を形成しない実装方法、
又は図１９に示したように、半導体チップの接続端子１
２のみに低融点の共晶はんだ等からなる第２はんだバン
プ２０を形成し、配線基板の導体パッド５２には、第１
はんだバンプ６０を形成しない半導体チップの実装方法
も、行われている。この方法においては、半導体チップ
の接続端子１２に形成された第２はんだバンプ２０を、
それに対応する配線基板の導体パッド５２に押接させた
り、又は配線基板の導体パッド５２に形成された第１は
んだバンプ６０を、それに対応する半導体チップの接続
端子１２に押接させたりできる。次いで、その低融点の
第２はんだバンプ２０又は第１はんだバンプ６０を約２
００℃に加熱してリフローし、半導体チップの接続端子
１２を、それに対応する配線基板の導体パッド５２には
んだ付けできる。この方法によれば、半導体チップの接
続端子１２に第２はんだバンプ２０を形成しない分、又
は配線基板の導体パッド５２に第１はんだバンプ６０を
形成しない分、半導体チップの実装工程を簡略化でき
る。
する目的等から、図１８に示したように、配線基板の導
体パッド５２のみに低融点の共晶はんだ等からなる第１
はんだバンプ６０を形成し、半導体チップの接続端子１
２には、第２はんだバンプ２０を形成しない実装方法、
又は図１９に示したように、半導体チップの接続端子１
２のみに低融点の共晶はんだ等からなる第２はんだバン
プ２０を形成し、配線基板の導体パッド５２には、第１
はんだバンプ６０を形成しない半導体チップの実装方法
も、行われている。この方法においては、半導体チップ
の接続端子１２に形成された第２はんだバンプ２０を、
それに対応する配線基板の導体パッド５２に押接させた
り、又は配線基板の導体パッド５２に形成された第１は
んだバンプ６０を、それに対応する半導体チップの接続
端子１２に押接させたりできる。次いで、その低融点の
第２はんだバンプ２０又は第１はんだバンプ６０を約２
００℃に加熱してリフローし、半導体チップの接続端子
１２を、それに対応する配線基板の導体パッド５２には
んだ付けできる。この方法によれば、半導体チップの接
続端子１２に第２はんだバンプ２０を形成しない分、又
は配線基板の導体パッド５２に第１はんだバンプ６０を
形成しない分、半導体チップの実装工程を簡略化でき
る。
【０００７】しかしながら、この方法においても、前述
の場合と同様に、図１８又は図１９に示したように、配
線基板の第１はんだバンプ６０の頂部に高低差があった
り、又は半導体チップの複数の第２はんだバンプ２０の
頂部に高低差があったりすると、その複数の第１はんだ
バンプ６０又は複数の第２はんだバンプ２０のそれぞれ
を、それに対応する半導体チップの複数の接続端子１２
又は配線基板の複数の導体パッド５２のそれぞれに一律
に隙間なく的確に押接させることができなかった。そし
て、半導体チップの複数の接続端子１２のそれぞれを、
それに対応する配線基板の複数の導体パッド５２のそれ
ぞれに一律に的確にはんだ付けできなかった。
の場合と同様に、図１８又は図１９に示したように、配
線基板の第１はんだバンプ６０の頂部に高低差があった
り、又は半導体チップの複数の第２はんだバンプ２０の
頂部に高低差があったりすると、その複数の第１はんだ
バンプ６０又は複数の第２はんだバンプ２０のそれぞれ
を、それに対応する半導体チップの複数の接続端子１２
又は配線基板の複数の導体パッド５２のそれぞれに一律
に隙間なく的確に押接させることができなかった。そし
て、半導体チップの複数の接続端子１２のそれぞれを、
それに対応する配線基板の複数の導体パッド５２のそれ
ぞれに一律に的確にはんだ付けできなかった。
【０００８】このような課題を解消する方法として、図
２０に示したように、プレス機等を用いて、配線基板の
第１はんだバンプ６０の頂部や半導体チップの第２はん
だバンプ２０の頂部を、平板９０等を用いて、一律に同
時に平押し（コイニング）することが、行われている。
この方法によれば、その配線基板３０の複数の第１はん
だバンプ６０の頂部や半導体チップの第２はんだバンプ
２０の頂部を、一律に同じ高さに揃えることができる。
そして、その頂部の高さを揃えた複数の第１はんだバン
プ６０や第２はんだバンプ２０のそれぞれに、それに対
応する半導体チップの複数の接続端子１２や該端子に形
成された第２はんだバンプ２０や配線基板の複数の導体
パッド５２や該パッドに形成された第１はんだバンプ６
０のそれぞれを隙間なく押接させることができる。
２０に示したように、プレス機等を用いて、配線基板の
第１はんだバンプ６０の頂部や半導体チップの第２はん
だバンプ２０の頂部を、平板９０等を用いて、一律に同
時に平押し（コイニング）することが、行われている。
この方法によれば、その配線基板３０の複数の第１はん
だバンプ６０の頂部や半導体チップの第２はんだバンプ
２０の頂部を、一律に同じ高さに揃えることができる。
そして、その頂部の高さを揃えた複数の第１はんだバン
プ６０や第２はんだバンプ２０のそれぞれに、それに対
応する半導体チップの複数の接続端子１２や該端子に形
成された第２はんだバンプ２０や配線基板の複数の導体
パッド５２や該パッドに形成された第１はんだバンプ６
０のそれぞれを隙間なく押接させることができる。
【０００９】しかしながら、この複数の第１はんだバン
プ６０の頂部や複数の第２はんだバンプ２０の頂部を一
律に同時に平押しする作業は、多大な手数と時間を要
し、半導体チップ１０の実装工程数を増加させてしま
う。
プ６０の頂部や複数の第２はんだバンプ２０の頂部を一
律に同時に平押しする作業は、多大な手数と時間を要
し、半導体チップ１０の実装工程数を増加させてしま
う。
【００１０】本発明は、このような課題を解消可能な、
第１はんだバンプの頂部や第２はんだバンプの頂部に高
低差があっても、半導体チップの接続端子を、それに対
応する配線基板の導体パッドに的確にはんだ付けできる
半導体チップ実装用の配線基板（以下、配線基板とい
う）と、該配線基板を用いた半導体チップの実装方法と
を提供することを目的としている。
第１はんだバンプの頂部や第２はんだバンプの頂部に高
低差があっても、半導体チップの接続端子を、それに対
応する配線基板の導体パッドに的確にはんだ付けできる
半導体チップ実装用の配線基板（以下、配線基板とい
う）と、該配線基板を用いた半導体チップの実装方法と
を提供することを目的としている。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の配線基板は、絶縁基板の表面に備えられ
た配線回路に形成された弾性を有する導体パッドが、前
記絶縁基板に設けられた穴の開口部上端に、該穴の内方
に弾性変形可能に片持ち状態で延出されたことを特徴と
している。
めに、本発明の配線基板は、絶縁基板の表面に備えられ
た配線回路に形成された弾性を有する導体パッドが、前
記絶縁基板に設けられた穴の開口部上端に、該穴の内方
に弾性変形可能に片持ち状態で延出されたことを特徴と
している。
【００１２】この配線基板においては、絶縁基板に設け
られた穴の開口部上端に、導体パッドが、穴の内方に弾
性変形可能に延出されている。そのために、半導体チッ
プの接続端子に形成された第２はんだバンプを配線基板
の導体パッドに押接させた際に、第２はんだバンプの頂
部に高低差があっても、その第２はんだバンプの頂部の
高低差に合わせて、導体パッドを穴の内方に適宜量弧状
に弾性変形させることができる。そして、その第２はん
だバンプを、それに対応する配線基板の導体パッドに隙
間なく確実に押接させることができる。
られた穴の開口部上端に、導体パッドが、穴の内方に弾
性変形可能に延出されている。そのために、半導体チッ
プの接続端子に形成された第２はんだバンプを配線基板
の導体パッドに押接させた際に、第２はんだバンプの頂
部に高低差があっても、その第２はんだバンプの頂部の
高低差に合わせて、導体パッドを穴の内方に適宜量弧状
に弾性変形させることができる。そして、その第２はん
だバンプを、それに対応する配線基板の導体パッドに隙
間なく確実に押接させることができる。
【００１３】本発明の配線基板においては、前記穴の開
口部上端に延出された導体パッドの上面に、第１はんだ
バンプが形成された構造とすることを好適としている。
口部上端に延出された導体パッドの上面に、第１はんだ
バンプが形成された構造とすることを好適としている。
【００１４】この配線基板にあっては、絶縁基板に設け
られた穴の開口部上端に延出された第１はんだバンプが
形成された導体パッドが、穴の内方に弧状に弾性変形可
能に形成されている。そのために、半導体チップの接続
端子や該端子に形成された第２はんだバンプを配線基板
の導体パッド上面に形成された第１導体パッドに押接さ
せた際に、第１はんだバンプや第２はんだバンプの頂部
に高低差があっても、その第１はんだバンプや第２はん
だバンプの頂部の高低差に合わせて、導体パッドを穴の
内方に適宜量弧状に弾性変形させることができる。そし
て、その第１はんだバンプを、それに対応する半導体チ
ップの接続端子又は該端子に形成された第２はんだバン
プに隙間なく確実に押接させることができる。
られた穴の開口部上端に延出された第１はんだバンプが
形成された導体パッドが、穴の内方に弧状に弾性変形可
能に形成されている。そのために、半導体チップの接続
端子や該端子に形成された第２はんだバンプを配線基板
の導体パッド上面に形成された第１導体パッドに押接さ
せた際に、第１はんだバンプや第２はんだバンプの頂部
に高低差があっても、その第１はんだバンプや第２はん
だバンプの頂部の高低差に合わせて、導体パッドを穴の
内方に適宜量弧状に弾性変形させることができる。そし
て、その第１はんだバンプを、それに対応する半導体チ
ップの接続端子又は該端子に形成された第２はんだバン
プに隙間なく確実に押接させることができる。
【００１５】また、本発明の配線基板においては、前記
穴に弾性体が埋め込まれて、その弾性体により、前記導
体パッドの弾性力が補強された構造とすることを好適と
している。
穴に弾性体が埋め込まれて、その弾性体により、前記導
体パッドの弾性力が補強された構造とすることを好適と
している。
【００１６】この配線基板にあっては、半導体チップの
接続端子又は該端子に形成された第２はんだバンプによ
り、導体パッドが穴の内方に強く押圧された場合に、そ
の押圧力に耐え切れずに、導体パッドが、弾性限界を超
えてへたる等して、その弾性力を失うのを、穴に埋め込
まれた弾性体により、防ぐことができる。そして、導体
パッドの弾性力を有効に保持し続けることができる。
接続端子又は該端子に形成された第２はんだバンプによ
り、導体パッドが穴の内方に強く押圧された場合に、そ
の押圧力に耐え切れずに、導体パッドが、弾性限界を超
えてへたる等して、その弾性力を失うのを、穴に埋め込
まれた弾性体により、防ぐことができる。そして、導体
パッドの弾性力を有効に保持し続けることができる。
【００１７】また、本発明の配線基板においては、半導
体チップの複数の接続端子の配列の幅と長さに合わせ
て、前記穴が絶縁基板に所定幅を持つ所定長さに又は所
定大きさに連続して形成され、その穴の開口部上端周囲
には、前記半導体チップの複数の接続端子の配列位置に
合わせて、複数の導体パッドが穴周縁に沿って並べて延
出された構造とすることを好適としている。
体チップの複数の接続端子の配列の幅と長さに合わせ
て、前記穴が絶縁基板に所定幅を持つ所定長さに又は所
定大きさに連続して形成され、その穴の開口部上端周囲
には、前記半導体チップの複数の接続端子の配列位置に
合わせて、複数の導体パッドが穴周縁に沿って並べて延
出された構造とすることを好適としている。
【００１８】この配線基板にあっては、絶縁基板に連続
して形成された所定幅を持つ所定長さの穴又は所定大き
さの穴の開口部上端周囲に、複数の導体パッドを穴周縁
に沿ってピッチ幅狭く並べて延出させることができる。
そのために、複数の穴を絶縁基板にそれぞれ独立させて
設けて、その複数の穴の開口部上端に、複数の導体パッ
ドのそれぞれを延出させた場合に比べて、その絶縁基板
に並べて備える複数の導体パッドのピッチを、半導体チ
ップの複数の接続端子の狭小化されたピッチに合わせ
て、狭小化できる。
して形成された所定幅を持つ所定長さの穴又は所定大き
さの穴の開口部上端周囲に、複数の導体パッドを穴周縁
に沿ってピッチ幅狭く並べて延出させることができる。
そのために、複数の穴を絶縁基板にそれぞれ独立させて
設けて、その複数の穴の開口部上端に、複数の導体パッ
ドのそれぞれを延出させた場合に比べて、その絶縁基板
に並べて備える複数の導体パッドのピッチを、半導体チ
ップの複数の接続端子の狭小化されたピッチに合わせ
て、狭小化できる。
【００１９】本発明の第１の半導体チップの実装方法
は、次の工程を含むことを特徴としている。 ａ．前記導体パッドの上面に第１はんだバンプが形成さ
れていない本発明の配線基板の穴の開口部上端に延出さ
れた導体パッドに、半導体チップの接続端子に形成され
た第２はんだバンプを押接させて、前記導体パッドを、
前記穴の内方に弾性変形させる工程。 ｂ．前記第２はんだバンプを加熱してリフローし、半導
体チップの接続端子を配線基板の導体パッドにはんだ付
けする工程。
は、次の工程を含むことを特徴としている。 ａ．前記導体パッドの上面に第１はんだバンプが形成さ
れていない本発明の配線基板の穴の開口部上端に延出さ
れた導体パッドに、半導体チップの接続端子に形成され
た第２はんだバンプを押接させて、前記導体パッドを、
前記穴の内方に弾性変形させる工程。 ｂ．前記第２はんだバンプを加熱してリフローし、半導
体チップの接続端子を配線基板の導体パッドにはんだ付
けする工程。
【００２０】この第１の半導体チップの実装方法におい
ては、そのａ工程において、配線基板の導体パッドに、
半導体チップの接続端子に形成された第２はんだバンプ
を押接させた際に、導体パッドを、第２はんだバンプの
頂部の高低差に合わせて、穴の内方に適宜量弧状に弾性
変形させることができる。そして、第２はんだバンプの
頂部の高さに高低差があっても、その第２はんだバンプ
を、導体パッドに隙間なく確実に押接させることができ
る。その結果、そのｂ工程において、第２はんだバンプ
を加熱してリフローした際に、半導体チップの接続端子
を、配線基板の導体パッドに確実にはんだ付けできる。
ては、そのａ工程において、配線基板の導体パッドに、
半導体チップの接続端子に形成された第２はんだバンプ
を押接させた際に、導体パッドを、第２はんだバンプの
頂部の高低差に合わせて、穴の内方に適宜量弧状に弾性
変形させることができる。そして、第２はんだバンプの
頂部の高さに高低差があっても、その第２はんだバンプ
を、導体パッドに隙間なく確実に押接させることができ
る。その結果、そのｂ工程において、第２はんだバンプ
を加熱してリフローした際に、半導体チップの接続端子
を、配線基板の導体パッドに確実にはんだ付けできる。
【００２１】また、本発明の第２の半導体チップの実装
方法は、次の工程を含むことを特徴としている。 ａ．前記導体パッドの上面に第１はんだバンプが形成さ
れた本発明の配線基板の第１はんだバンプに、半導体チ
ップの接続端子を押接させて、前記第１はんだバンプが
形成された導体パッドを、前記穴の内方に弾性変形させ
る工程。 ｂ．前記第１はんだバンプを加熱してリフローし、半導
体チップの接続端子を配線基板の導体パッドにはんだ付
けする工程。
方法は、次の工程を含むことを特徴としている。 ａ．前記導体パッドの上面に第１はんだバンプが形成さ
れた本発明の配線基板の第１はんだバンプに、半導体チ
ップの接続端子を押接させて、前記第１はんだバンプが
形成された導体パッドを、前記穴の内方に弾性変形させ
る工程。 ｂ．前記第１はんだバンプを加熱してリフローし、半導
体チップの接続端子を配線基板の導体パッドにはんだ付
けする工程。
【００２２】この第２の半導体チップの実装方法におい
ては、そのａ工程において、配線基板の導体パッドの上
面に形成された第１はんだバンプに、半導体チップの接
続端子を押接させた際に、第１はんだバンプが形成され
た導体パッドを、第１はんだバンプの頂部の高低差に合
わせて、穴の内方に適宜量弧状に弾性変形させることが
できる。そして、第１はんだバンプの頂部に高低差があ
っても、その第１はんだバンプを、半導体チップの接続
端子に隙間なく確実に押接させることができる。その結
果、そのｂ工程において、第１はんだバンプを加熱して
リフローした際に、半導体チップの接続端子を、配線基
板の導体パッドに確実にはんだ付けできる。
ては、そのａ工程において、配線基板の導体パッドの上
面に形成された第１はんだバンプに、半導体チップの接
続端子を押接させた際に、第１はんだバンプが形成され
た導体パッドを、第１はんだバンプの頂部の高低差に合
わせて、穴の内方に適宜量弧状に弾性変形させることが
できる。そして、第１はんだバンプの頂部に高低差があ
っても、その第１はんだバンプを、半導体チップの接続
端子に隙間なく確実に押接させることができる。その結
果、そのｂ工程において、第１はんだバンプを加熱して
リフローした際に、半導体チップの接続端子を、配線基
板の導体パッドに確実にはんだ付けできる。
【００２３】本発明の第２の半導体チップの実装方法に
おいては、前記半導体チップに、その接続端子に第２は
んだバンプが形成されたものを用いることを好適として
いる。
おいては、前記半導体チップに、その接続端子に第２は
んだバンプが形成されたものを用いることを好適として
いる。
【００２４】この第２の半導体チップの実装方法にあっ
ては、そのａ工程において、配線基板の導体パッドの上
面に形成された第１はんだバンプに、半導体チップの接
続端子に形成された第２はんだバンプを押接させた際
に、第１はんだバンプが形成された導体パッドを、第１
はんだバンプや第２はんだバンプの頂部の高低差に合わ
せて、穴の内方に適宜量弧状に弾性変形させることがで
きる。そして、第１はんだバンプや第２はんだバンプの
頂部に高低差があっても、その第１はんだバンプを、第
２はんだバンプに隙間なく確実に押接させることができ
る。その結果、そのｂ工程において、第１はんだバンプ
を加熱してリフローした際に、半導体チップの接続端子
に形成された第２はんだバンプを、配線基板の導体パッ
ドに確実にはんだ付けできる。
ては、そのａ工程において、配線基板の導体パッドの上
面に形成された第１はんだバンプに、半導体チップの接
続端子に形成された第２はんだバンプを押接させた際
に、第１はんだバンプが形成された導体パッドを、第１
はんだバンプや第２はんだバンプの頂部の高低差に合わ
せて、穴の内方に適宜量弧状に弾性変形させることがで
きる。そして、第１はんだバンプや第２はんだバンプの
頂部に高低差があっても、その第１はんだバンプを、第
２はんだバンプに隙間なく確実に押接させることができ
る。その結果、そのｂ工程において、第１はんだバンプ
を加熱してリフローした際に、半導体チップの接続端子
に形成された第２はんだバンプを、配線基板の導体パッ
ドに確実にはんだ付けできる。
【００２５】
【発明の実施の形態】図１と図２は本発明の配線基板の
好適な実施の形態を示し、図１はその一部拡大断面図、
図２はその一部拡大平面図である。以下に、この配線基
板を説明する。
好適な実施の形態を示し、図１はその一部拡大断面図、
図２はその一部拡大平面図である。以下に、この配線基
板を説明する。
【００２６】図の配線基板では、該基板を構成する樹脂
等からなる絶縁基板３２に、盲穴状の穴４０が設けられ
ている。なお、穴４０は、貫通穴であっても良い。絶縁
基板３２の表面には、Ｃｕ等からなる配線回路５０が備
えられている。
等からなる絶縁基板３２に、盲穴状の穴４０が設けられ
ている。なお、穴４０は、貫通穴であっても良い。絶縁
基板３２の表面には、Ｃｕ等からなる配線回路５０が備
えられている。
【００２７】配線回路５０の一端には、弾性を有するＣ
ｕ等からなる楕円状をした導体パッド５２が形成されて
いる。そして、その導体パッド５２が、絶縁基板の穴４
０の開口部上端に、穴４０の内方に弧状に弾性変形可能
に、片持ち状態で延出されている。
ｕ等からなる楕円状をした導体パッド５２が形成されて
いる。そして、その導体パッド５２が、絶縁基板の穴４
０の開口部上端に、穴４０の内方に弧状に弾性変形可能
に、片持ち状態で延出されている。
【００２８】図１と図２に示した配線基板は、以上のよ
うに構成されている。
うに構成されている。
【００２９】この配線基板においては、半導体チップの
接続端子１２に形成された第２はんだバンプ２０を配線
基板の導体パッド５２に押接させた際に、図３に示した
ように、第２はんだバンプ２０の頂部に高低差があって
も、その第２はんだバンプ２０の頂部の高低差に合わせ
て、導体パッド５２を穴４０の内方に適宜量弧状に弾性
変形させることができる。そして、その第２はんだバン
プ２０を、それに対応する配線基板の導体パッド５２に
隙間なく確実に押接させることができる。
接続端子１２に形成された第２はんだバンプ２０を配線
基板の導体パッド５２に押接させた際に、図３に示した
ように、第２はんだバンプ２０の頂部に高低差があって
も、その第２はんだバンプ２０の頂部の高低差に合わせ
て、導体パッド５２を穴４０の内方に適宜量弧状に弾性
変形させることができる。そして、その第２はんだバン
プ２０を、それに対応する配線基板の導体パッド５２に
隙間なく確実に押接させることができる。
【００３０】図４は本発明の配線基板の他の好適な実施
の形態を示し、図４はその一部拡大断面図である。以下
に、この配線基板を説明する。
の形態を示し、図４はその一部拡大断面図である。以下
に、この配線基板を説明する。
【００３１】図の配線基板では、穴４０の開口部上端に
延出された導体パッド５２の上面に、低融点の共晶はん
だ等からなる第１はんだバンプ６０が形成されている。
延出された導体パッド５２の上面に、低融点の共晶はん
だ等からなる第１はんだバンプ６０が形成されている。
【００３２】その他は、図１と図２に示した配線基板と
同様に構成されている。
同様に構成されている。
【００３３】この配線基板にあっては、半導体チップの
接続端子１２又は該端子に形成された第２はんだバンプ
２０を配線基板の導体パッド５２上面に形成された第１
はんだバンプ６０に押接させた際に、図５や図６に示し
たように、導体パッド５２上面の第１はんだバンプ６０
の頂部に高低差があったり、半導体チップの第２はんだ
バンプ２０の頂部に高低差があったりしても、その第１
はんだバンプ６０や第２はんだバンプ２０の頂部の高低
差に合わせて、導体パッド５２を穴４０の内方に適宜量
弧状に弾性変形させることができる。そして、その導体
パッド５２の上面の第１はんだバンプ６０を、それに対
応する半導体チップの接続端子１２又は該端子１２に形
成された第２はんだバンプ２０に隙間なく確実に押接さ
せることができる。
接続端子１２又は該端子に形成された第２はんだバンプ
２０を配線基板の導体パッド５２上面に形成された第１
はんだバンプ６０に押接させた際に、図５や図６に示し
たように、導体パッド５２上面の第１はんだバンプ６０
の頂部に高低差があったり、半導体チップの第２はんだ
バンプ２０の頂部に高低差があったりしても、その第１
はんだバンプ６０や第２はんだバンプ２０の頂部の高低
差に合わせて、導体パッド５２を穴４０の内方に適宜量
弧状に弾性変形させることができる。そして、その導体
パッド５２の上面の第１はんだバンプ６０を、それに対
応する半導体チップの接続端子１２又は該端子１２に形
成された第２はんだバンプ２０に隙間なく確実に押接さ
せることができる。
【００３４】図７は本発明の配線基板のもう一つの好適
な実施の形態を示し、図７はその一部拡大断面図であ
る。以下に、この配線基板を説明する。
な実施の形態を示し、図７はその一部拡大断面図であ
る。以下に、この配線基板を説明する。
【００３５】図の配線基板では、絶縁基板３２に設けら
れた穴４０に、絶縁性のシリコンゴム等からなる弾性体
７０が埋め込まれている。そして、その弾性体７０によ
り、穴４０の開口部上端に延出された導体パッド５２の
弾性力が補強されている。
れた穴４０に、絶縁性のシリコンゴム等からなる弾性体
７０が埋め込まれている。そして、その弾性体７０によ
り、穴４０の開口部上端に延出された導体パッド５２の
弾性力が補強されている。
【００３６】その他は、図１と図２に示した配線基板、
又は図４に示した配線基板と同様に構成されている。た
だし、図７に示した配線基板では、図１と図２に示した
配線基板の穴４０に、弾性体７０が埋め込まれたものを
示している。
又は図４に示した配線基板と同様に構成されている。た
だし、図７に示した配線基板では、図１と図２に示した
配線基板の穴４０に、弾性体７０が埋め込まれたものを
示している。
【００３７】この配線基板にあっては、図７に示したよ
うに、半導体チップの第２はんだバンプ２０又は半導体
チップの接続端子１２により、導体パッド５２が穴４０
の内方に強く押圧された場合に、その押圧力に耐え切れ
ずに、導体パッド５２が、弾性限界を超えてへたる等し
て、その弾性力を失うのを、穴４０に埋め込まれた弾性
体７０により、防ぐことができる。そして、導体パッド
５２の弾性力を有効に保持し続けることができる。
うに、半導体チップの第２はんだバンプ２０又は半導体
チップの接続端子１２により、導体パッド５２が穴４０
の内方に強く押圧された場合に、その押圧力に耐え切れ
ずに、導体パッド５２が、弾性限界を超えてへたる等し
て、その弾性力を失うのを、穴４０に埋め込まれた弾性
体７０により、防ぐことができる。そして、導体パッド
５２の弾性力を有効に保持し続けることができる。
【００３８】図８と図９は本発明の配線基板のさらにも
う一つの好適な実施の形態を示し、図８と図９はその一
部拡大平面図である。以下に、この配線基板を説明す
る。
う一つの好適な実施の形態を示し、図８と図９はその一
部拡大平面図である。以下に、この配線基板を説明す
る。
【００３９】図の配線基板では、半導体チップ１０に所
定幅で所定長さに格子状又はループ状等に所定のピッチ
で並ぶ複数の接続端子１２の配列に合わせて、穴４０
が、図８に示したように、絶縁基板３２に大円形状や大
四角形状（図は大円形状としている）に所定大きさに広
く連続して形成されたり、又は図９に示したように、絶
縁基板３２に所定幅を持つ所定長さに帯状に長く連続し
て形成されたりしている。そして、その穴４０の開口部
上端周囲に、半導体チップ１０に格子状又はループ状等
に並ぶ複数の接続端子１２の配列位置に合わせて、複数
の導体パッド５２が、穴４０周縁に沿って放射状又は横
並び状等に所定のピッチで並べて延出されている。
定幅で所定長さに格子状又はループ状等に所定のピッチ
で並ぶ複数の接続端子１２の配列に合わせて、穴４０
が、図８に示したように、絶縁基板３２に大円形状や大
四角形状（図は大円形状としている）に所定大きさに広
く連続して形成されたり、又は図９に示したように、絶
縁基板３２に所定幅を持つ所定長さに帯状に長く連続し
て形成されたりしている。そして、その穴４０の開口部
上端周囲に、半導体チップ１０に格子状又はループ状等
に並ぶ複数の接続端子１２の配列位置に合わせて、複数
の導体パッド５２が、穴４０周縁に沿って放射状又は横
並び状等に所定のピッチで並べて延出されている。
【００４０】その他は、図１と図２に示した配線基板、
又は図４に示した配線基板と同様に構成されている。
又は図４に示した配線基板と同様に構成されている。
【００４１】この配線基板にあっては、絶縁基板３２に
大円形状や大四角形状に所定大きさに連続して形成され
た穴４０又は所定幅を持つ所定長さに帯状に連続して形
成された穴４０の開口部上端周囲に、複数の導体パッド
５２を穴４０周縁に沿って放射状又は横並び状等にピッ
チ幅狭く並べて延出させることができる。そのために、
複数の穴４０を絶縁基板３２にそれぞれ独立させて設け
て、その複数の穴４０の開口部上端に、複数の導体パッ
ド５２のそれぞれを延出させた場合に比べて、その絶縁
基板３２に並べて備える複数の導体パッド５２のピッチ
を、半導体チップの複数の接続端子１２の狭小化された
ピッチに合わせて、狭小化できる。
大円形状や大四角形状に所定大きさに連続して形成され
た穴４０又は所定幅を持つ所定長さに帯状に連続して形
成された穴４０の開口部上端周囲に、複数の導体パッド
５２を穴４０周縁に沿って放射状又は横並び状等にピッ
チ幅狭く並べて延出させることができる。そのために、
複数の穴４０を絶縁基板３２にそれぞれ独立させて設け
て、その複数の穴４０の開口部上端に、複数の導体パッ
ド５２のそれぞれを延出させた場合に比べて、その絶縁
基板３２に並べて備える複数の導体パッド５２のピッチ
を、半導体チップの複数の接続端子１２の狭小化された
ピッチに合わせて、狭小化できる。
【００４２】次に、図１と図２に示した配線基板を用い
た半導体チップの実装方法であって、本発明の第１の半
導体チップの実装方法を、図面に従い説明する。
た半導体チップの実装方法であって、本発明の第１の半
導体チップの実装方法を、図面に従い説明する。
【００４３】この第１の半導体チップの実装方法では、
図１０に示したように、図１と図２に示した配線基板の
穴４０の開口部上端に延出された導体パッド５２に、半
導体チップの接続端子１２に形成された低融点の共晶は
んだ等からなる第２はんだバンプ２０を押接させてい
る。そして、図１１に示したように、導体パッド５２
を、第２はんだバンプ２０の頂部の高低差に合わせて、
穴４０の内方に適宜量弧状に弾性変形させている。そし
て、本発明の第１の半導体チップの実装方法のａ工程を
行っている。
図１０に示したように、図１と図２に示した配線基板の
穴４０の開口部上端に延出された導体パッド５２に、半
導体チップの接続端子１２に形成された低融点の共晶は
んだ等からなる第２はんだバンプ２０を押接させてい
る。そして、図１１に示したように、導体パッド５２
を、第２はんだバンプ２０の頂部の高低差に合わせて、
穴４０の内方に適宜量弧状に弾性変形させている。そし
て、本発明の第１の半導体チップの実装方法のａ工程を
行っている。
【００４４】次いで、第２はんだバンプ２０を約２００
℃に加熱してリフローしている。そして、図１２に示し
たように、半導体チップの接続端子１２を配線基板の導
体パッド５２にはんだ付けしている。そして、本発明の
第１の半導体チップの実装方法のｂ工程を行っている。
℃に加熱してリフローしている。そして、図１２に示し
たように、半導体チップの接続端子１２を配線基板の導
体パッド５２にはんだ付けしている。そして、本発明の
第１の半導体チップの実装方法のｂ工程を行っている。
【００４５】この第１の半導体チップの実装方法は、以
上の工程からなり、この第１の半導体チップの実装方法
においては、そのａ工程において、配線基板の導体パッ
ド５２に、半導体チップの接続端子１２に形成された第
２はんだバンプ２０を押接させた際に、図１１に示した
ように、導体パッド５２を、第２はんだバンプ２０の頂
部の高低差に合わせて、穴４０の内方に適宜量弧状に弾
性変形させることができる。そして、第２はんだバンプ
２０の頂部に高低差があっても、その第２はんだバンプ
２０を、導体パッド５２に隙間なく確実に押接させるこ
とができる。その結果、そのｂ工程において、第２はん
だバンプ２０を加熱してリフローした際に、半導体チッ
プの接続端子１２を、配線基板の導体パッド５２に確実
にはんだ付けできる。
上の工程からなり、この第１の半導体チップの実装方法
においては、そのａ工程において、配線基板の導体パッ
ド５２に、半導体チップの接続端子１２に形成された第
２はんだバンプ２０を押接させた際に、図１１に示した
ように、導体パッド５２を、第２はんだバンプ２０の頂
部の高低差に合わせて、穴４０の内方に適宜量弧状に弾
性変形させることができる。そして、第２はんだバンプ
２０の頂部に高低差があっても、その第２はんだバンプ
２０を、導体パッド５２に隙間なく確実に押接させるこ
とができる。その結果、そのｂ工程において、第２はん
だバンプ２０を加熱してリフローした際に、半導体チッ
プの接続端子１２を、配線基板の導体パッド５２に確実
にはんだ付けできる。
【００４６】次に、図４に示した配線基板を用いた半導
体チップの実装方法であって、本発明の第２の半導体チ
ップの実装方法を、図面に従い説明する。
体チップの実装方法であって、本発明の第２の半導体チ
ップの実装方法を、図面に従い説明する。
【００４７】この第２の半導体チップの実装方法では、
図１３に示したように、図４に示した配線基板の導体パ
ッド５２の上面に形成された低融点の共晶はんだ等から
なる第１はんだバンプ６０に、半導体チップの接続端子
１２を押接させている。そして、図１４に示したよう
に、第１はんだバンプ６０が形成された導体パッド５２
を、第１はんだバンプ６０の頂部の高低差に合わせて、
穴４０の内方に適宜量弧状に弾性変形させている。そし
て、本発明の第２の半導体チップの実装方法のａ工程を
行っている。
図１３に示したように、図４に示した配線基板の導体パ
ッド５２の上面に形成された低融点の共晶はんだ等から
なる第１はんだバンプ６０に、半導体チップの接続端子
１２を押接させている。そして、図１４に示したよう
に、第１はんだバンプ６０が形成された導体パッド５２
を、第１はんだバンプ６０の頂部の高低差に合わせて、
穴４０の内方に適宜量弧状に弾性変形させている。そし
て、本発明の第２の半導体チップの実装方法のａ工程を
行っている。
【００４８】次いで、第１はんだバンプ６０を約２００
℃に加熱してリフローしている。そして、図１５に示し
たように、半導体チップの接続端子１２を配線基板の導
体パッド５２にはんだ付けしている。そして、本発明の
第２の半導体チップの実装方法のｂ工程を行っている。
℃に加熱してリフローしている。そして、図１５に示し
たように、半導体チップの接続端子１２を配線基板の導
体パッド５２にはんだ付けしている。そして、本発明の
第２の半導体チップの実装方法のｂ工程を行っている。
【００４９】この第２の半導体チップの実装方法は、以
上の工程からなり、この第２の半導体チップの実装方法
においては、そのａ工程において、配線基板の導体パッ
ド５２の上面に形成された第１はんだバンプ６０に、半
導体チップの接続端子１２を押接させた際に、図１４に
示したように、第１はんだバンプ６０が形成された導体
パッド５２を、第１はんだバンプ６０の頂部の高低差に
合わせて、穴４０の内方に適宜量弧状に弾性変形させる
ことができる。そして、第１はんだバンプ６０の頂部に
高低差があっても、その第１はんだバンプ６０を、半導
体チップの接続端子１２に隙間なく確実に押接させるこ
とができる。その結果、そのｂ工程において、第１はん
だバンプ６０を加熱してリフローした際に、半導体チッ
プの接続端子１２を、配線基板の導体パッド５２に確実
にはんだ付けできる。
上の工程からなり、この第２の半導体チップの実装方法
においては、そのａ工程において、配線基板の導体パッ
ド５２の上面に形成された第１はんだバンプ６０に、半
導体チップの接続端子１２を押接させた際に、図１４に
示したように、第１はんだバンプ６０が形成された導体
パッド５２を、第１はんだバンプ６０の頂部の高低差に
合わせて、穴４０の内方に適宜量弧状に弾性変形させる
ことができる。そして、第１はんだバンプ６０の頂部に
高低差があっても、その第１はんだバンプ６０を、半導
体チップの接続端子１２に隙間なく確実に押接させるこ
とができる。その結果、そのｂ工程において、第１はん
だバンプ６０を加熱してリフローした際に、半導体チッ
プの接続端子１２を、配線基板の導体パッド５２に確実
にはんだ付けできる。
【００５０】図１３ないし図１５に示した第２の半導体
チップの実装方法においては、図６に示したように、半
導体チップ１０に、その接続端子１２に高融点のはんだ
等からなる第２はんだバンプ２０が形成されたものを用
いても良い。
チップの実装方法においては、図６に示したように、半
導体チップ１０に、その接続端子１２に高融点のはんだ
等からなる第２はんだバンプ２０が形成されたものを用
いても良い。
【００５１】この接続端子１２に第２はんだバンプ２０
が形成された半導体チップ１０を用いた第２の半導体チ
ップの実装方法にあっては、そのａ工程において、配線
基板の導体パッド５２の上面に形成された第１はんだバ
ンプ６０に、半導体チップの接続端子１２に形成された
第２はんだバンプ２０を押接させた際に、図６に示した
ように、第１はんだバンプ６０が形成された導体パッド
５２を、第１はんだバンプ６０や第２はんだバンプ２０
の頂部の高低差に合わせて、穴４０の内方に適宜量弧状
に弾性変形させることができる。そして、第１はんだバ
ンプ６０や第２はんだバンプ２０の頂部に高低差があっ
ても、その第１はんだバンプ６０を、第２はんだバンプ
２０に隙間なく確実に押接させることができる。その結
果、そのｂ工程において、第１はんだバンプ６０を加熱
してリフローした際に、半導体チップの接続端子１２に
形成された第２はんだバンプ２０を、配線基板の導体パ
ッド５２に確実にはんだ付けできる。
が形成された半導体チップ１０を用いた第２の半導体チ
ップの実装方法にあっては、そのａ工程において、配線
基板の導体パッド５２の上面に形成された第１はんだバ
ンプ６０に、半導体チップの接続端子１２に形成された
第２はんだバンプ２０を押接させた際に、図６に示した
ように、第１はんだバンプ６０が形成された導体パッド
５２を、第１はんだバンプ６０や第２はんだバンプ２０
の頂部の高低差に合わせて、穴４０の内方に適宜量弧状
に弾性変形させることができる。そして、第１はんだバ
ンプ６０や第２はんだバンプ２０の頂部に高低差があっ
ても、その第１はんだバンプ６０を、第２はんだバンプ
２０に隙間なく確実に押接させることができる。その結
果、そのｂ工程において、第１はんだバンプ６０を加熱
してリフローした際に、半導体チップの接続端子１２に
形成された第２はんだバンプ２０を、配線基板の導体パ
ッド５２に確実にはんだ付けできる。
【００５２】
【発明の効果】以上説明したように、本発明の配線基板
を用いた、本発明の第１又は第２の半導体チップの実装
方法によれば、半導体チップの接続端子に形成された第
２はんだバンプの頂部や配線基板の導体パッド上面に形
成された第１はんだバンプの頂部に高低差があっても、
その半導体チップの接続端子又は該端子に形成された第
２はんだバンプを、それに対応する配線基板の導体パッ
ドに隙間なく確実にはんだ付けできる。そして、半導体
チップを配線基板に電気的な接続不良箇所を発生させず
に高信頼性を持たせて実装できる。
を用いた、本発明の第１又は第２の半導体チップの実装
方法によれば、半導体チップの接続端子に形成された第
２はんだバンプの頂部や配線基板の導体パッド上面に形
成された第１はんだバンプの頂部に高低差があっても、
その半導体チップの接続端子又は該端子に形成された第
２はんだバンプを、それに対応する配線基板の導体パッ
ドに隙間なく確実にはんだ付けできる。そして、半導体
チップを配線基板に電気的な接続不良箇所を発生させず
に高信頼性を持たせて実装できる。
【図１】本発明の配線基板の一部拡大断面図である。
【図２】本発明の配線基板の一部拡大平面図である。
【図３】本発明の配線基板の使用状態説明図である。
【図４】本発明の配線基板の一部拡大断面図である。
【図５】本発明の配線基板の使用状態説明図である。
【図６】本発明の配線基板の使用状態説明図である。
【図７】本発明の配線基板の使用状態説明図である。
【図８】本発明の配線基板の一部拡大平面図である。
【図９】本発明の配線基板の一部拡大平面図である。
【図１０】本発明の第１の半導体チップの実装方法の説
明図である。
明図である。
【図１１】本発明の第１の半導体チップの実装方法の説
明図である。
明図である。
【図１２】本発明の第１の半導体チップの実装方法の説
明図である。
明図である。
【図１３】本発明の第２の半導体チップの実装方法の説
明図である。
明図である。
【図１４】本発明の第２の半導体チップの実装方法の説
明図である。
明図である。
【図１５】本発明の第２の半導体チップの実装方法の説
明図である。
明図である。
【図１６】従来の半導体チップの実装方法の説明図であ
る。
る。
【図１７】従来の半導体チップの実装方法の説明図であ
る。
る。
【図１８】従来の半導体チップの実装方法の説明図であ
る。
る。
【図１９】従来の半導体チップの実装方法の説明図であ
る。
る。
【図２０】従来の半導体チップの実装方法の説明図であ
る。
る。
１０ 半導体チップ １２ 半導体チップの接続端子 ２０ 第２はんだバンプ ３０ 配線基板 ３２ 絶縁基板 ４０ 穴 ５０ 配線回路 ５２ 導体パッド ６０ 第１はんだバンプ ８０ 隙間 ９０ 平板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E336 AA04 AA16 BB01 BB15 BC25 BC34 CC32 CC36 CC43 CC58 DD38 EE03 GG11 5E338 AA01 BB02 BB19 BB25 BB61 CD15 CD19 CD32 EE27 5F044 KK01 KK11 KK17 LL01 LL15 QQ01
Claims (7)
- 【請求項１】 絶縁基板の表面に備えられた配線回路に
形成された弾性を有する導体パッドが、前記絶縁基板に
設けられた穴の開口部上端に、該穴の内方に弾性変形可
能に片持ち状態で延出されたことを特徴とする半導体チ
ップ実装用の配線基板。 - 【請求項２】 前記穴の開口部上端に延出された導体パ
ッドの上面に、第１はんだバンプが形成された請求項１
記載の半導体チップ実装用の配線基板。 - 【請求項３】 前記穴に弾性体が埋め込まれて、その弾
性体により、前記導体パッドの弾性力が補強された請求
項１又は２記載の半導体チップ実装用の配線基板。 - 【請求項４】 半導体チップの複数の接続端子の配列の
幅と長さに合わせて、前記穴が絶縁基板に所定幅を持つ
所定長さに又は所定大きさに連続して形成され、その穴
の開口部上端周囲には、前記半導体チップの複数の接続
端子の配列位置に合わせて、複数の導体パッドが穴周縁
に沿って並べて延出された請求項１、２又は３記載の半
導体チップ実装用の配線基板。 - 【請求項５】 次の工程を含むことを特徴とする半導体
チップの実装方法。 ａ．前記導体パッドの上面に第１はんだバンプが形成さ
れていない請求項１、３又は４記載の配線基板の穴の開
口部上端に延出された導体パッドに、半導体チップの接
続端子に形成された第２はんだバンプを押接させて、前
記導体パッドを、前記穴の内方に弾性変形させる工程。 ｂ．前記第２はんだバンプを加熱してリフローし、半導
体チップの接続端子を配線基板の導体パッドにはんだ付
けする工程。 - 【請求項６】 次の工程を含むことを特徴とする半導体
チップの実装方法。 ａ．前記導体パッドの上面に第１はんだバンプが形成さ
れた請求項２、３又は４記載の配線基板の第１はんだバ
ンプに、半導体チップの接続端子を押接させて、第１は
んだバンプが形成された前記導体パッドを、前記穴の内
方に弾性変形させる工程。 ｂ．前記第１はんだバンプを加熱してリフローし、半導
体チップの接続端子を配線基板の導体パッドにはんだ付
けする工程。 - 【請求項７】 前記半導体チップに、その接続端子に第
２はんだバンプが形成されたものを用いる請求項６記載
の半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26481399A JP2001094227A (ja) | 1999-09-20 | 1999-09-20 | 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26481399A JP2001094227A (ja) | 1999-09-20 | 1999-09-20 | 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094227A true JP2001094227A (ja) | 2001-04-06 |
Family
ID=17408580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26481399A Pending JP2001094227A (ja) | 1999-09-20 | 1999-09-20 | 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001094227A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510309A (ja) * | 2004-08-19 | 2008-04-03 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法 |
| JP2008130961A (ja) * | 2006-11-24 | 2008-06-05 | Nissan Motor Co Ltd | 半導体パッケージ |
| JP2010147211A (ja) * | 2008-12-18 | 2010-07-01 | Casio Computer Co Ltd | 電子部品の取付構造 |
| JP2012198194A (ja) * | 2011-03-09 | 2012-10-18 | Shinko Electric Ind Co Ltd | プローブカード及びその製造方法 |
| JP2014510413A (ja) * | 2011-03-21 | 2014-04-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体チップ用接続支持体及び半導体素子 |
| JP5515744B2 (ja) * | 2008-02-21 | 2014-06-11 | 日本電気株式会社 | 配線基板及び半導体装置 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51429B1 (ja) * | 1971-04-26 | 1976-01-08 | ||
| JPS54150075A (en) * | 1978-05-18 | 1979-11-24 | Seiko Instr & Electronics Ltd | Semiconductor device and its manufacture |
| JPS5658886U (ja) * | 1980-09-03 | 1981-05-20 | ||
| JPS5678358U (ja) * | 1979-11-12 | 1981-06-25 | ||
| JPS60177698A (ja) * | 1984-02-24 | 1985-09-11 | 株式会社日立製作所 | 実装基板 |
| JPS62126836U (ja) * | 1986-01-31 | 1987-08-12 | ||
| JPH0425166A (ja) * | 1990-05-21 | 1992-01-28 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JPH0430545A (ja) * | 1990-05-28 | 1992-02-03 | Matsushita Electric Works Ltd | 半導体装置の実装構造 |
| JPH0529389A (ja) * | 1991-07-22 | 1993-02-05 | Sharp Corp | 半導体素子の接続構造 |
| JPH0637233A (ja) * | 1992-07-16 | 1994-02-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH0850146A (ja) * | 1994-06-03 | 1996-02-20 | Hitachi Ltd | 接続装置およびその製造方法 |
| JPH09129675A (ja) * | 1995-10-31 | 1997-05-16 | Oki Electric Ind Co Ltd | 素子の実装構造及びその実装方法 |
| JPH09281144A (ja) * | 1996-04-15 | 1997-10-31 | Nec Corp | プローブカードとその製造方法 |
| JPH10229147A (ja) * | 1997-01-02 | 1998-08-25 | Texas Instr Inc <Ti> | 集積回路チップ・パッケージ用カンチレバー・ボール接続 |
| JPH11507769A (ja) * | 1995-06-16 | 1999-07-06 | ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー | テープボールグリッドアレイ回路に用いられるフレキシブルリード |
-
1999
- 1999-09-20 JP JP26481399A patent/JP2001094227A/ja active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51429B1 (ja) * | 1971-04-26 | 1976-01-08 | ||
| JPS54150075A (en) * | 1978-05-18 | 1979-11-24 | Seiko Instr & Electronics Ltd | Semiconductor device and its manufacture |
| JPS5678358U (ja) * | 1979-11-12 | 1981-06-25 | ||
| JPS5658886U (ja) * | 1980-09-03 | 1981-05-20 | ||
| JPS60177698A (ja) * | 1984-02-24 | 1985-09-11 | 株式会社日立製作所 | 実装基板 |
| JPS62126836U (ja) * | 1986-01-31 | 1987-08-12 | ||
| JPH0425166A (ja) * | 1990-05-21 | 1992-01-28 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JPH0430545A (ja) * | 1990-05-28 | 1992-02-03 | Matsushita Electric Works Ltd | 半導体装置の実装構造 |
| JPH0529389A (ja) * | 1991-07-22 | 1993-02-05 | Sharp Corp | 半導体素子の接続構造 |
| JPH0637233A (ja) * | 1992-07-16 | 1994-02-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH0850146A (ja) * | 1994-06-03 | 1996-02-20 | Hitachi Ltd | 接続装置およびその製造方法 |
| JPH11507769A (ja) * | 1995-06-16 | 1999-07-06 | ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー | テープボールグリッドアレイ回路に用いられるフレキシブルリード |
| JPH09129675A (ja) * | 1995-10-31 | 1997-05-16 | Oki Electric Ind Co Ltd | 素子の実装構造及びその実装方法 |
| JPH09281144A (ja) * | 1996-04-15 | 1997-10-31 | Nec Corp | プローブカードとその製造方法 |
| JPH10229147A (ja) * | 1997-01-02 | 1998-08-25 | Texas Instr Inc <Ti> | 集積回路チップ・パッケージ用カンチレバー・ボール接続 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510309A (ja) * | 2004-08-19 | 2008-04-03 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法 |
| JP2008130961A (ja) * | 2006-11-24 | 2008-06-05 | Nissan Motor Co Ltd | 半導体パッケージ |
| JP5515744B2 (ja) * | 2008-02-21 | 2014-06-11 | 日本電気株式会社 | 配線基板及び半導体装置 |
| JP2010147211A (ja) * | 2008-12-18 | 2010-07-01 | Casio Computer Co Ltd | 電子部品の取付構造 |
| JP2012198194A (ja) * | 2011-03-09 | 2012-10-18 | Shinko Electric Ind Co Ltd | プローブカード及びその製造方法 |
| JP2014510413A (ja) * | 2011-03-21 | 2014-04-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体チップ用接続支持体及び半導体素子 |
| US9159658B2 (en) | 2011-03-21 | 2015-10-13 | Osram Opto Semiconductors Gmbh | Connection carrier for semiconductor chips and semiconductor component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011142185A (ja) | 半導体装置 | |
| JP2001094227A (ja) | 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 | |
| CN100433320C (zh) | 芯片封装结构及凸块制程 | |
| JPH10303345A (ja) | 半導体チップの基板への実装構造 | |
| KR100439407B1 (ko) | 반도체소자 패키지 제조방법 | |
| US10201086B2 (en) | Electronic device | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| JPH10335795A (ja) | プリント基板 | |
| KR100393096B1 (ko) | 반도체패키지와 마더보드의 접속 구조 및 그 방법 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| JPH09246273A (ja) | バンプ構造 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH11274356A (ja) | 表面実装型電子部品及びその実装方法 | |
| JP3242858B2 (ja) | コネクタ及びその製造方法 | |
| KR200278534Y1 (ko) | 칩 크기 패키지 | |
| JP2000200798A (ja) | 半導体装置及びその実装基板 | |
| KR100218312B1 (ko) | 엘지에이 패키지 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP3434775B2 (ja) | 裏面電極型電気部品の実装方法および統合ランド | |
| JPH04243187A (ja) | プリント基板 | |
| KR100379561B1 (ko) | 반도체 패키지의 범프 제조 공정용 스텐실 구조 및 이를이용한 범프 형성방법 | |
| JP3727759B2 (ja) | Ｂｇａ型半導体装置のバンプ部構造 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040823 |