JP3410298B2 - 半導体装置及び突起電極形成方法 - Google Patents

半導体装置及び突起電極形成方法

Info

Publication number
JP3410298B2
JP3410298B2 JP22309796A JP22309796A JP3410298B2 JP 3410298 B2 JP3410298 B2 JP 3410298B2 JP 22309796 A JP22309796 A JP 22309796A JP 22309796 A JP22309796 A JP 22309796A JP 3410298 B2 JP3410298 B2 JP 3410298B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
semiconductor element
bump
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22309796A
Other languages
English (en)
Other versions
JPH1050767A (ja
Inventor
満 村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22309796A priority Critical patent/JP3410298B2/ja
Publication of JPH1050767A publication Critical patent/JPH1050767A/ja
Application granted granted Critical
Publication of JP3410298B2 publication Critical patent/JP3410298B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）第１実施例（図１〜図３） （２）第２実施例（図４及び図５） （３）他の実施例 発明の効果
【０００２】本発明は半導体装置及び突起電極形成方法
に関し、例えばフリツプチツプ法により突起電極（いわ
ゆるバンプ）が複数設けられた半導体素子に適用して好
適なものである。
【０００３】
【従来の技術】近年、電子機器においては、回路構成を
小型化及びコンパクト化することが望まれており、その
ためにＩＣチツプ等の半導体装置を高密度実装する技術
が重要なポイントになつている。こうした高密度実装を
実現するための技術として、現在、フリツプチツプ法が
注目されている。
【０００４】通常、ベアチツプを用いたフリツプチツプ
実装では、まずベアチツプの回路面に形成されている複
数の電極（以下、これをパツドと呼ぶ）上に、メツキ法
や蒸着法を用いて、錫（Ｓｎ）と鉛（Ｐｂ）の合金であ
るはんだで突起電極（以下、これをバンプと呼ぶ）を形
成する。この後ベアチツプの回路面と配線基板の一面と
を対向させて、ベアチツプの回路面上に形成したバンプ
を配線基板の一面に設けられた対応するランドと当接さ
せる。ここでランドには予めはんだが塗布されている。
こうしてそれぞれ対応するランドにバンプを当接させた
後に、当該配線基板を例えばリフロー装置内で加熱す
る。バンプ及びランド上に塗布されたはんだは当該加熱
によつて溶融して接合し、ベアチツプの回路面上のパツ
ドと配線基板上のランドとを電気的に接続する。このよ
うにベアチツプはバンプを介して配線基板上に実装され
る。
【０００５】このようなフリツプチツプ法を用いてベア
チツプを配線基板上に実装した場合、ワイヤボンデイン
グ等の手法を用いて実装した場合に比して、パツドと当
該パツドに対応するランドとの間の長さを短くし得、両
者間を接合する接合部、すなわちバンプのインダクタン
ス及び容量を低減させることができ、かくして電子機器
の回路構成を小型化及びコンパクト化し得ると共に、ベ
アチツプの高速特性及び高周波特性を向上させることが
できる。因みにベアチツプを形成する部材としては一般
にシリコンが用いられており、また配線基板を形成する
部材としてはガラスエポキシ又はセラミツク等が用いら
れている。
【０００６】
【発明が解決しようとする課題】ところがこうしてフリ
ツプチツプ法を用いてベアチツプを配線基板上に実装し
た場合、温度変化によつてバンプが破断し、これにより
ベアチツプと配線基板との電気的接続の信頼性が低下す
るという問題があつた。
【０００７】すなわち、回路をオン状態にしてベアチツ
プに電流を流した場合、内部回路が動作して電力を消費
することによりベアチツプが発熱する。また回路をオフ
状態にしてベアチツプに流れる電流を遮断した場合、回
路動作が停止してベアチツプの温度は室温まで低下す
る。このため回路をオン状態にして熱を生じた場合に、
ベアチツプを形成する部材と配線基板を形成する部材と
がそれぞれの熱膨張係数に応じて伸長する。しかし両者
の熱膨張係数が異なるために両者の伸び量の差分に応じ
て歪みが発生し、この歪みから両者を接合しているバン
プに応力がかかることになる。したがつてこうした状態
の変化が回路のオン及びオフの切り換えによつて繰り返
され、バンプが金属疲労して破断することになる。因み
にこうしたバンプの破断は回路のオン及びオフの切り換
えによつてのみ生じるものでは無く、外部環境の温度変
化によつても生じる可能性がある。
【０００８】こうした問題を回避するために、ベアチツ
プと配線基板との隙間にエポキシ樹脂等を封入する手法
が考えられる。こうした手法によつてバンプにかかる応
力は封入されたエポキシ樹脂等により緩和され、信頼性
を向上させることができる。しかし当該手法はバンプに
かかる応力を完全には除去し得ず、上述の問題を根本的
に解決しているわけでは無い。したがつて温度変化によ
るバンプの破断は完全には回避し得ず、長期間での信頼
性の高い電気的接続を得ることが困難であつた。
【０００９】本発明は以上の点を考慮してなされたもの
で、繰り返しの温度変化に係わらず、配線基板との電気
的接続の信頼性を向上し得る半導体装置及び突起電極形
成方法を提案しようとするものである。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、一面側に複数の第１の電極が設け
られ、当該各第１の電極が基板上の対応する各第２の電
極に対向する状態で実装される半導体装置おいて、各第
１の電極と各第２の電極との間に介在され、複数の導電
層をそれぞれ面接触のみの状態で積層して形成された突
起電極を設けるようにした。
【００１１】突起電極の各導電層が互いに接合せずに面
接触の状態で積層して形成されていることにより、基板
と半導体素子とが膨張して所定の方向へ応力が加わつた
場合には、当該方向へ面接触部分がいわゆるへき開（ず
れ）して変形し、これに対して基板と半導体素子とが収
縮して当該方向とは逆方向の応力が加わつた場合には、
当該逆方向へ面接触部分がへき開して変形するので、破
断することなく電気的接続を維持することができる。
【００１２】また本発明においては、各第１の電極と各
第２の電極との間にそれぞれ形成された各突起電極を収
縮性を有した樹脂材でなる被覆部によつて被覆する。
【００１３】基板と半導体素子とが膨張して所定の方向
へ応力が加わつた場合には、被覆部の収縮力によつて突
起電極の組織に破断による隙間が生じることを防止の
で、当該突起電極の破断を一段と回避し、かつ突起電極
の電気的接続を一段と維持することができる。
【００１４】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【００１５】（１）第１実施例 図１において、半導体素子１は基板２の回路面である一
面上に実装されており、半導体素子１の一面に設けられ
た第１の電極３（以下、これをパツド３と呼ぶ）と基板
２上に設けられた第２の電極４（以下、これをランド４
と呼ぶ）とが、パツド３表面に形成された突起電極５
（以下、これをバンプ５と呼ぶ）を介して電気的に接続
されている。また半導体素子１と基板２との隙間には封
止樹脂６が封入されている。封止樹脂６は半導体素子１
と基板２との熱膨張係数の違いに起因してバンプ５にか
かる応力を緩和すると共に、半導体素子１の回路面を覆
つて外気に含まれた不純物や水分から保護するようにな
されている。
【００１６】図１との対応部分に同一符号を付した図２
に示すように、バンプ５は鱗片状でなる導電体の層（以
下、これを導電層と呼ぶ）が複数積層された円柱形状の
突起電極でなる。バンプ５を形成する各導電層は隣接す
る他の層と当接しており、この当接によつてパツド３及
びランド４間が電気的に接続された状態となつている。
このため、バンプ５は導電層の積層方向に応力が与えら
れた場合、変形すること無くパツド３とランド４との電
気的接続を維持する。
【００１７】一方、図１との対応部分に同一符号を付し
た図３に示すように、温度環境等が変化した場合、基板
２の膨張係数（例えば一般的なガラスエポキシ基板の場
合、約１８[ppm/ ℃] ）と半導体素子１の膨張係数（例
えば一般的に用いられるシリコンの場合、約３[ppm/
℃] ）とが異なるため、両者の膨張係数の差に室温から
の温度差を乗じた分、変位が生じてバンプ５に当該変位
により導電層の積層方向と垂直な方向に応力が加えられ
る。ここでは図中に示すＡが半導体素子１の変位量を示
しており、図中に示すＢが基板２の変位量を示してい
る。
【００１８】この際、バンプ５の各導電層は物理的には
接合していないため、各導電層が当接することでパツド
３とランド４との電気的接続を維持しつつも、当該応力
に応じた方向に変形（いわゆるへき開）するようになさ
れている。ちなみに常温に戻り半導体素子１及び基板２
の膨張が無くなつた場合は、元の状態（図２）に復元す
る。
【００１９】このようなバンプ５は、異なる条件でのメ
ツキを繰り返すことにより形成される。通常のメツキで
は、少しづつメツキ層を堆積させて形成していく場合、
このようなメツキにより形成される各導電層が分離しな
いように電流値等を制御して堆積させることにより、複
数回のメツキで全体として一つの層になる。バンプ５は
敢えて各導電層が分離するようにメツキ処理すること
で、メツキにより形成された各導電層が物理的には接合
しておらずに面接触のみしており、このため各導電層が
電気的にのみ接続した積層構造となるようになされてい
る。
【００２０】以上の構成において、半導体素子１はバン
プ５を、導電層が複数積層した積層構造とすると共に導
電層の積層方向と垂直な方向に応力が加わつた場合に当
該応力に応じた方向にへき開する構造とした。半導体素
子１と基板２との膨張係数の違いから熱膨張によつてバ
ンプ５に応力が加えられた場合、バンプ５は変形（図
３）することにより応力によるストレスを逃がしながら
も、各導電層の接触によつてパツド３とランド４との電
気的接続を維持する。また常温に戻つた際、バンプ５は
元の形状に復元する。このようなバンプ５の変形はへき
開によるものであり、バンプ５そのものが破壊するもの
で無いため、繰り返し応力が加えられた場合でも、従来
のような金属疲労による接続信頼性の低下が起こらな
い。このように半導体素子１は温度変化に起因する応力
が繰り返し加えられる場合においても、破断することな
く基板２との電気的接続を維持するバンプ５によつて、
長期間の接続信頼性を向上させることができる。
【００２１】以上の構成によれば、半導体素子１の突起
電極であるバンプ５を、導電層が複数積層した積層構造
とすると共に導電層の積層方向と垂直な方向に応力が加
わつた場合に応力に応じてへき開する構造としたことに
より、温度変化に起因する応力がバンプ５に繰り返し加
えられる場合においても、バンプ５が破断することなく
基板２との電気的接続を維持することができ、かくする
につき、長期間の接続信頼性を向上させることができ
る。
【００２２】（２）第２実施例 図２との対応部分に同一符号を付した図４において、バ
ンプ７は従来通り、はんだで形成されており、パツド３
及びランド４と当接する面を溶融させて接合することに
より、パツド３とランド４とを電気的に接続している。
またバンプ７はパツド３及びランド４と当接しない周側
面を樹脂８によつて隙間無く被覆している。
【００２３】バンプ７を被覆する樹脂８は収縮性を有し
た樹脂材でなり、例えばシリコン樹脂等が用いられる。
樹脂８は常温状態でのバンプ７の形状に合わせて被覆さ
れており、バンプ７に応力が加えられて変形した際に追
従して変形すると共に、応力が無くなつた際にはバンプ
７を常温状態時の形状に復元する。このようなバンプ７
は、以下に説明する手法により形成される。すなわち図
５に示すように、予め半導体素子１のパツド３表面に形
成したバンプ７を樹脂溜まり９に浸す。ここで樹脂溜ま
り９には樹脂８が満たされている。バンプ７は樹脂溜ま
り９に浸された後に引き上げられ、外側に付着した樹脂
８を硬化させることにより樹脂８を被覆する。この際、
ランド４と当接する面に被覆されている樹脂８はレーザ
光によつて除去される。バンプ７は、こうして樹脂８が
除去された面がはんだが剥き出しの状態となつているた
め、通常通り、当該面をランド４に当接させて熱を加え
ることにより溶融したはんだによつてランド４と接合す
ることができる。
【００２４】以上の構成において、バンプ７は樹脂８を
周側面に隙間無く被覆したことにより、バンプ７内部の
組織破壊によるパツド３及びランド４間の電気的接続の
破断を防止している。すなわち従来、バンプに温度環境
の変化に起因する応力が加えられた場合、バンプは当該
応力により変形し、組織が破壊されてしまう。こうして
破壊された組織は内部に隙間を生じさせ、このため電気
的接続を破断させることになる。バンプ７は応力が加え
られた際の変形によつて組織が破壊しても、外側に隙間
無く被覆した樹脂８の収縮力により破壊した組織を押さ
えつけ、組織内部に隙間が生じることを防止することが
できる。これによりバンプ７は電気的接続の破断を防止
して、電気的接続の信頼性を長期間、維持することがで
きる。
【００２５】以上の構成によれば、バンプ７の外側に収
縮性を有した樹脂８を隙間無く被覆したことにより、温
度環境の変化に起因する応力によるバンプ７の変形を許
容すると共に、変形による組織破壊が生じても樹脂８の
収縮力によつて内部に隙間が生じることを防止して、バ
ンプ７の電気的接続の破断を防止することができ、かく
するにつき、長期間の接続信頼性を向上させることがで
きる。
【００２６】（３）他の実施例 なお上述の第１実施例においては、鱗片状でなる導電体
の層が複数積層された構造でなるバンプ５を設けた場合
について述べたが、本発明はこれに限らず、導電体でな
る各導電層を形成するために複数の導電材料を用いても
よい。例えば半導体素子側のパツドに当接する層にはＣ
ｒ（クロム）やＴｉ（チタン）等を用い、また基板側の
ランドに当接する層にはＮｉ（ニツケル）を用いる。一
般にパツドにはアルミが用いられており、またランドに
は銅が用いられているため、このようにそれぞれ当接す
る金属と相性のよい金属を各導電層に用いることによ
り、パツド及びランドとの接合性を向上させることがで
きる。
【００２７】また上述の第１実施例においては、鱗片状
でなる層を積層した円柱形状の突起電極であるバンプ５
の場合について述べたが、本発明はこれに限らず、例え
ば平板状でなる層を積層した角柱形状としてもよい。す
なわち形状に係わらず、各層が応力を加えられた場合に
へき開する構造であるならば第１実施例と同様の効果を
得ることができる。
【００２８】さらに上述の第１実施例においては、めつ
きによつて導電層を複数堆積させて形成したバンプ５の
場合について述べたが、本発明はこれに限らず、例えば
蒸着法を用いて積層形成してもよい。この場合でも第１
実施例と同様の効果を得ることができる。
【００２９】また上述の第１実施例においては、積層さ
れた各導電層が応力を加えられた際にへき開する構造で
なるバンプ５の場合について述べたが、本発明はこれに
限らず、このようなへき開する構造でなるバンプの周側
面に収縮性を有した樹脂を被覆するようにしてもよい。
これにより温度環境の変化に起因する応力によつて変形
したバンプが、温度環境が常温に復帰して変形前の形状
に復元する際に、バンプを被覆する樹脂の収縮力によつ
て容易に元の形状に復元することができる。
【００３０】また上述の第２実施例においては、収縮性
を有した樹脂としてシリコン樹脂を用い、バンプ５を被
覆した場合について述べたが、本発明はこれに限らず、
シリコン樹脂以外の樹脂を用いてもよい。すなわち収縮
性を有した樹脂であるならば第２実施例と同様の効果を
得ることができる。
【００３１】さらに上述の第２実施例においては、収縮
性を有した樹脂としてシリコン樹脂を用い、バンプ５を
被覆した場合について述べたが、本発明はこれに限ら
ず、例えば半導体素子と基板との隙間に封入する封止樹
脂に収縮性を有した樹脂を用いるようにしてもよい。こ
の場合、封止樹脂と別にバンプを被覆する樹脂を用いる
必要が無く、簡易な構成で第２実施例と同様の効果を得
ることができる。
【００３２】
【発明の効果】上述のように本発明によれば、基板と半
導体素子との間に介在し、かつ半導体素子の一面に設け
られた第１の電極と、当該第１の電極に対向する面に設
けられた基板上の第２の電極とを電気的に接続する突起
電極を、複数の導電層がそれぞれ接合することなく面接
触の状態で積層して形成するようにしたことにより、基
板と半導体素子とが膨張して所定の方向へ応力が加わつ
た場合には、当該突起電極の各導電層がへき開して変形
するので、破断することなく電気的接続を維持すること
ができ、かくして、繰り返しの温度変化に係わらず、配
線基板との電気的接続の信頼性を向上できる。
【００３３】また本発明によれば、各第１の電極と各第
２の電極との間にそれぞれ形成された各突起電極を収縮
性を有した樹脂材でなる被覆部によつて被覆するように
したことにより、基板と半導体素子とが膨張して所定の
方向へ応力が加わつた場合には、被覆部の収縮力によつ
て突起電極の組織に破断による隙間が生じることを防止
ので、当該突起電極の破断を一段と回避し、かつ突起電
極の電気的接続を一段と維持することができ、かくし
て、電気的接続の信頼性を一段と向上できる。
【図面の簡単な説明】
【図１】半導体素子の基板上への実装状態を示す側面か
らの断面図である。
【図２】第１実施例によるバンプの構造を示す拡大図で
ある。
【図３】高温状態での半導体素子及び基板の接続状態の
説明に供する拡大図である。
【図４】第２実施例によるバンプの構造を示す拡大図で
ある。
【図５】第２実施例によるバンプの説明に供する略線図
である。
【符号の説明】
１……半導体素子、２……基板、３……パツド、４……
ランド、５、７……バンプ、６……封止樹脂、８……樹
脂、９……樹脂溜まり。
フロントページの続き (56)参考文献 特開 平４−45537（ＪＰ，Ａ) 特開 平５−62979（ＪＰ，Ａ) 特開 平４−237149（ＪＰ，Ａ) 特開 昭63−276247（ＪＰ，Ａ) 特開 平２−28932（ＪＰ，Ａ) 特開 平２−237130（ＪＰ，Ａ) 特開 平６−268358（ＪＰ，Ａ) 特開 平７−130793（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】一面側に複数の第１の電極が設けられ、当
    該各上記第１の電極が基板上の対応する各第２の電極に
    対向する状態で当該基板上に実装される半導体装置おい
    て、各上記第１の電極と各上記第２の電極との間に介在さ
    れ、複数の導電層をそれぞれ面接触のみの状態で積層し
    て形成された 突起電極を具えることを特徴とする半導体
    素子。
  2. 【請求項２】各上記突起電極を被覆する収縮性を有した
    樹脂材からなる被覆部を具えることを特徴とする請求項
    １に記載の半導体素子。
  3. 【請求項３】基板と半導体素子との間に介在し、かつ上
    記半導体素子の一面に設けられた第１の電極と、当該第
    １の電極に対向する面に設けられた上記基板上の第２の
    電極とを電気的に接続する突起電極を形成する突起電極
    形成方法において、 異なる条件でメツキ処理を繰り返してメツキを堆積させ
    ることにより上記第１の電極上に第１の導電層を形成す
    る第１のステツプと、 上記第１のステツプで形成した上記第１の導電層とは接
    合しないようにして上記メッキ処理を繰り返して上記メ
    ッキを堆積させることにより当該第１の導電層上に第２
    の導電層を形成する第２のステップと を具えることを特
    徴とする突起電極形成方法。
JP22309796A 1996-08-05 1996-08-05 半導体装置及び突起電極形成方法 Expired - Fee Related JP3410298B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22309796A JP3410298B2 (ja) 1996-08-05 1996-08-05 半導体装置及び突起電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22309796A JP3410298B2 (ja) 1996-08-05 1996-08-05 半導体装置及び突起電極形成方法

Publications (2)

Publication Number Publication Date
JPH1050767A JPH1050767A (ja) 1998-02-20
JP3410298B2 true JP3410298B2 (ja) 2003-05-26

Family

ID=16792790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22309796A Expired - Fee Related JP3410298B2 (ja) 1996-08-05 1996-08-05 半導体装置及び突起電極形成方法

Country Status (1)

Country Link
JP (1) JP3410298B2 (ja)

Also Published As

Publication number Publication date
JPH1050767A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6905911B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment, and portable information terminal
KR100344929B1 (ko) 반도체장치의 제조방법
JPH10294423A (ja) 半導体装置
US6467139B1 (en) Mounting structure and mounting method for surface acoustic wave element
JP2000269371A (ja) 半導体装置および半導体実装構造体
JPH1145954A (ja) フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
US6396155B1 (en) Semiconductor device and method of producing the same
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JP3252745B2 (ja) 半導体装置およびその製造方法
WO2000019516A1 (en) Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus
JP3410298B2 (ja) 半導体装置及び突起電極形成方法
JPH0831870A (ja) 半導体装置
JP2001274197A (ja) 半導体装置及びその製造方法
JP2001035886A (ja) 半導体装置及びその製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JP2721790B2 (ja) 半導体装置の封止方法
JP2904154B2 (ja) 半導体素子を含む電子回路装置
JP2002170848A (ja) 回路基板
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JP2721789B2 (ja) 半導体装置の封止方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2551243B2 (ja) 半導体装置
JP2678111B2 (ja) 半導体装置の取り外し方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees