CN102804372A - 具有降低电感的结合键合元件的微电子组件 - Google Patents

具有降低电感的结合键合元件的微电子组件 Download PDF

Info

Publication number
CN102804372A
CN102804372A CN2010800626725A CN201080062672A CN102804372A CN 102804372 A CN102804372 A CN 102804372A CN 2010800626725 A CN2010800626725 A CN 2010800626725A CN 201080062672 A CN201080062672 A CN 201080062672A CN 102804372 A CN102804372 A CN 102804372A
Authority
CN
China
Prior art keywords
substrate
bonding line
key
contact
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800626725A
Other languages
English (en)
Inventor
贝尔加桑·哈巴
菲利普·丹贝格
菲利普·R·奥斯本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/644,476 external-priority patent/US20110147928A1/en
Priority claimed from KR1020100040446A external-priority patent/KR101003393B1/ko
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN102804372A publication Critical patent/CN102804372A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/4942—Ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49427—Wedge bonds outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种微电子组件(100)包括半导体芯片(110)和衬底(130)，半导体芯片(110)具有在第一面处暴露的芯片触点(112)，衬底(130)与芯片(110)的面(128)并置。导电键合元件(144)可以将第一芯片触点(112)与所述衬底的第一衬底触点(132)电连接，且第二导电键合元件(146)可以将第一芯片触点(112)与第二衬底触点电连接。第一键合元件(144)可以具有合金化结合到第一芯片触点(112)的第一端部(144A)和合金化结合到所述第一衬底触点(132)的第二端部(144B)。所述第二键合元件(146)的第一端部(246A、346A)可以合金化结合到第一键合元件(144)。

Description

具有降低电感的结合键合元件的微电子组件
相关申请的交叉引用
本国际申请要求2010年6月4日提交的美国申请No.12/793,824的优先权。所述美国申请No.12/793,824要求2010年4月30日提交的韩国申请No.10-2010-0040446的优先权，且要求2010年4月9日提交的美国临时专利申请No.61/322,404的申请日的权益。该申请是2009年12月22日提交的美国申请的No.12/644,476的部分继续申请。所有上述申请的公开以引用的方式并入此处。
背景技术
微电子元件，例如半导体芯片，典型地为具有相反面对的、大体为平面的前表面和后表面的扁平体，且具有在这些表面之间延伸的边缘。芯片通常在前表面上具有触点，有时也称为焊盘或键合焊盘，所述触点电连接到该芯片之内的电路。典型地，通过用适当的材料将所述芯片密封来封装所述芯片，以形成具有电连接到芯片触点的端子的微电子封装。然后，该封装可连接到测试设备，以确定被封装的器件是否符合所需的性能标准。一旦测试，该封装就可通过将封装端子通过例如钎焊的适当连接方法连接到印刷电路板(PCB)上的匹配连接盘(land；或者焊脚)而连接到更大的电路(例如电子产品中的电路，所述电子产品例如为计算机或手机)。
用于在微电子芯片与一个或多个其他电子部件之间形成导电连接的常用技术是线键合(wire-bonding)。传统地，线键合工具使用热能和/或超声能量将线的端部连接到微电子芯片上的焊盘，然后将该线回线到其他电子部件上的触点，并且使用热力和/或超声力形成到其的第二键合(bond)。
发明内容
线键合(wire-bond)技术的挑战之一是，沿线的电磁传输可能延伸到围绕该线的空间中，且可以在附近的导体中感应电流，并且造成不期望的辐射和线的失谐。线键合通常还受到自感的影响且受到外部噪声(例如，来自附近的电子部件)的影响。这些挑战可能由于微电子芯片和其他电子部件上的触点之间的节距变得更小、且由于芯片在更高的频率下操作而变得更严重。
在此处描述了用于微电子组件的各种结构和制造技术。根据一个实施例，例如半导体芯片的微电子器件可以线键合到例如封装的微电子组件之内的封装元件。在一个示例中，封装元件可以是衬底或芯片载体(chip carrier)，所述衬底或芯片载体具有介电元件和在所述介电元件的表面处暴露的一组导电焊盘。
根据此处的一个实施例，提供了一种微电子组件，所述微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置。所述衬底可以具有在所述衬底的面处暴露的多个衬底触点。所述组件可以包括第一导电键合元件和第二导电键合元件。所述第一键合元件和第二键合元件中的每个可以是键合带(bond ribbon)或键合线中的一种。所述第一键合元件和第二键合元件可以将芯片触点与对应的衬底触点电连接且在所述芯片触点与衬底触点之间提供平行的导电路径。所述第一键合元件可以具有合金化结合(metallurgically joined；或者冶金结合)到所述芯片触点的第一端部和合金化结合到所述衬底触点的第二端部。所述第二键合元件可以合金化结合到所述第一键合元件的所述第一端部和第二端部。根据特定的实施例，所述第二键合元件可以如此方式结合到所述第一键合元件，以致所述第二键合元件不接触所述芯片触点或所述衬底触点。
根据本发明的特定的方面，所述第一导电键合元件可以是第一键合线，且所述第二导电键合元件可以是第二键合线。
在一个实施例中，所述第一键合线的所述第一端部和第二端部中的一个可以包括焊球，且所述第二键合线可以包括焊球。所述第二键合线的所述焊球可以合金化结合到所述第一键合线的所述焊球。
在另一个实施例中，所述第一键合线的所述第一端部和第二端部中的一个可以包括焊球，所述第二键合线可以具有包括焊球的第一端部和远离所述第一端部的第二端部，且所述第二键合线的所述第二端部可以合金化结合到所述第一键合线的所述焊球。
根据一个实施例，所述第一键合元件可以是引线键合(lead bond)，且所述第二键合元件可以是键合线。
根据此处的另一个实施例，提供了一种微电子组件，所述微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置。所述衬底可以具有在其上的多个衬底触点。这样的组件可以包括第一导电键合元件，所述第一导电键合元件将第一对衬底触点和芯片触点电连接。所述第一键合元件可以是引线键合或键合线。所述组件可以进一步包括第二导电键合元件，所述第二导电键合元件将第二对衬底触点和芯片触点电连接。所述第二键合元件也可以是引线键合或键合线。
为带状键合(ribbon bond)或键合线的第三导电键合元件可以结合到所述第一键合元件和第二键合元件的端部。所述第三键合元件可以如此方式结合到所述第一键合元件和第二键合元件，以致所述第三键合元件不接触所述芯片触点或所述衬底触点。
根据一个实施例，所述第三键合元件与所述第一键合元件和第二键合元件的接合部(joint)可以与所述芯片触点相邻。
根据一个实施例，所述第三键合元件与所述第一键合元件和第二键合元件的接合部可以与所述衬底触点相邻。
根据一个实施例，所述第一键合元件、第二键合元件和第三键合元件中的每个可以为键合线。
根据一个实施例，所述第一键合元件和第二键合元件可以是引线键合，且所述第三键合元件可以是键合线。
根据此处的一个实施例，一种微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置。所述衬底可以具有在其上的多个端子以及与所述端子电连接且远离所述端子延伸的引线(lead)。所述引线中的至少一个可以具有键合到在所述芯片的所述第一面处暴露的芯片触点的端部。键合线可以具有合金化结合到所述引线的所述端部的第一端部。所述键合线可以如此方式结合，以致所述键合线不接触所述芯片触点。所述键合线可以具有第二端部，所述第二端部远离所述第一端部，所述第二端部在与所述芯片触点间隔开的位置合金化结合到所述引线。
根据一个实施例，所述键合线的所述第二端部可以在所述引线覆盖所述衬底的位置结合到所述引线。
根据此处的一个实施例，一种微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底具有在其上的多个衬底触点。所述组件可以进一步包括多个导电键合元件。键合元件可以是键合带或键合线，且所述键合元件可以将一对芯片触点和对应的衬底触点电连接。至少一个键合元件可以具有连接到这样的一对触点的第一触点的第一端部和第二端部。在所述第一端部与第二端部之间的中间部分可以与所述一对触点的第二触点合金化结合。以这样的方式，所述至少一个键合元件可以从所述第一触点处的所述第一端部、通过所述中间部分与所述第二触点之间的接合部以连续的环(loop)延伸，且可以从所述第二触点以连续的环返回到所述第一触点。
根据一个实施例，所述第二端部可以结合到所述第一端部，这样所述第二端部不接触所述第一触点。
根据一个实施例，所述第一端部和第二端部中的每个可以直接结合到所述第一触点。
根据一个实施例，至少一个键合元件可以是键合线。
根据一个实施例，至少一个键合元件可以是键合带。在本发明的特定的实施例中，提供了一种微电子组件，其中半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底具有多个衬底触点。所述组件可以包括第一导电键合元件和第二导电键合元件。所述第一键合元件和第二键合元件的每个可以为键合带或键合线中的一种，所述第一键合元件将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的第一衬底触点电连接，且所述第二键合元件将所述第一芯片触点与所述多个衬底触点中的第二衬底触点电连接。所述第一键合元件可以具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部。所述第二键合元件的第一端部可以合金化结合到所述第一键合元件的所述第一端部，这样所述第二键合元件不接触所述第一芯片触点。
在本发明的又另一个实施例中，提供了一种微电子组件，其中半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底具有多个衬底触点。所述组件可以包括第一导电键合元件和第二导电键合元件。所述第一键合元件和第二键合元件的每个可以为键合带或键合线中的一种，所述第一键合元件将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的第一衬底触点电连接，且所述第二键合元件将所述第一芯片触点与所述多个衬底触点中的第二衬底触点电连接。所述第一键合元件可以具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部。所述第二键合元件的第一端部可以合金化结合到所述第一键合元件的所述第一端部。
在本发明的又另一个实施例中，提供了一种微电子组件，其中半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底具有多个衬底触点。所述组件可以包括第一导电键合元件和第二导电键合元件。所述第一键合元件和第二键合元件的每个可以为键合带或键合线中的一种。所述第一键合元件可以具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部。所述第二键合元件可以具有合金化结合到所述第一键合元件的第一端部，这样所述第二键合元件不接触所述第一芯片触点。所述第二键合元件的第二端部可以合金化结合到所述第一衬底触点。
在这样的实施例的变型中，所述第二键合元件的第一端部可以合金化结合到所述第一键合元件，且可以合金化结合到所述芯片触点。
根据本发明的一个实施例，提供了一种微电子组件，其中半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底具有在所述衬底的面处暴露的多个衬底触点。所述组件可以包括第一导电键合线和第二导电键合线，所述第一键合线和第二键合线将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的对应的第一衬底触点电连接且在所述第一芯片触点与所述第一衬底触点之间提供平行的导电路径。所述第一键合线可以具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部。所述第一键合线的所述第一端部和第二端部中的一个可以包括焊球，且所述第二键合线的所述第一端部和第二端部中的一个可以包括焊球。所述第二键合线的所述焊球可以如此方式直接合金化结合到所述第一键合线的所述第一端部和第二端部中的一个，以致所述第二键合线不接触所述第一芯片触点或所述第一衬底触点。
根据本发明的一个或多个方面，所述第二键合线的所述焊球可以合金化结合到所述第一键合线的所述焊球。根据另一个优选的方面，与所述第二键合线的所述焊球远离的、所述第二键合线的端部合金化结合到所述第一键合线的所述焊球。
根据本发明的另一个实施例，一种微电子组件可以包括半导体芯片，所述半导体芯片可以具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底上具有在其上的多个衬底触点。所述组件可以包括第一导电键合元件，所述第一导电键合元件连接第一对衬底触点和芯片触点，且例如，所述第一键合元件可以是引线键合或键合线中的一种。第二导电键合元件可以连接第二对衬底触点和芯片触点，所述第一键合元件是引线键合或键合线中的一种。例如可以是带状键合(ribbonbond)或键合线中的一种的第三导电键合元件可以结合到所述第一键合元件和第二键合元件的端部，其中所述第三键合元件不接触所述第一对或第二对的芯片触点或衬底触点。
在一个示例中，所述第三键合元件与所述第一键合元件和第二键合元件的接合部可以与所述第一对和所述第二对的所述芯片触点相邻。在另一个示例中，所述第三键合元件与所述第一键合元件和所述第二键合元件的接合部可以与所述第一对和所述第二对的所述衬底触点相邻。
在特定的示例中，所述第一键合元件、第二键合元件和第三键合元件中的每个为键合线。在另一个示例中，所述第一键合元件和第二键合元件是引线键合，且所述第三键合元件是键合线。
根据另一个实施例的微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底具有在其上的多个端子以及与所述端子电连接且远离所述端子延伸的多个引线。所述多个引线中的第一引线可以具有键合到所述多个芯片触点的第一芯片触点的端部。键合线可以具有合金化结合到所述第一引线的所述端部的第一端部，所述键合线不接触所述第一芯片触点，且所述键合线具有在与所述第一芯片触点间隔开的位置合金化结合到所述第一引线的第二端部。
在一个特定的示例中，所述键合线的所述第二端部可以在所述第一引线覆盖所述衬底的位置结合到所述第一引线。
根据本发明的另一个实施例，一种微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底具有在其上的多个衬底触点。所述组件可以包括多个导电键合元件，所述多个导电键合元件包括第一键合元件，所述第一键合元件是电连接一对触点的键合带或键合线。所述一对触点可以包括所述多个芯片触点中的芯片触点和所述多个衬底触点的对应的衬底触点。所述第一键合元件可以具有电连接到所述一对触点的第一触点的第一端部和第二端部，以及与所述一对触点的第二触点合金化结合的、在所述第一端部与第二端部之间的中间部分。在这样的组件中，所述第一键合元件可以从所述第一触点处的所述第一端部、通过结合到所述第二触点的所述中间部分且回到连接至所述第一触点的所述第二端部的连续的环延伸。
在一个示例中，所述第一键合元件的所述第二端部可以结合到所述第一端部。所述第二端部可以如此方式结合，以致所述第二端部不接触所述第一触点。在另一个示例中，所述第一端部和第二端部中的每个可以直接结合到所述第一触点。
在特定的示例中，至少一个键合元件可以是键合线。在另一个示例中，所述至少一个键合元件可以是键合带。
根据本发明的另一个实施例的微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置。所述衬底可以具有在所述衬底的面处暴露的多个衬底触点。所述组件可以包括第一导电键合元件和第二导电键合元件，所述第一键合元件和第二键合元件的每个为键合带或键合线中的一种。所述第一键合元件和第二键合元件可以将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的对应的第一衬底触点电连接且在所述第一芯片触点与所述第一衬底触点之间提供平行的导电路径。所述第一键合元件可以具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部。所述第二键合元件可以合金化结合到所述第一键合元件的所述第一端部和第二端部。
根据本发明的另一个实施例的微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底具有多个衬底触点。所述组件可以包括第一导电键合元件和第二导电键合元件。所述第一键合元件和第二键合元件的每个可以为键合带或键合线中的一种。所述第一键合元件可以将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的第一衬底触点电连接，且所述第二键合元件可以将所述第一芯片触点与所述多个衬底触点中的第二衬底触点电连接。所述第一键合元件可以具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部。所述第二键合元件的第一端部可以合金化结合到所述第一键合元件的所述第一端部，这样所述第二键合元件不接触所述第一芯片触点。
在一个示例中，所述第一键合元件和第二键合元件的每个可以为键合线。所述第一键合线的所述第一端部和第二端部中的一个可以包括焊球，且所述第二键合线可以包括焊球。在一个示例中，所述第二键合线的焊球可以合金化结合到所述第一键合线的所述焊球。在另一个示例中，所述第二键合线可以具有包括焊球的第一端部和远离所述第一端部的第二端部，且所述第二键合线的所述第二端部可以合金化结合到所述第一键合线的所述焊球。
在一个示例中，所述第一键合元件或第二键合元件的至少一个可以为键合带。
在特定的示例中，所述微电子组件可以进一步包括第三导电键合元件，所述第三导电键合元件将所述第一衬底触点与所述第二衬底触点电连接。在一个示例中，所述第三键合元件可以合金化结合到所述第一键合元件和第二键合元件中的至少一个的第二端部。所述第三键合元件可以合金化结合到所述第一键合元件和第二键合元件中的每个的第二端部。所述第三键合元件可以如此布置，以致所述第三键合元件不接触所述第一键合元件和第二键合元件被结合到的第一衬底触点或第二衬底触点中的任何一个。
在一个示例中，所述第三键合元件可以合金化结合到所述第一衬底触点和第二衬底触点。
在特定的示例中，所述衬底可以覆盖所述芯片的所述第一面且具有暴露所述多个芯片触点的开口。所述第一键合元件和第二键合元件可以延伸通过所述衬底内的所述开口。
在特定的示例中，所述芯片的所述第二面可以覆盖所述衬底，且所述第一键合元件和第二键合元件可以延伸超过所述芯片的至少一个边缘。
根据本发明的另一个实施例的微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底具有多个衬底触点。所述组件可以包括第一导电键合线和第二导电键合线，所述第一键合线和第二键合线将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的第一衬底触点电连接，且所述第二键合线将所述第一芯片触点与所述多个衬底触点中的第二衬底触点电连接。所述第一键合线可以具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部。所述第二键合线的第一端部可以合金化结合到所述第一键合线的所述第一端部。
在一个示例中，所述第二键合线可以具有合金化结合到所述第一芯片触点的第一端部。
在特定的示例中，所述微电子组件可以进一步包括第三导电键合元件，所述第三导电键合元件将所述第一衬底触点与所述第二衬底触点电连接。所述第三键合元件可以合金化结合到所述第一键合元件和第二键合元件中的至少一个的第二端部。
在一个示例中，所述第三键合元件可以合金化结合到所述第一键合元件和第二键合元件中的每个的所述第二端部。在一个示例中，所述第三键合元件可以合金化结合到所述第一衬底触点和第二衬底触点。
在一个示例中，所述衬底可以覆盖所述芯片的所述第一面且具有暴露所述多个芯片触点的开口。所述第一键合元件和第二键合元件可以延伸通过所述衬底内的所述开口。
在一个示例中，所述芯片的所述第二面可以覆盖所述衬底，且所述第一键合元件和第二键合元件可以延伸超过所述芯片的至少一个边缘。
在一个示例中，所述第一键合元件、第二键合元件和第三键合元件中的每个可以是键合线。
在一个示例中，所述第一键合线的所述第一端部和第二端部中的一个可以包括焊球，且所述第二键合线的所述第一端部可以包括焊球。所述第二键合线的所述焊球可以直接合金化结合到所述第一键合线的第一端部。
根据本发明的另一个实施例的微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置。所述衬底可以具有多个衬底触点。所述组件可以包括第一导电键合元件和第二导电键合元件。所述第一导电键合元件和第二导电键合元件中的每个可以为键合带。所述第一键合元件和第二键合元件可以将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的第一衬底触点电连接。所述第二键合元件可以将所述第一芯片触点与所述多个衬底触点中的第二衬底触点电连接。所述第一键合元件可以具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部，且所述第二键合元件的第一端部合金化结合到所述第一键合元件的所述第一端部。第三导电键合元件可以将所述第一衬底触点与所述第二衬底触点电连接。
根据本发明的另一个实施例的微电子组件可以包括半导体芯片，所述半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点。衬底可以与所述第一面或第二面中的一个并置，所述衬底具有多个衬底触点。所述组件可以包括第一导电键合线和第二导电键合线，所述第一键合线和第二键合线将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的第一衬底触点电连接。所述第一键合线可以具有合金化结合到所述第一芯片触点的第一端部和电连接到所述第一衬底触点的第二端部。所述第二键合线可以具有合金化结合到所述第一键合线的第一端部。所述第二键合线的所述第一端部可以如此布置，以致所述第二键合线的所述第一端部不接触所述第一芯片触点。
在一个示例中，所述第一键合线的所述第二端部可以合金化结合到所述第一衬底触点。
在特定的示例中，所述第二键合线的所述第二端部可以合金化结合到所述第一衬底触点。
在一个示例中，所述第一键合线的所述第一端部和第二端部中的一个可以包括焊球，且所述第二键合线的所述第一端部可以包括焊球。所述第二键合线的所述焊球可以直接合金化结合到所述第一键合线的所述第一端部。
附图说明
图1是根据一个实施例的微电子组件的剖视图。
图2是如图1所示的微电子组件的对应的平面图，图1的剖视图是沿图2的线1-1截取的。
图3是示出在此处的实施例中的微电子组件内的键合元件之间的连接的局部部分剖视图。
图4是进一步示出在此处的实施例中的微电子组件内的键合元件之间的连接的局部部分剖视图。
图5是示出在此处的实施例中的微电子组件的变型中键合元件之间的连接的局部部分剖视图。
图6是根据此处的一个实施例的微电子组件的平面图。
图7A是根据此处的一个实施例的微电子组件的剖视图。
图7B是微电子组件的局部部分剖视图，特别地示出在其中的引线键合。
图7C是根据此处的一个实施例的微电子组件的平面图。
图8是根据此处的一个实施例的微电子组件的剖视图。
图9是微电子组件的局部部分剖视图，特别地示出在其中包括带状键合的环形连接(looped connection)。
图10是示出根据图1至5所示的实施例的变型的微电子组件的剖视图。
图11是示出根据图10所示的实施例的变型的微电子组件的局部透视图。
图12A是示出根据图1至5所示的实施例的变型的微电子组件的局部部分透视图。
图12B是示出根据图12A所示的实施例的变型的微电子组件的局部部分正视图。
具体实施方式
如本公开中所使用，导电结构“暴露在”介电结构表面处的阐述指示导电结构可获得用于与沿垂直于该介电结构表面方向从介电结构外朝向介电结构表面移动的假设点接触。这样，暴露在介电结构表面处的端子或其他导电结构可从这样的表面突出；可与这样的表面平齐；或者可相对于这样的表面凹入以及通过电介质中的孔或凹入部暴露。
用于将芯片连接到例如封装之内的衬底的另一个元件的线键合(wire bond)和其他导体可以具有许多不同的形状和尺寸。在形成线键合中使用的线的横截面通常是圆柱状的。所述线典型地以两个直径可获得：1密耳、或0.001英寸、和0.7密耳、或0.007英寸。导体的电感与其长度正相关，且与其横截面面积负相关。因此，键合线典型地比芯片与衬底之间的、更短或者具有更大的横截面面积的一些其他类型的连接具有更大的电感。键合线典型地比倒装芯片封装内的芯片与衬底之间的焊料连接具有更大的电感，因为该焊料连接通常比键合线具有更大的直径和更短的长度。芯片与衬底之间的其他类型的连接，例如引线键合(leadbond)和带状键合(ribbon bond)，通常比键合线更宽，但是由于其长度和相对小的横截面面积，可以具有与线键合类似的方式的特征的电感。
当芯片上的焊盘的数目增加而不增大封装的轮廓时，且当操作频率增加时，需要提供降低封装内的线键合的电感的方法。如所提及的，每个线键合的长度和横截面面积是主要确定电感的因素。不幸的是，在给定的封装之内，显著地减小线键合的长度是困难的。并且，在线键合过程中使用的线以标准的直径是可获得的，用于用在就这方面是标准化的设备上。因此，使用直径大于最常用的标准直径的线形成线键合将是困难的。
因此，在此处描述的实施例提供降低线键合的电感的方法。在图1至2所示的实施例中，可以降低线键合电感的方式中的一种是通过将芯片的触点经由多个键合线连接到衬底的触点。通过使用多个键合线，有效地增大从所述芯片触点到所述衬底触点的连接的横截面面积，因为电流现在可以沿着所述触点之间的两个键合线流动。
例如，图1至2示出根据此处的一个实施例的微电子组件100。微电子组件100可以包括微电子元件110，微电子元件110电连接到衬底130。在此处的实施例中，所述“衬底”可以包括承载多个迹线和键合焊盘的介电元件。非限制地，衬底的一个特定示例可以是片状柔性介电元件，典型地可以由例如尤其是聚酰胺的聚合物制成，其上具有图案化的金属迹线和键合焊盘，该键合焊盘在该介电元件的至少一个面处暴露。
为了易于参考，在本公开中可以参考“顶部”阐述方向，即半导体芯片110的触点承载表面128。通常，称为“向上”或“从......升高”的方向应指正交和远离芯片顶面128的方向。称为“向下”的方向应指正交于芯片顶面128并且与向上方向相反的方向。术语在参考点“上方”应指从参考点向上的点，且术语在参考点“下方”应指从参考点向下的点。任何单独的元件的“顶部”应指该元件的沿向上方向延伸最远的一个或多个点，且术语任何元件的“底部”应指该元件的沿向下方向延伸最远的一个或多个点。
衬底130典型地具有互连功能。例如，所述微电子子组件可以是这样的封装元件，所述封装元件具有：多个导电引线或迹线134；多个触点132，多个触点132连接到所述引线或迹线，通常布置用于与所述微电子器件互连；和多个端子136，多个端子136通常用于互连到另一个元件，例如用于外部互连到印刷电路板。触点132典型地是在所述衬底的向上指向的面131处暴露的键合焊盘的形式。
如图1至2所示，所述芯片可以经由线键合连接而连接到衬底130。所述线键合连接可以包括连接140(或者连接件；connection)，其中多个键合线将一个芯片触点电连接到对应的衬底触点。另外，所述线键合连接(wire bond connection；或者线键合连接件)可以包括其他线键合连接142，其中仅有单个键合线将芯片触点电连接到对应的衬底触点。
包括多个键合线的连接140具有独特的结构。在这种情况下，如图1所示，且如图3更详细地所示，连接可以包括第一键合线144和第二键合线146，第一键合线144和第二键合线146将一个芯片触点112连接到对应的衬底触点132。例如，第一键合线144可以具有与芯片触点112合金化结合(metallurgically joined)的端部144A和与衬底触点132合金化结合的另一端部144B。例如，所述键合线可以包括例如金的金属，其可以使用超声能量、热、或两者焊接到触点，以与其形成合金化接合部或者键合。相比较而言，第二键合线146可以具有合金化键合到第一键合线144的端部144A的一个端部146A。第二键合线146还可以具有合金化键合到第一键合线144的端部144B的一个端部146B。
如图1和3所示，第二键合线146不需要接触触点112、132，即键合焊盘，第一键合线144合金化键合到所述键合焊盘。代替地，在特定的实施例中，所述第二键合线的端部146A、146B可以如此方式合金化键合到所述第一键合线的端部144A、144B，以致所述第二键合线不接触在所述第二键合线的至少一个端部处的触点且不接触在任一端部处的触点。
如图3所示，每个键合线144、146的端部144A、146A可以包括在线键合过程中形成的焊球(ball)。线键合工具典型地通过使金线的尖端从线轴前进到所述工具的尖端而操作。在处理的一个示例中，当所述工具在位用于形成在第一触点(例如芯片触点112)处的第一线键合时，然后所述工具可以对所述线施加超声能量、热或两者，直到所述线的尖端熔化且形成焊球。然后，被加热的焊球与所述触点的表面合金化键合。然后，当所述线键合工具的尖端从所述第一触点移动离开时，所述焊球保持与所述触点键合，而这样的触点与第二触点之间的所述键合线的长度放松(paid out)。然后，所述线键合工具可以在所述线的第二端部处形成另一焊球，所述线的第二端部合金化结合到在该端部处的第二触点。
然后，可以稍微不同的方式重复上面的过程，以形成所述第二键合线。在这种情况下，可以使所述线键合工具移动到一个位置，然后，可以使用所述线键合工具来加热所述线的尖端，以形成焊球，然后所述焊球将所述第二键合线的端部146A合金化结合到所述第一键合线的端部144A。类似地，当所述线键合工具在位用于形成在所述键合线的另一端部处的接合部时，所述线键合工具可以加热所述线的尖端且形成焊球，所述焊球将端部146B合金化结合到所述键合线的端部144B。
在图1、2、和3中示出的示例中，触点132中的一些触点可承载信号，即随时间变化并且典型地传递信息的电压或电流。例如，但是非限制地，信号的示例为随时间变化并且代表状态、变化、测量值、时钟或时间输入或控制或反馈输入的电压或电流。触点132中的其他触点可提供到地或电源电压的连接。到地或电源电压的连接典型地提供这样的电压，所述电压至少在对电路操作重要的频率之上随时间相当稳定。
根据本实施例的多重键合线结构和方法的一个可能的益处是，当用于将键合线连接到触点，例如芯片或衬底上的键合焊盘，的面积有限时降低电感。一些芯片具有特别高的触点密度和微小的节距。在这样的芯片上的键合焊盘具有非常有限的面积。其中第二键合线的端部连接到第一键合线的端部但自身不接触所述触点的结构可以实现双重或多重键合线结构，而不需要增大所述键合焊盘的尺寸。这样，可以实现关于图1、2和3描述的多重键合线结构，即使在形成到以微小的节距布置的触点或者具有小面积的触点的线键合连接时。
而且，具有高密度的一些这样的芯片还具有高输入速率和输出速率，即高频率，在所述高频率下信号传输到所述芯片上或者从所述芯片传输出。在足够高的频率下，连接的电感可以大幅增加。根据本实施例的多重键合线结构可以通过在被连接的触点之间提供用于电流流动的另外的路径而大幅降低线键合连接的电感。
图4示出了在第一键合线244与第二键合线246之间在其端部处的连接。如图4所示，在所述键合线的第一端部处，焊球244A和246A可以合金化结合在一起，但是以如此方式，以致所述第二线的焊球246A不接触触点212A。在第二触点212B处的键合线的第二端部244B、246B处，可以在所述线之间形成电连接，而不需要在第二端部244A、244B处形成焊球。在这种情况下，触点212A、212B中的一个可以是在所述芯片的表面处暴露的芯片触点，且触点212A、212B中的另一个可以是在所述衬底的表面处暴露的衬底触点。可选地，触点212A、212B两者都可以是芯片触点，或者两个触点212A、212B都可以是衬底触点。
图5示出了这样的实施例(图4)的变型，其中在第一触点处，第一键合线344具有结合到所述第一触点的焊球端部344A。第二键合线346的线端部346A合金化结合到在第一触点212A之上的第一键合线的焊球端部344A。另外，在第二触点212B处，第二键合线346的焊球端部346B合金化结合到第一键合线344的线端部344B。
在以上描述的实施例的另一个变型中，多个键合线可以形成且与在其端部与所述触点结合的键合线结合，以在所述触点之间形成三个或更多个平行路径。在本实施例中，可以这样布置第三键合线，以致在所述第三键合线与第一键合线或第二键合线(例如，线244、246(图4)或者线344、346(图5))之间的接合部不接触所述第一键合线的端部被结合到的触点。如果需要，可以使用以这种方式合金化结合到其他键合线的更大数目的键合线，以便在一对触点之间提供用于电流流动的平行的电路径。
图6示出了以上描述的实施例的变型，其中可以看出键合线446连接，即合金化结合，到键合线444、445的端部，键合线444、445的端部连接到两个相邻的衬底触点132A和132B。另外的键合线446可以根据以上描述的实施例(图1至5)的方式形成。再次，键合线446不需要接触第一键合线444、445被合金化结合到的触点132A、132B。而是，键合线446的端部可以结合到另一键合线444的端部，另一键合线444的端部自身结合到所述触点，如例如图3、4或5所示。并且，键合线446的另一端部可以类似方式结合到键合线445的端部，键合线445的端部结合到所述触点。也如图6所示，在一个变型中，类似地结合的键合线448可以结合到键合线的端部，所述键合线的端部连接到不相邻的衬底触点132C、132D，这样键合线448跳过位于这两个触点132C、132D之间的触点132E。如图6中进一步所示，键合线450、452可以类似的方式结合到在芯片触点处的其他键合线的端部。例如，键合线450结合到其他键合线的端部，所述其他键合线的端部接着结合到触点412A和412B。
图7A至7B示出了另一个实施例，其中引线键合544设置在衬底530之上，所述引线键合从衬底530的表面延伸到芯片的触点512，所述引线键合被合金化结合到所述芯片的触点512。如图7B中提供的局部透视图所示，引线键合典型地是长且扁平的元件，具有沿着朝向其被结合到的芯片触点512的方向延伸的长度。所述引线键合可以具有沿着与其长度横切的方向延伸的宽度550、以及沿着离开所述衬底表面的方向延伸的厚度554。引线键合的长度通常大于其宽度。引线键合的宽度通常大于其厚度。如图7A所示，键合线546可以具有这样的端部，所述端部在所述芯片触点之上的位置处以及在所述衬底之上的位置处以如此方式结合到引线键合544，以致键合线546不接触所述引线键合被结合到的触点。以这样的方式，所述键合线可以为电流提供平行的路径，这可以有助于降低在所述衬底与所述芯片之间的引线键合连接的电感。
如图7C中进一步所示，代替键合线，使用其他形式的键合元件来形成触点之间的平行的电流路径是可能的。例如，键合带646可以用作结合到引线键合644的端部的另外的键合元件，引线键合644的端部结合到芯片触点612和对应的衬底触点632，这样键合带646不接触触点612、632。像引线键合一样，键合带646典型地是长且扁平的元件，其以类似方式具有沿着到芯片触点612或离开芯片触点612的方向延伸的长度和沿着与长度横向的方向延伸的宽度，以及沿着远离其被结合到的表面(即其被结合到的引线键合的表面)的方向延伸的厚度。所述键合带的宽度通常大于所述厚度。典型地可以用带状键合工具(ribbon bondingtool)以与以上描述的用于形成键合线的工艺相似的方式形成键合带。
在另一个变型中，键合带648可以合金化结合到在所述衬底表面之上的相邻引线键合650、652。在另一个变型中，键合带656可以合金化结合到相邻的引线键合658、660的端部，引线键合658、660的端部键合到(或者结合到；bonded to)所述芯片触点。
图8示出了以上描述的实施例(图1至2)的变型，其中键合线740具有环形连接，其中两根(run)相同的键合线在一对触点之间延伸且电连接到所述一对触点。在本实施例中，第一焊球端部742可以合金化结合到所述触点中的一个(例如，衬底触点732A)。键合线740具有合金化结合到芯片触点712A的中间部分744，且具有第二端部746，第二端部746以如此方式结合到键合线740的焊球端部742，以致第二端部746不接触触点732A。以这样的方式，单个键合线可以用于在相同的两个触点之间形成平行的电流路径。
在一个变型中，图8也示出了这样的实施例：其中一个键合线750的第二端部756结合到所述键合线的第一端部752被结合到的相同触点732B。然而，在这种情况下，第二端部756接触触点732B，且可以直接结合到触点732B。在未示出的其他实施例中，可以使用键合线在所述衬底的两个触点之间形成类似的环形连接，所述键合线具有结合到所述衬底触点中的一个的中间部分和结合到所述衬底触点中的另一个的端部，或者具有与结合到所述衬底触点的端部中的至少一个结合在一起的端部。在又另一个变型中，可以使用键合线在芯片的两个触点之间形成类似的环形连接，所述键合线具有结合到所述芯片触点中的一个的中间部分和结合到所述芯片触点中的另一个的端部，或者具有与结合到所述芯片触点的端部中的至少一个结合在一起的端部。
图9示出了与图8类似的变型，其中使用键合带840代替键合线，其中键合带840具有合金化结合到所述触点中的一个(例如，触点832A)的第一端部842。键合线840具有合金化结合到另一触点832B的中间部分844，且具有结合到所述键合带的第一端部842的第二端部846。所述键合带的第一端部842和第二端部846之间的接合部可以是这样的，以致第二端部846不接触所述第一端部被结合到的触点832A。可选地，在一个变型(未示出)中，第二端部842可以接触第一端部846被结合到的相同触点832A，或者直接与第一端部846被结合到的相同触点832A结合，与图8中的键合线750的布置类似。所述触点中的一个，例如，触点832A、832B中的一个，可以是衬底触点，且触点832A、832B中的另一个可以是芯片触点。可选地，触点832A、832B两者都可以是在衬底的表面处暴露的衬底触点，或者两个触点832A、832B都可以是在芯片的表面处暴露的芯片触点。
在以上描述的实施例(图1至5)的变型(图10)中，微电子组件900可以包括第一键合元件和第二键合元件944、946，第一键合元件和第二键合元件944、946中的每个是键合线，或者可选地是键合带，且第一键合元件和第二键合元件944、946中的每个具有第一端部944A、944B，第一端部944A、944B电连接到在半导体芯片110的第一面128处暴露的第一芯片触点112。衬底130与芯片110的第一面128并置，所述衬底具有暴露包括第一芯片触点112的多个芯片触点的开口920，这样第一键合元件和第二键合元件944、946延伸通过所述衬底内的所述开口。所述键合元件的第二端部944A、946B可以电连接到在衬底130的面131处暴露的各自的衬底触点。
如图10中进一步所示，所述第一键合元件可以具有合金化结合到所述第一芯片触点的第一端部944A和电连接或合金化结合到第一衬底触点932A的第二端部944B。以另一种方式阐述，所述第一键合元件的端部可以通过金属至金属的结合工艺(metal to metal joiningprocess)而结合，在所述第一键合元件的所述端部处的金属与所述第一芯片触点和第一衬底触点的金属形成接合部。另外，如图10中进一步所示，所述第二键合元件可以具有合金化结合到第一键合元件944的第一端部946A和电连接或合金化结合到第二衬底触点932B的第二端部946B。所述第二键合元件可以合金化地，即通过金属至金属的结合工艺，而结合到所述第一键合元件，在所述第一键合元件和第二键合元件的端部处的金属形成金属至金属的接合部(metal to metal joint)。在特定的实施例中，如图10中所示，第二键合元件946的端部946A与第一键合元件944的端部944A结合。在特定的实施例中，如图10所示，第二键合元件946不接触第一芯片触点112。以另一种方式阐述，所述第二键合元件被结合到的第一键合元件可以将所述第二键合元件与所述第一芯片触点的表面完全分隔开。
如图10中具体地所示，所述第二键合元件的焊球端部946A与所述第一键合元件的球端部944A结合。然而，可选地，所述第一键合元件和第二键合元件可以根据图5所示的变型结合。
如图10中进一步所示，第三导电键合元件948可以将第一衬底触点932A与第二衬底触点932B电连接。所述第三键合元件可以合金化结合到所述第一键合元件和第二键合元件中的至少一个的第二端部944B、或946B。在一个实施例中，所述第三键合元件的端部948A、948B可以合金化结合到所述第一键合元件和第二键合元件中的每个的第二端部944B、946B。在特定的实施例中，与所述第二键合元件的第一端部946A相对于第一芯片触点112的布置类似，所述第三键合元件不需要接触所述第一键合元件和第二键合元件被结合到的第一衬底触点932A或第二衬底触点932。可选地，所述第三键合元件可以如在950处示出，其中所述第三键合的端部合金化结合到第一衬底触点932A与第二衬底触点932B。
图11示出了以上参考图10描述的实施例的变型，其中芯片1110具有第一面128，触点1112在第一面128处暴露，所述芯片具有远离所述第一面的第二面129以及在第一面128与第二面129之间延伸的周围边缘1114。如图11所示，所述第二面与衬底1130并置。同在以上描述的实施例(图10)中的一样，第一键合元件和第二键合元件1144、1146可以具有结合到彼此的端部，但是，所述第二键合元件不需要接触所述第一键合元件被合金化结合到的第一芯片触点1112。第一键合元件和第二键合元件1144、1146可以延伸超过芯片1110的周围边缘1114。所述第一键合元件和第二键合元件合金化结合到在所述衬底的表面1131处暴露的各自的第一衬底触点和第二衬底触点1132A、1132B。
图11示出了第三键合元件1150可以将第一衬底触点和第二衬底触点1132A、1132B电连接。在所述第三键合元件与所述第一衬底触点和第二衬底触点之间的连接可以是如以上关于图10描述的。
图12A示出了以上关于图1至5描述的实施例的变型的微电子组件。在该变型中，第一键合元件和第二键合元件1244、1246具有合金化结合在一起的第一端部1144A、1144B，如以上所描述的(图1至5)，其中第一键合元件1244结合到在半导体芯片(未示出)的面处暴露的芯片触点112。如图12A的具体视图所示，所述键合元件可以是键合线，且每个第一端部1244A、1246A可以包括焊球。第二键合元件1246(例如，其端部1246A)不接触第一芯片触点112。如图12中进一步所示，所述第一键合元件和第二键合元件中的每个的第二端部1244B、1246B合金化结合到在衬底(未示出)的表面处暴露的衬底触点132。
在图12A所示的实施例中，键合元件1244、1246中的每个可以是键合线，且每个第一端部1244A、1246A可以是线端部，所述线端部远离所述键合线的焊球端部，即包括焊球的端部。在这样的变型中，所述第一端部可以与图4所示的键合线的线端部244B、246B类似。在特定的变型中，每个键合线的第二端部1244B、1246B包括焊球，每个第二端部1244B、1246B结合到衬底触点132。
在图12A所示的实施例的又另一个变型中，所述键合元件中的每个可以是键合线，且所述键合线的第一端部1244A、1246A可以与端部，即图5所示的第一键合线和第二键合线的焊球端部344A和线端部346A，以类似的方式合金化结合在一起。具体地，一个键合线的第一端部1244A可以包括焊球，且合金化结合到其的第二键合线的第一端部1246A可以包括远离所述第二键合线的焊球端部的线端部。所述键合线的第二端部中的每个结合到所述衬底触点，如图12A所示。
如图12B所示，在以上实施例(图12A)的一个变型中，键合元件1254和1256的端部1254A、1254B可以合金化结合到彼此，且还结合到触点112。在如图12B所示的具体实施例中，每个键合元件可以是键合线，且所述键合线的焊球端部1254A、1256A可以合金化结合到芯片触点1212，且合金化结合到彼此。与以上关于图12A讨论的变型类似，在图12B所示的进一步变型中，所述键合线的第一端部1254A、1256A可以是线端部，或者第一键合线的端部可以是球端部且第二键合线的端部可以是线端部，所述第一端部合金化结合到彼此且至芯片触点1212。
尽管在此处已经参考特定的实施例描述了本发明，需要理解的是，这些实施例仅仅用于说明本发明的原则和应用。因此，需要理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以对说明性的实施例进行多种修改，且可以设计其他布置。

Claims (43)

1.一种微电子组件，包括：
半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点；
衬底，所述衬底与所述第一面或第二面中的一个并置，所述衬底具有在所述衬底的面处暴露的多个衬底触点；和
第一导电键合线和第二导电键合线，所述第一键合线和第二键合线将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的对应的第一衬底触点电连接且在所述第一芯片触点与所述第一衬底触点之间提供平行的导电路径，所述第一键合线具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部，其中所述第一键合线的所述第一端部和第二端部中的一个包括焊球，且所述第二键合线的所述第一端部和第二端部中的一个包括焊球，所述第二键合线的所述焊球直接合金化结合到所述第一键合线的所述焊球，其中所述第二键合线不接触所述第一芯片触点或所述第一衬底触点。
2.一种微电子组件，包括：
半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点；
衬底，所述衬底与所述第一面或第二面中的一个并置，所述衬底具有在所述衬底的面处暴露的多个衬底触点；和
第一导电键合线和第二导电键合线，所述第一键合线和第二键合线将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的对应的第一衬底触点电连接且在所述第一芯片触点与所述第一衬底触点之间提供平行的导电路径，所述第一键合线具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部，其中所述第一键合线的所述第一端部和第二端部中的一个包括焊球，且所述第二键合线的所述第一端部和第二端部中的一个包括焊球，所述第二键合线的所述焊球直接合金化结合到所述第一键合线的所述第一端部和第二端部中的一个，与所述第二键合线的所述焊球远离的、所述第二键合线的端部合金化结合到所述第一键合线的所述焊球，且其中所述第二键合线不接触所述第一芯片触点或所述第一衬底触点。
3.一种微电子组件，包括：
半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点；
衬底，所述衬底与所述第一面或第二面中的一个并置，所述衬底上具有多个衬底触点；
第一导电键合元件，所述第一导电键合元件连接第一对衬底触点和芯片触点，所述第一键合元件是引线键合或键合线中的一种；
第二导电键合元件，所述第二导电键合元件连接第二对衬底触点和芯片触点，所述第二导电键合元件是引线键合或键合线中的一种；和
第三导电键合元件，所述第三导电键合元件结合到所述第一键合元件和第二键合元件的端部，其中所述第三键合元件不接触所述第一对或第二对的芯片触点或衬底触点，其中所述第三键合元件是带状键合或键合线中的一种。
4.根据权利要求3所述的微电子组件，其中所述第三键合元件与所述第一键合元件和第二键合元件的接合部与所述第一对和所述第二对的所述芯片触点相邻。
5.根据权利要求3所述的微电子组件，其中所述第三键合元件与所述第一键合元件和所述第二键合元件的接合部与所述第一对和所述第二对的所述衬底触点相邻。
6.根据权利要求3所述的微电子组件，其中所述第一键合元件、第二键合元件和第三键合元件中的每个为键合线。
7.根据权利要求3所述的微电子组件，其中所述第一键合元件和第二键合元件是引线键合，且所述第三键合元件是键合线。
8.一种微电子组件，包括：
半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点；
衬底，所述衬底与所述第一面或第二面中的一个并置，所述衬底具有在其上的多个端子以及与所述端子电连接且远离所述端子延伸的多个引线，所述多个引线中的第一引线具有键合到所述多个芯片触点的第一芯片触点的端部；和
键合线，所述键合线具有合金化结合到所述第一引线的所述端部的第一端部，所述键合线不接触所述第一芯片触点，所述键合线具有在与所述第一芯片触点间隔开的位置合金化结合到所述第一引线的第二端部。
9.根据权利要求8所述的微电子组件，其中所述键合线的所述第二端部在所述第一引线覆盖所述衬底的位置结合到所述第一引线。
10.一种微电子组件，包括：
半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点；
衬底，所述衬底与所述第一面或第二面中的一个并置，所述衬底具有在其上的多个衬底触点；和
多个导电键合元件，所述多个导电键合元件包括第一键合元件，所述第一键合元件是电连接一对触点的键合带或键合线，所述一对触点包括所述多个芯片触点中的芯片触点和所述多个衬底触点的对应的衬底触点，所述第一键合元件具有电连接到所述一对触点的第一触点的第一端部和第二端部，且在所述第一端部与第二端部之间的中间部分与所述一对触点的第二触点结合，这样所述第一键合元件以从所述第一触点处的所述第一端部、通过结合到所述第二触点的所述中间部分且回到连接到所述第一触点的所述第二端部的连续的环延伸。
11.根据权利要求10所述的微电子组件，其中所述第二端部结合到所述第一端部，且不接触所述第一触点。
12.根据权利要求10所述的微电子组件，其中所述第一端部和第二端部中的每个直接结合到所述第一触点。
13.根据权利要求11所述的微电子组件，其中至少一个键合元件是键合线。
14.根据权利要求11所述的微电子组件，其中至少一个键合元件是键合带。
15.一种微电子组件，包括：
半导体芯片，所述半导体芯片具有第一面、第二面、以及在所述第一面处暴露的多个芯片触点；
衬底，所述衬底与所述第一面或第二面中的一个并置，所述衬底具有在所述衬底的面处暴露的多个衬底触点；和
第一导电键合元件和第二导电键合元件，所述第一键合元件和第二键合元件的每个为键合带或键合线中的一种，所述第一键合元件和第二键合元件将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的对应的第一衬底触点电连接且在所述第一芯片触点与所述第一衬底触点之间提供平行的导电路径，所述第一键合元件具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部，所述第二键合元件合金化结合到所述第一键合元件的所述第一端部和第二端部。
16.一种微电子组件，包括：
半导体芯片，所述半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点；
衬底，所述衬底与所述第一面或第二面中的一个并置，所述衬底具有多个衬底触点；和
第一导电键合元件和第二导电键合元件，所述第一键合元件和第二键合元件的每个为键合带或键合线中的一种，所述第一键合元件将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的第一衬底触点电连接，所述第二键合元件将所述第一芯片触点与所述多个衬底触点中的第二衬底触点电连接，其中所述第一键合元件具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部，且所述第二键合元件的第一端部合金化结合到所述第一键合元件的所述第一端部，这样所述第二键合元件不接触所述第一芯片触点。
17.根据权利要求16所述的微电子组件，其中所述第一键合元件和第二键合元件的每个为键合线。
18.根据权利要求17所述的微电子组件，其中所述第一键合线的所述第一端部和第二端部中的一个包括焊球，且所述第二键合线包括焊球，其中所述第二键合线的所述焊球合金化结合到所述第一键合线的所述焊球。
19.根据权利要求17所述的微电子组件，其中所述第一键合线的所述第一端部和第二端部中的一个包括焊球，所述第二键合线具有包括焊球的第一端部和远离所述第一端部的第二端部，所述第二键合线的所述第二端部合金化结合到所述第一键合线的所述焊球。
20.根据权利要求16所述的微电子组件，其中所述第一键合元件或第二键合元件的至少一个为键合带。
21.根据权利要求16所述的微电子组件，进一步包括第三导电键合元件，所述第三导电键合元件将所述第一衬底触点与所述第二衬底触点电连接。
22.根据权利要求21所述的微电子组件，其中所述第三键合元件合金化结合到所述第一键合元件和第二键合元件中的至少一个的第二端部。
23.根据权利要求22所述的微电子组件，其中所述第三键合元件合金化结合到所述第一键合元件和第二键合元件中的每个的第二端部。
24.根据权利要求23所述的微电子组件，其中所述第三键合元件不接触所述第一键合元件和第二键合元件被结合到的第一衬底触点或第二衬底触点中的任何一个。
25.根据权利要求21所述的微电子组件，其中所述第三键合元件合金化结合到所述第一衬底触点和第二衬底触点。
26.根据权利要求16所述的微电子组件，其中所述衬底覆盖所述芯片的所述第一面且具有暴露所述多个芯片触点的开口，其中所述第一键合元件和第二键合元件延伸通过所述衬底内的所述开口。
27.根据权利要求16所述的微电子组件，其中所述芯片的所述第二面覆盖所述衬底，其中所述第一键合元件和第二键合元件延伸超过所述芯片的至少一个边缘。
28.一种微电子组件，包括：
半导体芯片，所述半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点；
衬底，所述衬底与所述第一面或第二面中的一个并置，所述衬底具有多个衬底触点；和
第一导电键合线和第二导电键合线，所述第一键合线和第二键合线将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的第一衬底触点电连接，所述第二键合线将所述第一芯片触点与所述多个衬底触点中的第二衬底触点电连接，其中所述第一键合线具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部，且所述第二键合线的第一端部合金化结合到所述第一键合线的所述第一端部。
29.根据权利要求28所述的微电子组件，其中所述第二键合线具有合金化结合到所述第一芯片触点的第一端部。
30.根据权利要求28所述的微电子组件，进一步包括第三导电键合元件，所述第三导电键合元件将所述第一衬底触点与所述第二衬底触点电连接。
31.根据权利要求30所述的微电子组件，其中所述第三键合元件合金化结合到所述第一键合线和第二键合线中的至少一个的第二端部。
32.根据权利要求31所述的微电子组件，其中所述第三键合元件合金化结合到所述第一键合线和第二键合线中的每个的所述第二端部。
33.根据权利要求30所述的微电子组件，其中所述第三键合元件合金化结合到所述第一衬底触点和第二衬底触点。
34.根据权利要求31所述的微电子组件，其中所述衬底覆盖所述芯片的所述第一面且具有暴露所述多个芯片触点的开口，其中所述第一键合线和第二键合线延伸通过所述衬底内的所述开口。
35.根据权利要求31所述的微电子组件，其中所述芯片的所述第二面覆盖所述衬底，其中所述第一键合线和第二键合线延伸超过所述芯片的至少一个边缘。
36.根据权利要求28所述的微电子组件，其中所述第一键合线的所述第一端部和第二端部中的一个包括焊球，且所述第二键合线的所述第一端部包括焊球，所述第二键合线的焊球直接合金化结合到所述第一键合线的所述第一端部。
37.根据权利要求30所述的微电子组件，其中所述第三键合元件是键合线。
38.一种微电子组件，包括：
半导体芯片，所述半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点；
衬底，所述衬底与所述第一面或第二面中的一个并置，所述衬底具有多个衬底触点；和
第一导电键合元件和第二导电键合元件，所述第一导电键合元件和第二导电键合元件中的每个为键合带，所述第一键合元件和第二键合元件将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的第一衬底触点电连接，所述第二键合元件将所述第一芯片触点与所述多个衬底触点中的第二衬底触点电连接，其中所述第一键合元件具有合金化结合到所述第一芯片触点的第一端部和合金化结合到所述第一衬底触点的第二端部，且所述第二键合元件的第一端部合金化结合到所述第一键合元件的所述第一端部；和
第三导电键合元件，所述第三导电键合元件将所述第一衬底触点与所述第二衬底触点电连接。
39.一种微电子组件，包括：
半导体芯片，所述半导体芯片具有第一面、远离所述第一面的第二面、以及在所述第一面处暴露的多个芯片触点；
衬底，所述衬底与所述第一面或第二面中的一个并置，所述衬底具有多个衬底触点；和
第一导电键合线和第二导电键合线，所述第一键合线和第二键合线将所述多个芯片触点中的第一芯片触点与所述多个衬底触点中的第一衬底触点电连接，所述第一键合线具有合金化结合到所述第一芯片触点的第一端部和电连接到所述第一衬底触点的第二端部，且所述第二键合线具有合金化结合到所述第一键合线的第一端部，所述第二键合线的所述第一端部不接触所述第一芯片触点，其中所述第一键合线和第二键合线中的每个具有基本相同的金属成分。
40.根据权利要求39所述的微电子组件，其中所述第一键合线的所述第二端部合金化结合到所述第一衬底触点。
41.根据权利要求40所述的微电子组件，其中所述第二键合线的所述第二端部合金化结合到所述第一衬底触点。
42.根据权利要求39所述的微电子组件，其中所述第一键合线的所述第一端部和第二端部中的一个包括焊球，且所述第二键合线的所述第一端部包括焊球，所述第二键合线的所述焊球直接合金化结合到所述第一键合线的所述第一端部。
43.根据权利要求39所述的微电子组件，其中所述第一键合线和第二键合线中的每个基本上由金组成。
CN2010800626725A 2009-12-22 2010-12-20 具有降低电感的结合键合元件的微电子组件 Pending CN102804372A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US12/644,476 US20110147928A1 (en) 2009-12-22 2009-12-22 Microelectronic assembly with bond elements having lowered inductance
US12/644,476 2009-12-22
US32240410P 2010-04-09 2010-04-09
US61/322,404 2010-04-09
KR1020100040446A KR101003393B1 (ko) 2010-04-30 2010-04-30 인덕턴스를 감소시키는 접합 구성을 갖는 마이크로전자 어셈블리
KR10-2010-0040446 2010-04-30
US12/793,824 2010-06-04
US12/793,824 US8008785B2 (en) 2009-12-22 2010-06-04 Microelectronic assembly with joined bond elements having lowered inductance
PCT/US2010/003213 WO2011087485A2 (en) 2009-12-22 2010-12-20 Microelectronic assembly with joined bond elements having lowered inductance

Publications (1)

Publication Number Publication Date
CN102804372A true CN102804372A (zh) 2012-11-28

Family

ID=44149924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800626725A Pending CN102804372A (zh) 2009-12-22 2010-12-20 具有降低电感的结合键合元件的微电子组件

Country Status (6)

Country Link
US (4) US8008785B2 (zh)
EP (1) EP2517240A2 (zh)
JP (1) JP2013515371A (zh)
CN (1) CN102804372A (zh)
TW (2) TWI451537B (zh)
WO (1) WO2011087485A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500736A (zh) * 2013-08-22 2014-01-08 上海宏力半导体制造有限公司 芯片封装结构和芯片封装方法
WO2021232624A1 (zh) * 2020-05-21 2021-11-25 青岛海信宽带多媒体技术有限公司 一种光模块

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5692081B2 (ja) * 2009-10-09 2015-04-01 日亜化学工業株式会社 半導体装置及びその製造方法
US8008785B2 (en) 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
US8536716B1 (en) * 2009-12-31 2013-09-17 Micron Technology, Inc. Supply voltage or ground connections for integrated circuit device
EP2688101A1 (en) * 2012-07-20 2014-01-22 ABB Technology AG Method for electrically connecting vertically positioned substrates
US9123600B2 (en) 2013-02-27 2015-09-01 Invensas Corporation Microelectronic package with consolidated chip structures
JP2014170801A (ja) * 2013-03-01 2014-09-18 Sumitomo Electric Ind Ltd 半導体装置
TWI532215B (zh) * 2013-12-26 2016-05-01 隆達電子股份有限公司 發光二極體元件
TWI576199B (zh) 2014-11-12 2017-04-01 財團法人工業技術研究院 背隙自動偵測系統及方法
WO2018004695A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Electronic device packages and methods for maximizing electrical current to dies and minimizing bond finger size
EP3343600A1 (de) 2016-12-28 2018-07-04 Siemens Aktiengesellschaft Halbleitermodul mit einem ersten und einem zweiten verbindungselement zum verbinden eines halbleiterchips sowie herstellungsverfahren
US11270963B2 (en) 2020-01-14 2022-03-08 Sandisk Technologies Llc Bonding pads including interfacial electromigration barrier layers and methods of making the same
US11876067B2 (en) 2021-10-18 2024-01-16 Nanya Technology Corporation Semiconductor package and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
US20060180916A1 (en) * 2003-07-30 2006-08-17 Koninklijke Philips Electronics N.V. Ground arch for wirebond ball grid arrays
CN101281876A (zh) * 2007-04-04 2008-10-08 松下电器产业株式会社 半导体器件的制造方法以及半导体器件

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114138A (ja) * 1986-10-31 1988-05-19 Hitachi Ltd ワイヤ積層ボンデイング方法
JPH0666352B2 (ja) 1989-02-16 1994-08-24 三洋電機株式会社 高周波半導体装置
US5412247A (en) * 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
JPH03215137A (ja) 1990-01-19 1991-09-20 Meidensha Corp 試験用負荷設備
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US6169331B1 (en) * 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
JP3378809B2 (ja) 1998-09-30 2003-02-17 三洋電機株式会社 半導体装置
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
KR100319609B1 (ko) * 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6457235B1 (en) * 2000-06-09 2002-10-01 Advanced Semiconductor Engineering, Inc. Method of wire-bonding circuit chip to bonding pad
JP4439090B2 (ja) * 2000-07-26 2010-03-24 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
KR100388295B1 (ko) 2000-10-26 2003-06-19 앰코 테크놀로지 코리아 주식회사 와이어 본딩 구조 및 그 방법
TW465064B (en) * 2000-12-22 2001-11-21 Advanced Semiconductor Eng Bonding process and the structure thereof
US20040119172A1 (en) * 2002-12-18 2004-06-24 Downey Susan H. Packaged IC using insulated wire
KR100526847B1 (ko) 2003-11-19 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체 장치의 이중 와이어 본딩 구조
US7086148B2 (en) 2004-02-25 2006-08-08 Agere Systems Inc. Methods and apparatus for wire bonding with wire length adjustment in an integrated circuit
JP2005251957A (ja) 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置
JP2005268497A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
US7078808B2 (en) * 2004-05-20 2006-07-18 Texas Instruments Incorporated Double density method for wirebond interconnect
TWI245387B (en) * 2004-08-24 2005-12-11 Chipmos Technologies Inc Thermal enhanced BGA package
DE102005006333B4 (de) * 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
JP2006261173A (ja) 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2007150144A (ja) * 2005-11-30 2007-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4216295B2 (ja) * 2006-05-01 2009-01-28 シャープ株式会社 バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
DE102006025867A1 (de) 2006-06-02 2007-12-06 Robert Bosch Gmbh Bondverbindung sowie Verfahren zum Bonden zweier Kontaktflächen
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
US7777353B2 (en) * 2006-08-15 2010-08-17 Yamaha Corporation Semiconductor device and wire bonding method therefor
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法
US20080246129A1 (en) * 2007-04-04 2008-10-09 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
JP5084015B2 (ja) 2007-05-15 2012-11-28 シチズン電子株式会社 発光ダイオードの製造方法
JP5018420B2 (ja) * 2007-11-19 2012-09-05 株式会社デンソー ワイヤボンディング方法およびワイヤボンディング構造体
TWI466247B (zh) * 2009-01-05 2014-12-21 Nanya Technology Corp 三維封裝結構
US8008785B2 (en) * 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
US20110147928A1 (en) 2009-12-22 2011-06-23 Tessera Research Llc Microelectronic assembly with bond elements having lowered inductance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
US20060180916A1 (en) * 2003-07-30 2006-08-17 Koninklijke Philips Electronics N.V. Ground arch for wirebond ball grid arrays
CN101281876A (zh) * 2007-04-04 2008-10-08 松下电器产业株式会社 半导体器件的制造方法以及半导体器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500736A (zh) * 2013-08-22 2014-01-08 上海宏力半导体制造有限公司 芯片封装结构和芯片封装方法
CN103500736B (zh) * 2013-08-22 2017-04-26 上海华虹宏力半导体制造有限公司 芯片封装结构和芯片封装方法
WO2021232624A1 (zh) * 2020-05-21 2021-11-25 青岛海信宽带多媒体技术有限公司 一种光模块
CN113703099A (zh) * 2020-05-21 2021-11-26 青岛海信宽带多媒体技术有限公司 一种光模块
US12085753B2 (en) 2020-05-21 2024-09-10 Hisense Broadband Multimedia Technologies Co., Ltd. Optical module

Also Published As

Publication number Publication date
US8008785B2 (en) 2011-08-30
US8816514B2 (en) 2014-08-26
WO2011087485A2 (en) 2011-07-21
US8410618B2 (en) 2013-04-02
US20110285020A1 (en) 2011-11-24
WO2011087485A3 (en) 2012-01-26
TWI451537B (zh) 2014-09-01
TW201140765A (en) 2011-11-16
TW201448132A (zh) 2014-12-16
US20110147953A1 (en) 2011-06-23
US20130292834A1 (en) 2013-11-07
US20140124565A1 (en) 2014-05-08
EP2517240A2 (en) 2012-10-31
JP2013515371A (ja) 2013-05-02

Similar Documents

Publication Publication Date Title
CN102804372A (zh) 具有降低电感的结合键合元件的微电子组件
US11700692B2 (en) Stackable via package and method
CN100438016C (zh) 采用接地拱顶进行引线接合焊球阵列的方法
US7731504B2 (en) Printed board with component mounting pin
CN102428557B (zh) 其中通过使用连接到参考电势的额外接合线对接合线进行阻抗控制的微电子组件
WO2007051142A2 (en) Metal cuboid semiconductor device and method
EP0883174A2 (en) Semiconductor device and semiconductor device module
CN100508111C (zh) 封装装置及其形成方法
US20060049505A1 (en) High density interconnect power and ground strap and method therefor
US8222725B2 (en) Metal can impedance control structure
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
JP2006510201A (ja) 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法
US7223924B2 (en) Via placement for layer transitions in flexible circuits with high density ball grid arrays
KR101003393B1 (ko) 인덕턴스를 감소시키는 접합 구성을 갖는 마이크로전자 어셈블리
CN101958292B (zh) 印刷电路板、封装件及其制造方法
JP3998562B2 (ja) 半導体装置
KR101480554B1 (ko) 인쇄회로기판 조립체
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JP2007235149A (ja) 半導体装置および電子装置
CN114864534A (zh) 一种半导体芯片封装组件
JP2001319943A (ja) 半導体装置
JP2010161416A (ja) 電子装置
JP2000223618A (ja) 半導体装置
JPH05283471A (ja) 半導体装置及びその半導体装置の構成材の一部をなす基材

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20160217

C20 Patent right or utility model deemed to be abandoned or is abandoned