JP2005019429A - 半導体チップの接続方法、半導体チップ - Google Patents

半導体チップの接続方法、半導体チップ Download PDF

Info

Publication number
JP2005019429A
JP2005019429A JP2003177838A JP2003177838A JP2005019429A JP 2005019429 A JP2005019429 A JP 2005019429A JP 2003177838 A JP2003177838 A JP 2003177838A JP 2003177838 A JP2003177838 A JP 2003177838A JP 2005019429 A JP2005019429 A JP 2005019429A
Authority
JP
Japan
Prior art keywords
tip
electrode
base
semiconductor chip
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003177838A
Other languages
English (en)
Inventor
Yasuo Yamazaki
康男 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003177838A priority Critical patent/JP2005019429A/ja
Publication of JP2005019429A publication Critical patent/JP2005019429A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】バンプを用いた接続方法において、隣り合うボンディングパッドの間隔が狭い場合でも、潰されたバンプが隣のバンプと接触し難くするとともに、従来よりも低温低圧力の圧着で確実な電気的接続が得られるようにする。
【解決手段】バンプを基部21と先端部22とで構成する。基部21は、ボンディングパッド1側の部分であり、直方体に形成されている。先端部22は、基部21より先端側の部分であり、基部21をなす正方形の対向する二辺側から立ち上がる一対の板状体22a,22bからなる。両板状体22a,22bは、基部21側から先端に向けて徐々に近づくように斜めに形成されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップと基板を突起状電極により接続する半導体チップの接続方法に関する。
【0002】
【従来の技術】
半導体チップを基板上に取り付けて電気的に接続する方法として、従来より「バンプ」と称される突起状電極を用いた方法が行われている。この方法では、半導体チップ上に複数の電極(ボンディングパッド)を形成するとともに、これに対応する複数の電極を基板側(基板またはリード等)に形成する。そして、いずれかの電極上にバンプを形成した後、両電極間の位置を合わせてバンプを熱圧着する。これにより、両電極間がバンプにより接着固定されて、電気的に接続される。
【0003】
通常、突起状電極は、直方体、直方体の角部が面取りされたような形状、あるいは球形等に形状されている。これに対して、下記の特許文献1および2には、上面(突出端側の面)に凹部を有する形状の突起状電極が記載されている。ここで、特許文献1に記載された突起状電極の凹部は、リード(基板側の電極)がこの凹部に食い込むことを期待して設けたものである。特許文献2に記載された突起状電極の凹部は、リードをこの凹部に入れて位置決めを容易にするために設けたものである。
【0004】
【特許文献1】
特開平2−159033号公報
【特許文献2】
特開平3−224235号公報
【0005】
【発明が解決しようとする課題】
近年の半導体素子の小型・高集積化に伴って、半導体チップ上に多数のボンディングパッドを高密度で形成することが要求されている。この要求に応えるために、隣り合うボンディングパッドの間隔を狭くすると、バンプを用いた接続方法の場合には、熱圧着で潰されたバンプが隣のバンプと接触し易くなる。
【0006】
また、バンプを用いた接続方法では、熱圧着時の温度が300℃程度と高温であり、加える圧力も1000〜3000Paと大きいため、半導体チップに形成されている素子に損傷が生じる可能性も否定できない。逆に、高温高加圧で熱圧着を行わないと電気的接続が不十分になる恐れがある。
本発明は、このような従来技術の問題点に着目してなされたものであり、バンプを用いた接続方法において、隣り合うボンディングパッドの間隔が狭くなっても、熱圧着で潰されたバンプが隣のバンプと接触し難く、しかも従来の熱圧着法よりも低い温度且つ低い圧力で確実な電気的接続が得られる方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体チップおよび基板のいずれか一方の電極上に突起状電極を形成し、この突起状電極を他方の電極と接触させて所定温度で圧着することにより、両電極間を突起状電極により接続する半導体チップの接続方法において、前記突起状電極を、前記一方の電極側の部分である基部と、この基部より先端側の先端部とで構成し、前記先端部は、基部から立ち上がる板状体からなり、先端側の厚さが基部側より薄く形成されていることを特徴とする半導体チップの接続方法を提供する。
【0008】
本発明の方法において、前記突起状電極の前記先端部は、基部の周縁部の対向する位置から立ち上がり、基部側から先端に向けて厚さが徐々に薄くなる一対の板状体からなり、両板状体は、基部側から先端に向けて互いに近づくように斜めに、且つ、先端が接触しないように形成されていることが好ましい。
本発明の方法によれば、このような特殊な形状の突起状電極が形成されているため、前記圧着時に、前記先端部をなす板状体が容易に潰れ、外側に広がり難い。特に、前記突起状電極が上述の好ましい形状である場合には、前記圧着時に、前記先端部をなす両板状体が、互いに内側に丸まりながら容易に潰れ、外側には広がり難い。
【0009】
したがって、本発明の方法によれば、隣り合うボンディングパッドの間隔が狭くなっても、潰された突起状電極が隣の突起状電極と接触し難く、しかも従来の熱圧着法よりも低い温度且つ低い圧力で、確実な電気的接続が得られるようになる。
本発明はまた、本発明の接続方法に使用する半導体チップとして、基板との電気的接続をとるための電極上に、この電極側の部分である基部と、この基部より先端側の先端部と、からなる突起状電極が形成され、前記先端部は、基部から立ち上がる板状体からなり、先端側の厚さが基部側より薄く形成されていることを特徴とする半導体チップを提供する。
【0010】
本発明はまた、本発明の接続方法に使用する半導体チップとして、基板との電気的接続をとるための電極上に、この電極側の部分である基部と、この基部より先端側の先端部と、からなる突起状電極が形成され、前記先端部は、基部の周縁部の対向する位置から立ち上がり、基部側から先端に向けて厚さが徐々に薄くなる一対の板状体からなり、両板状体は、基部側から先端に向けて互いに近づくように斜めに、且つ、先端が接触しないように形成されていることを特徴とする半導体チップを提供する。
【0011】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
図1乃至3を用いて、本発明の一例(一実施形態)に相当する半導体チップの接続方法について説明する。
図1は、この接続方法で形成したバンプ(突起状電極)を示す斜視図である。図2は、このバンプの形成方法を示す断面図である。図3は、熱圧着時のバンプの潰れ方を示す正面図である。
【0012】
図1に示すように、この実施形態では、半導体チップのボンディングパッド(一方の電極)1上に、基部21と先端部22とで構成されたバンプ(突起状電極)2が形成されている。基部21は、ボンディングパッド1側の部分であり、平面視がボンディングパッド1と同じ正方形である、所定高さの直方体に形成されている。
【0013】
先端部22は、基部21より先端側の部分であり、基部21をなす正方形の対向する二辺側(周縁部の対向する位置)から立ち上がる一対の板状体22a,22bで構成されている。両板状体22a,22bは、基本的には、基部21側から先端に向けて徐々に近づくように斜めに形成されているが、途中で僅かに外側に膨らんだ丸みを帯びた形状となっている。
【0014】
両板状体22a,22bの間隔に関しては、基部21との境界での間隔K1より少し離れた位置での間隔K2の方がわずかに大きく、さらに先端側に行くにつれて徐々に小さくなり、最先端での間隔K3が最も小さい。最先端での間隔K3は間隔K1の2/3程度である。
両板状体22a,22bの厚さは、基部21側から先端に向けて徐々に薄くなっている。両板状体22a,22bの最も基部21側の厚さT1は、基部21の幅W1の1/6程度である。最も先端側の厚さT2は、最も基部21側の厚さT1の3/8程度である。なお、両板状体22a,22bの最も基部21側の厚さT1は、基部21の幅W1の1/4以下であることが好ましい。
【0015】
このバンプ2は例えば以下の方法で形成することができる。この方法では、バンプ2の先端部22を突出方向で4層に分け、基部21の形成後に、先端部22の各層部分を基部21側から順に形成している。ここでは、先端部22の各層部分を、基部21側から、第1部分、第2部分、第3部分、第4部分と称する。
先ず、図2(a)に示すように、半導体チップ10のボンディングパッド1が形成されている面にフォトレジストを塗布して、露光および現像を行うことにより、ボンディングパッド1上に開口31aを形成して、ボンディングパッド1を露出させる。すなわち、半導体チップ10上に、バンプ2の基部21形成用のレジストパターン31を形成する。
【0016】
次に、電解金メッキ法により、このレジストパターン31の開口部31a内に金4を析出させる。これにより、バンプ2の基部21が金で形成される。図2(b)はこの状態を示す。
次に、図2(c)に示すように、この状態の半導体チップ10上に、バンプ2の先端部22の第1部分を形成するためのレジストパターン32を形成する。すなわち、図2(b)の状態の半導体チップ10の上にフォトレジストを塗布して露光および現像を行うことにより、バンプ2の先端部22の第1部分に対応する形状の開口部32a,32bを、基部21を構成する金4の周縁部の所定位置に形成する。
【0017】
次に、電解金メッキ法により、このレジストパターン32の開口部32a,32b内に金51a,51bを析出させる。図2(d)はこの状態を示す。
次に、バンプ2の先端部22の第2部分、第3部分、および第4部分について同様の工程を行うことにより、これらの部分を順に形成していく。すなわち、第2部分用のレジストパターン33を形成してその開口部に金52a,52bを析出させた後に、第3部分用のレジストパターン34を形成してその開口部に金53a,53bを析出させた後に、第4部分用のレジストパターン35を形成してその開口部に金54a,54bを析出させる。図2(e)はこの状態を示す。
【0018】
次に、アッシングを行ってレジストパターン31〜35を除去する。これにより、図1に示す形状の金製のバンプ2が半導体チップ10のボンディングパッド1上に形成される。
なお、各レジストパターン31〜35の開口部は、レジスト膜面に対して垂直でなく、丸みを帯びたテーパ状に形成する必要があるが、露光時の焦点をレジスト膜の下面側に合わせることにより、このような開口部を形成することが可能である。
【0019】
このようにしてバンプ2が形成された半導体チップ10を、加熱炉内にて、図3(a)に示すように、支持台に支持された基板6の上方に、ボンディングパッド1と基板6側の電極(他方の電極)7とを合わせて配置し、半導体チップ10の上方から荷重Pをかけることにより、バンプ2を熱圧着する。
この時、バンプ2は、図3(b)に示すように、先端部22をなす両板状体22a,22bが先端側から互いに内側に丸まりながら容易に潰れ、外側には広がらない。これにより、隣り合うボンディングパッド1の間隔が狭い場合でも、潰されたバンプ2が隣のバンプと接触することが防止される。なお、バンプ2の先端部22は、圧着時の摩擦により表面が削られて新生面を出しながら潰れて、基板6側の電極7と接合される。
【0020】
また、この実施形態では前記形状のバンプ2を金で形成していることから、他の金属で形成した場合よりも低温低圧力の条件で、バンプ2が潰れやすい。例えば、圧着時の温度が150℃、圧力が500Paであっても、確実な電気的接続が得られる。
したがって、この実施形態の方法によれば、従来の熱圧着法よりも低い温度且つ低い圧力で確実な電気的接続が得られるため、確実な電気的接続を得ながら、半導体チップに形成されている素子に損傷が生じることを防止できる。
【0021】
なお、この実施形態では、バンプ2の先端部22をなす両板状体22a,22bを、途中で僅かに外側に膨らんだ丸みを帯びた形状としているが、これに限定されず、基部21側から先端に向けて徐々に近づくように斜めに、且つ直線状に形成されていてもよい。
【図面の簡単な説明】
【図1】実施形態で形成したバンプを示す斜視図である。
【図2】図1のバンプの形成方法を示す断面図である。
【図3】熱圧着時のバンプの潰れ方を示す正面図である。
【符号の説明】
1…ボンディングパッド(一方の電極)、10…半導体チップ、2…バンプ(突起状電極)、21…基部、22…先端部、22a,22b…板状体、31a…開口、31…基部形成用のレジストパターン、32〜35…先端部の第1〜第4部分を形成するためのレジストパターン、32a,32b…先端部の第1部分に対応する形状の開口部、4,51a〜54a,51b〜54b…メッキにより析出させた金、6…基板、7…基板側の電極(他方の電極)

Claims (4)

  1. 半導体チップおよび基板のいずれか一方の電極上に突起状電極を形成し、この突起状電極を他方の電極と接触させて所定温度で圧着することにより、両電極間を突起状電極により接続する半導体チップの接続方法において、
    前記突起状電極を、前記一方の電極側の部分である基部と、この基部より先端側の先端部とで構成し、
    前記先端部は、基部から立ち上がる板状体からなり、先端側の厚さが基部側より薄く形成されていることを特徴とする半導体チップの接続方法。
  2. 半導体チップおよび基板のいずれか一方の電極上に突起状電極を形成し、この突起状電極を他方の電極と接触させて所定温度で圧着することにより、両電極間を突起状電極により接続する半導体チップの接続方法において、
    前記突起状電極を、前記一方の電極側の部分である基部と、この基部より先端側の先端部とで構成し、
    前記先端部は、基部の周縁部の対向する位置から立ち上がり、基部側から先端に向けて厚さが徐々に薄くなる一対の板状体からなり、両板状体は、基部側から先端に向けて互いに近づくように斜めに、且つ、先端が接触しないように形成されていることを特徴とする半導体チップの接続方法。
  3. 基板との電気的接続をとるための電極上に、この電極側の部分である基部と、この基部より先端側の先端部と、からなる突起状電極が形成され、
    前記先端部は、基部から立ち上がる板状体からなり、先端側の厚さが基部側より薄く形成されていることを特徴とする半導体チップの接続方法。
  4. 基板との電気的接続をとるための電極上に、この電極側の部分である基部と、この基部より先端側の先端部と、からなる突起状電極が形成され、
    前記先端部は、基部の周縁部の対向する位置から立ち上がり、基部側から先端に向けて厚さが徐々に薄くなる一対の板状体からなり、両板状体は、基部側から先端に向けて互いに近づくように斜めに、且つ、先端が接触しないように形成されていることを特徴とする半導体チップ。
JP2003177838A 2003-06-23 2003-06-23 半導体チップの接続方法、半導体チップ Pending JP2005019429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003177838A JP2005019429A (ja) 2003-06-23 2003-06-23 半導体チップの接続方法、半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003177838A JP2005019429A (ja) 2003-06-23 2003-06-23 半導体チップの接続方法、半導体チップ

Publications (1)

Publication Number Publication Date
JP2005019429A true JP2005019429A (ja) 2005-01-20

Family

ID=34179642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003177838A Pending JP2005019429A (ja) 2003-06-23 2003-06-23 半導体チップの接続方法、半導体チップ

Country Status (1)

Country Link
JP (1) JP2005019429A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017081798A1 (ja) * 2015-11-12 2017-05-18 株式会社島津製作所 半導体装置、半導体検出器並びにそれらの製造方法、半導体チップまたは基板
JP2018190775A (ja) * 2017-04-28 2018-11-29 東北マイクロテック株式会社 固体撮像装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017081798A1 (ja) * 2015-11-12 2017-05-18 株式会社島津製作所 半導体装置、半導体検出器並びにそれらの製造方法、半導体チップまたは基板
JPWO2017081798A1 (ja) * 2015-11-12 2018-08-30 株式会社島津製作所 半導体装置、半導体検出器並びにそれらの製造方法、半導体チップまたは基板
US10468365B2 (en) 2015-11-12 2019-11-05 Shimadzu Corporation Semiconductor device and semiconductor detector, methods for manufacturing same, and semiconductor chip or substrate
JP2018190775A (ja) * 2017-04-28 2018-11-29 東北マイクロテック株式会社 固体撮像装置
JP7078821B2 (ja) 2017-04-28 2022-06-01 東北マイクロテック株式会社 固体撮像装置

Similar Documents

Publication Publication Date Title
TWI351751B (en) Self-aligned wafer or chip structure, self-aligned
JPH1172534A (ja) テスト端子付き半導体装置およびicソケット
JP3853263B2 (ja) 半導体装置
JP4105150B2 (ja) 微細ソルダ・ボール具現のためのubm及びこれを利用したフリップチップ・パッケージ方法
TWI284396B (en) Semiconductor component
TW200816407A (en) Window manufacture method of semiconductor package type printed circuit board
JP2005019429A (ja) 半導体チップの接続方法、半導体チップ
JP2007158348A (ja) ブリッジ型パターンを利用するソルダ接合構造
JP3861776B2 (ja) 半導体装置及びその製造方法
JP2004342990A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW200814263A (en) Chip package structure and heat sink for chip package
TWM430022U (en) Sheet-like connector
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
US8168526B2 (en) Semiconductor chip package and method for manufacturing thereof
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4174978B2 (ja) 半導体装置及びその製造方法
KR101162504B1 (ko) 반도체 장치용 범프 및 그 형성 방법
KR100480455B1 (ko) 높은 품질과 높은 생산성으로 tab테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법
TWI358810B (en) Alignment device for a chip package structure
TWI243454B (en) TCP semiconductor package with improved chip stress endurance
JP2933037B2 (ja) 半導体装置及びその製造方法
JP2593416Y2 (ja) チップ基板用icソケット
TWI248178B (en) Chip scale package
JP2001313365A (ja) 半導体装置
JP2003338524A (ja) 電子部品および電子部品実装体