JP2007158348A - ブリッジ型パターンを利用するソルダ接合構造 - Google Patents

ブリッジ型パターンを利用するソルダ接合構造 Download PDF

Info

Publication number
JP2007158348A
JP2007158348A JP2006329093A JP2006329093A JP2007158348A JP 2007158348 A JP2007158348 A JP 2007158348A JP 2006329093 A JP2006329093 A JP 2006329093A JP 2006329093 A JP2006329093 A JP 2006329093A JP 2007158348 A JP2007158348 A JP 2007158348A
Authority
JP
Japan
Prior art keywords
solder joint
solder
pattern
connection pad
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006329093A
Other languages
English (en)
Inventor
Seung Gu Kim
キム・スング
Je Gwang Yoo
ユ・ゼグァン
Yong Bin Lee
イ・ヨンビン
Yoo Keum Wee
ウィ・ユグム
Seok Hwan Huh
ホ・ソクファン
Chang Sup Ryu
リュ・チャンソプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2007158348A publication Critical patent/JP2007158348A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ソルダが塗布される接続パッドの形状を変更することで、リフロー工程によって形成されるソルダ接合部の大きさを増やしてソルダ接合の信頼性を向上させることができるソルダ接合構造を提供する。
【解決手段】金属バンプを備える半導体素子、前記金属バンプが接続される接続パッドを備え、前記金属バンプ及び前記接続パッドのボンディングによって前記半導体素子が実装される基板、及び前記接続パッド上に形成され、前記金属バンプと前記接続パッドを電気的に連結するソルダ接合部を含み、前記接続パッドはブリッジ型パターンに形成され、ソルダ接合に十分な大きさのソルダ接合部を形成する。
【選択図】図４

Description

本発明はフリップチップ（ｆｌｉｐ ｃｈｉｐ）接続用ソルダ接合構造に係り、特にソルダが塗布される接続パッドの形状をブリッジ型パターン（ｂｒｉｄｇｅ ｔｙｐｅ ｐａｔｔｅｒｎ）に変更することで、リフロー（ｒｅｆｌｏｗ）工程によって形成されるソルダ接合部の大きさを増やしてソルダ接合の信頼性を向上させることができるソルダ接合構造に関するものである。
一般に、半導体チップなどの電子部品をフリップチップ実装しようとする場合、予め半導体チップを実装しようとするプリント基板の接続パッド（回路パターン）上にペースト状態のソルダを塗布した後、リフロー工程によってソルダ接合部（または"ソルダボール（ｓｏｌｄｅｒ ｂａｌｌ）"という）のような接続媒体を形成し、スタッドバンプ（ｓｔｕｄ ｂｕｍｐ）などの金属バンプが形成された半導体チップをプリント基板にフリップボンディング方式で接触ボンディングを行うことになる。
近来、半導体部品の高密度化、高集積化の趨勢にしたがい、半導体チップ側のバンプ及びバンプに対応するプリント基板側の接続パッドの大きさがますます小さくて細くなっている。このように、高密度化及び高集積化の結果として、対応する回路パターンの幅が細くなり、接続パッド上に形成されるソルダ接合部の大きさが減少し、その結果、ソルダ接合部とバンプが充分に接触しなくてソルダ接合構造の信頼性が低下する問題をもたらしている。
図１はこのようなソルダ接合構造の一例を示す断面図で、これを参照して、接触不良状態のソルダ接合構造を説明すれば次のようである。
例えば、図１に示すように、ソルダレジスト１２（ＳＲ；ｓｏｌｄｅｒ ｒｅｓｉｓｔ）と同一の保護層から突出した金属バンプ１４を備えた半導体チップ１０が、やはりソルダレジスト２２間で露出した接続パッド２４を備えたプリント基板２０上にフリップチップボンディング（ｆｌｉｐ ｃｈｉｐ ｂｏｎｄｉｎｇ）方式でボンディングされる。この時、プリント基板上の接続パッド２４が細くなることによって、その上に形成されるソルダ接合部の大きさが減少し、これは、場合によって、金属バンプがソルダ接合部と接触することができなくなる結果をもたらし得る。
すなわち、図１の点線で示す大きさがフリップチップボンディングに適正な大きさとする時、それより小さく形成されたソルダ接合部３０を備えたプリント基板２０上に、金属バンプ１４を備えた半導体チップ１０が実装されれば、その接合構造は信頼性を確保しにくい問題をもたらすことになる。
一方、これを解消するために、回路パターン（接続パッド）の幅を大きくすれば、これはソルダ接合構造を有する半導体部品の高密度化及び高集積化に逆行する結果をもたらすことになる。
このような問題点を解消するために、次のような接続パッドの形態が提案された。
図２は従来の他の例によるソルダ接合用回路パターンを示す平面図である。図２は、従来の例によって接続パッド４４が一部分（例えば、中央部分）で幅が拡張した形態を有するように形成されたことを特徴とするプリント基板４０を示す。具体的に、図２に示すように、ソルダレジスト４２間で露出した接続パッド４４が近位部４４ａ及び遠位部４４ｂに区分されれば、近位部の幅（Ｗａ）に比べて遠位部の幅（Ｗｂ）が広く形成されたことを特徴とする。
しかし、これは、接続パッドの幅が遠位部の拡張した幅（Ｗｂ）に形成されたものと類似の結果をもたらすことになり、拡張した幅全体にわたって塗布されたソルダペーストの量は塗布しようとするソルダペーストの量より多くなってソルダの消費量を増加させるなどの問題をもたらし得る。
ついで、図３は従来のさらに他の例によって形成されたソルダ接合用回路パターンの断面図である。図３によるプリント基板５０は、ソルダレジスト５２間で露出した接続パッド５４に加え、ソルダレジスト５２の縁部に形成された屈曲伸張部５６をさらに含み、ペースト状態のソルダ６０が接続パッド５４及び屈曲伸張部５６上に塗布されることを特徴とする。
これは、先の例と同様に、接続パッドの幅（または長さ）が屈曲伸張部を含む大きさに拡張したことと類似の結果をもたらし、これもやはりソルダの消費量を増加させる問題をもたらし得る。また、このような構造を形成するためには、ソルダレジストを形成した後、再び更なるパターン屈曲伸張部を形成する工程を行わなければいけないから、これによる製造工程の複雑化及び作業時間及び作業工数の増加がもたらされる問題もある。
特開２０００−７７４７１号公報 大韓民国公開特許第２００１−６０２７１号公報
したがって、本発明の目的は、比較的小さな幅の接続パッド上に十分な大きさのソルダ接合部を形成することで、信頼できるソルダ接合構造を提供することである。
本発明の他の目的は、ソルダ接合の信頼性を確保するとともにこのような接合構造を利用する半導体製品の高密度及び化高集積化を達成することである。
このような目的を達成するため、本発明は、金属バンプを備える半導体素子と；金属バンプが接続される接続パッドを備え、金属バンプ及び接続パッドのボンディングによって前記半導体素子が実装される基板；及び接続パッド上に形成され、金属バンプと接続パッドを電気的に連結するソルダ接合部；を含み、前記接続パッドはブリッジ型パターンに形成され、ソルダ接合に十分な大きさのソルダ接合部を形成することを特徴とするブリッジ型パターンを利用するソルダ接合構造を提供する。
また、本発明において、ブリッジ型パターンは、任意の間隔を置いて形成される少なくとも二つのパターン領域を含むことを特徴とする。
また、本発明において、ソルダ接合部は、リフロー工程によって形成され、任意の間隔は、リフロー工程によって、少なくとも二つのパターン領域上のソルダペーストが単一のソルダ接合部に形成されるのに十分な間隔であることを特徴とする。
また、本発明において、ソルダ接合部の大きさは、ブリッジ型パターンではない同一線幅のパターンを利用する場合より大きく形成されることを特徴とする。
また、本発明において、半導体素子はフリップチップ素子であり、金属バンプはスタッドバンプであることを特徴とする。
本発明によるソルダ接合構造は、所定の間隔を置いて分離された少なくとも二つのパターン領域で構成された接続パッド（ブリッジ型パターン）、このような形状の接続パッド上に形成されるソルダ接合部、及びこれに対応して当接する金属バンプを含んでなる。このようなソルダ接合構造は、より小さな幅の微細パターン上に十分な大きさのソルダ接合部を形成することで、金属バンプを備えた半導体チップと接続パッドを備えたプリント基板との間のソルダ接合を充分に信頼できるようになすことができる。また、接続パッドを形成する従来の工程によって構成でき、別途の追加工程が要求されないので、作業工数及び工程の増加なしにソルダ接合の信頼性を充分に確保することができる。
以下、添付図面に基づいて本発明の好適な実施例を説明する。
図４は本発明の一実施例によるソルダ接合用回路パターンを示す平面図である。図４に示すように、本発明によるプリント基板１２０は、ソルダレジスト１２２間で露出した接続パッド１２４が任意の間隔（Ｓ）を置いて互いに分離した形態の少なくとも二つのパターン領域１２４ａ、１２４ｂに区分されて形成されたことを特徴とする。例えば、二つの分離したパターン領域１２４ａ、１２４ｂ上に塗布されるペースト形態のソルダがリフロー（ｒｅｆｌｏｗ）工程で膨れ上がりながら互いに凝集して単一形状のソルダ接合部を形成することになり、このような現象をいわゆる"ブリッジ現象"という。以下、この明細書でソルダ接合部の形成の時、ブリッジ現象を引き起こして単一ソルダ接合部を形成するように形成された接続パッドの形状を"ブリッジ型パターン"という。
ブリッジ型パターンは、結局、互いに分離した少なくとも二つのパターン領域で形成される接続パッドを示す。この際、パターン領域間の間隔は二つのパターン領域上に塗布されたソルダペーストがリフロー工程で膨れ上がりながら凝集して、単一ソルダ接合部を形成するのに十分な程度の距離を維持することが望ましい。
すなわち、パターン領域間の間隔があまり遠ければ、二つの分離したパターン領域上にそれぞれ独立したソルダ接合部が形成されて、所望形態のソルダ接合部を得ることができなくなり、逆にパターン領域間の間隔があまり狭ければ、本発明で得ようとする形態（大きさ）のソルダ接合部を得ることができないことがあるからである。
このように、ブリッジ型パターン上に形成されるソルダ接合部は、分離したパターン領域とその間に介在した間隔（Ｓ）の幅の和に基づいて形成されるので、間隔を排除したパターン領域の大きさ（単一パターンの場合）に基づいて形成されるソルダ接合部の大きさより大きく形成できる。
したがって、従来に比べ、広幅のパターンを形成しないで、パターンを任意の間隔で分離させることだけで、十分な大きさのソルダ接合部を形成することができ、これにより、これに接続される金属バンプを利用してフリップチップボンディングを行う場合にも、十分な信頼性を有する接続を維持することができる。
図５Ａ及び５Ｂはそれぞれ従来のパターンと本発明のパターンによって形成されるソルダ接合部の大きさを模式的に示す断面図である。図５Ａ及び５Ｂに基づいて、従来と本発明によるそれぞれの接続パッドを比較して説明すれば次のようである。
図５Ａは従来の接続パッド２４が形成されたプリント基板２０上に形成されたソルダ接合部３０を示し、図５Ｂは本発明の一実施例による接続パッド１２４が形成されたプリント基板１２０上に形成されたソルダ接合部１３０を示す。従来及び本発明による接続パッド上に形成されたソルダ接合部３０、１３０の大きさ（例えば、ソルダ接合部の高さｈ１、ｈ２）が同一であるとすると、その基盤となる接続パッド２４、１２４の幅に差があることが分かる。
すなわち、従来の接続パッド２４は単一形状の大きな幅（Ｗ）に形成されたものであるが、これとは異なり、本発明による接続パッド１２４は任意の間隔（Ｓ）を置いて形成された二つの分離したパターン領域１２４ａ、１２４ｂから形成されたものである。結局、より小さな幅（Ｗ１２４ａ、Ｗ１２４ｂ）を有する接続パッド１２４上で、ブリッジ現象によって、より大きな幅（Ｗ）のパッド２４上に形成されたソルダ接合部３０と同一の大きさ（高さ）のソルダ接合部１３０を形成することができるものである。
図６は本発明によるソルダ接合構造を示す断面図である。図６は、金属バンプ１１４がソルダレジスト１１２間で突出した半導体素子１１０と本発明の接続パッド１２４（二つの分離したパターン領域で形成される）が備えられたプリント基板１２０のフリップボンディング状態を示す。図１に示した従来の場合とは異なり、本発明によるソルダ接合構造は、ソルダレジスト１２２間に形成されるソルダ接合部１３０がブリッジ型パターン（図４の１２４ａ及び１２４ｂ参照）で構成される接続パッド１２４上で十分な大きさに形成されるので、対応する金属バンプ１１４との接続が信頼できるようになされることができる。
このように、より小さな幅を有する接続パッド上に十分な大きさのソルダ接合部を形成することで、フリップチップ半導体素子用微細回路パターンを提供することができ、これにより、半導体素子の高密度化、高集積化を容易に達成することができる。
つぎに、図７Ａ〜図７Ｆは本発明の他の実施例によるソルダ接合用接続パッドブリッジ型パターンの変形例を示す平面図で、これら図に基づいて、本発明による多様な接続パッドの形状を提示する。
図７Ａ〜図７Ｆに示すように、本発明による接続パッド１４４、１４６、１４８、１５０、１５２、１５４は、ソルダレジスト１４２間で露出し、それぞれ任意の間隔を置いて形成される多数の分離したパターン領域を含んで形成される。このように、間隔を置いて分離した多数のパターン領域上にペースト状態のソルダが塗布された後、リフロー工程などによってソルダが膨れ上がることにより、所望大きさのソルダ接合部が形成できる。この際、各パターン領域を含む接続パッド１４４、１４６、１４８、１５０、１５２、１５４はみんな従来に比べて小さな幅の微細パターンに形成され、分離した各パターン領域上に塗布されたソルダがブリッジ現象によって凝集結合することにより、単一ソルダ接合部に形成できる。
より具体的にそれぞれの形状を説明すれば、図７Ａに示すプリント基板１４０ａの接続パッド１４４は、基本パターン領域１４４ａ及び任意の間隔（Ｓ）を置いて互いに分離したパターン領域１４４ｂを含んで構成される。
図７Ｂに示すプリント基板１４０ｂの接続パッド１４６は、基本パターン領域１４６ａ及びその一側に任意の間隔（Ｓ）を置いて分離したパターン領域１４６ｂを含んで構成される。
図７Ｃに示すプリント基板１４０ｃの接続パッド１４８は、両側の基本パターン領域１４８ａ、１４８ｃ及びその間に任意の間隔（Ｓ）を置いて形成された独立したパターン領域１４８ｂを含んで構成される。
図７Ｄに示すプリント基板１４０ｄの接続パッド１５０は、基本パターン領域１５０ａ及び中央部の一側に分離したパターン領域１５０ｂを含んで構成される。この際、基本パターン領域１５０ａは分離したパターン領域１５０ｂに対応する大きさだけ一部が湾曲した形状を有する。
図７Ｅに示すプリント基板１４０ｅの接続パッド１５２は、基本パターン領域１５２ａ及びその一側に間隔を置いてさらに形成されたパターン領域１５２ｂを含んで構成される。この際、基本パターン領域１５２ａには湾曲部（図７Ｄ参照）が形成されない。
ついで、図７Ｆに示すプリント基板１４０ｆの接続パッド１５４は、両側の基本パターン領域１５４ａ、１５４ｂ及びその間に間隔を置いて介在した多数の独立パターン領域１５４ｃを含んで構成される。
以上説明したように、本発明によるソルダ接合構造は、任意の間隔を置いて分離した少なくとも二つのパターン領域を含む接続パッド（ブリッジ型パターン）を備えたプリント基板を提供することにより、比較的小さな幅の回路パターンを形成するにもかかわらず、分離した領域の間で起こるブリッジ現象によって十分な大きさのソルダ接合部を形成する点に特徴があり、これにより十分な信頼性を確保したソルダ接合構造を提供することができる。
また、このような接続パッドを形成するために、既存の工程に別途の工程を付け加える必要がないので、費用及び作業時間の大きな増加なしに信頼度の高いフリップチップボンディング工程を行うことができる。
例えば、図３に示す従来の屈曲伸張部（図３の５６参照）を形成するために行われる一連の工程、すなわちソルダレジスト塗布後、その上に屈曲伸張部を形成するためのパターン形成工程などの工程が要求されない。したがって、本発明によるソルダ接合構造は、既存の微細パターンを形成するための工程を適用して半導体製品の高密度化及び高集積化を成すとともに十分な接続信頼性を確保することができる。
本発明は、ソルダが塗布される接続パッドの形状をブリッジ型パターンに変更することで、リフロー工程によって形成されるソルダ接合部の大きさを増やしてソルダ接合の信頼性を向上させるソルダ接合構造に適用可能である。
従来の一例によるソルダ接合構造を示す断面図である。 従来の他の例によるソルダ接合用回路パターンを示す平面図である。 従来のさらに他の例によるソルダ接合用回路パターンを示す断面図である。 本発明の一実施例によるソルダ接合用回路パターンを示す平面図である。 従来のパターンと本発明のパターンによって形成されるソルダ接合部の大きさを模式的に示す断面図である。 従来のパターンと本発明のパターンによって形成されるソルダ接合部の大きさを模式的に示す断面図である。 本発明によるソルダ接合構造を示す断面図である。 本発明の他の実施例によるソルダ接合用回路パターンの変形例を示す平面図である。 本発明の他の実施例によるソルダ接合用回路パターンの変形例を示す平面図である。 本発明の他の実施例によるソルダ接合用回路パターンの変形例を示す平面図である。 本発明の他の実施例によるソルダ接合用回路パターンの変形例を示す平面図である。 本発明の他の実施例によるソルダ接合用回路パターンの変形例を示す平面図である。 本発明の他の実施例によるソルダ接合用回路パターンの変形例を示す平面図である。
符号の説明
１１０ 半導体チップ
１１２、１２２、１４２ ソルダレジスト
１１４ バンプ
１２０ プリント基板
１２４ 接続パッド
１２４ａ、１２４ｂ パターン領域
１３０ ソルダ接合部
１４０ａ、１４０ｂ、１４０ｃ、１４０ｄ、１４０ｅ、１４０ｆ プリント基板
１４４、１４６、１４８、１５０、１５２、１５４ 接続パッド
ｈ 高さ
Ｓ 間隔
Ｗ 幅

Claims (6)

  1. 金属バンプを備える半導体素子；
    前記金属バンプが接続される接続パッドを備え、前記金属バンプ及び前記接続パッドのボンディングによって前記半導体素子が実装される基板；及び
    前記接続パッド上に形成され、前記金属バンプと前記接続パッドを電気的に連結するソルダ接合部；を含み、
    前記接続パッドはブリッジ型パターンに形成され、ソルダ接合に十分な大きさのソルダ接合部を形成することを特徴とする、ブリッジ型パターンを利用するソルダ接合構造。
  2. 前記ブリッジ型パターンは、任意の間隔を置いて形成される少なくとも二つのパターン領域を含むことを特徴とする、請求項１に記載のブリッジ型パターンを利用するソルダ接合構造。
  3. 前記ソルダ接合部はリフロー工程によって形成され、前記任意の間隔は、リフロー工程によって、少なくとも二つのパターン領域上のソルダペーストが単一のソルダ接合部に形成されるのに十分な間隔であることを特徴とする、請求項２に記載のブリッジ型パターンを利用するソルダ接合構造。
  4. 前記ソルダ接合部の大きさは、ブリッジ型パターンではない同一線幅のパターンを利用する場合より大きく形成されることを特徴とする、請求項３に記載のブリッジ型パターンを利用するソルダ接合構造。
  5. 前記半導体素子はフリップチップ素子であることを特徴とする、請求項１に記載のブリッジ型パターンを利用するソルダ接合構造。
  6. 前記金属バンプはスタッドバンプであることを特徴とする、請求項５に記載のブリッジ型パターンを利用するソルダ接合構造。
JP2006329093A 2005-12-06 2006-12-06 ブリッジ型パターンを利用するソルダ接合構造 Pending JP2007158348A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050118288A KR100752028B1 (ko) 2005-12-06 2005-12-06 브릿지형 패턴을 이용한 솔더 접합 구조

Publications (1)

Publication Number Publication Date
JP2007158348A true JP2007158348A (ja) 2007-06-21

Family

ID=38117891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006329093A Pending JP2007158348A (ja) 2005-12-06 2006-12-06 ブリッジ型パターンを利用するソルダ接合構造

Country Status (4)

Country Link
US (1) US20070126126A1 (ja)
JP (1) JP2007158348A (ja)
KR (1) KR100752028B1 (ja)
CN (1) CN1979835A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067101B1 (ko) 2009-08-06 2011-09-22 삼성전기주식회사 인쇄회로기판
US8952529B2 (en) 2011-11-22 2015-02-10 Stats Chippac, Ltd. Semiconductor device with conductive layer over substrate with vents to channel bump material and reduce interconnect voids
US9685402B2 (en) 2011-12-13 2017-06-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming recesses in conductive layer to detect continuity for interconnect between semiconductor die and substrate
JP6107117B2 (ja) 2012-03-22 2017-04-05 豊田合成株式会社 固体装置及びその製造方法
CN113053846B (zh) * 2021-03-19 2023-04-11 云南创视界光电科技有限公司 芯片和具有其的显示模组
CN118414892A (zh) * 2022-11-30 2024-07-30 京东方科技集团股份有限公司 显示面板和显示装置
CN117976636B (zh) * 2024-03-29 2024-06-28 芯联越州集成电路制造（绍兴）有限公司 键合结构、晶圆的键合方法及晶圆堆叠结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169871A (ja) * 1993-12-14 1995-07-04 Matsushita Electric Ind Co Ltd 半導体装置
JPH10303330A (ja) 1997-04-23 1998-11-13 Ngk Spark Plug Co Ltd 配線基板
JP2000269271A (ja) 1999-03-16 2000-09-29 Toshiba Corp 半導体回路装置およびその製造方法
JP2001230339A (ja) * 2000-02-18 2001-08-24 Nec Corp 半導体装置
US6573610B1 (en) * 2000-06-02 2003-06-03 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package for flip chip package
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6686664B2 (en) * 2001-04-30 2004-02-03 International Business Machines Corporation Structure to accommodate increase in volume expansion during solder reflow
TWI224837B (en) * 2003-07-10 2004-12-01 Advanced Semiconductor Eng Ball grid array package substrate and method for manufacturing the same
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging

Also Published As

Publication number Publication date
US20070126126A1 (en) 2007-06-07
KR20070059448A (ko) 2007-06-12
CN1979835A (zh) 2007-06-13
KR100752028B1 (ko) 2007-08-28

Similar Documents

Publication Publication Date Title
JP2007158348A (ja) ブリッジ型パターンを利用するソルダ接合構造
JP2010098098A (ja) 電子装置の製造方法
KR20060048058A (ko) 반도체 장치 및 그 제조 방법
JP2011142185A (ja) 半導体装置
JP4105150B2 (ja) 微細ソルダ・ボール具現のためのｕｂｍ及びこれを利用したフリップチップ・パッケージ方法
US20080096314A1 (en) Ball grid array package and method thereof
JP2001156203A (ja) 半導体チップ実装用プリント配線板
US20070158837A1 (en) Semiconductor device
US6763585B2 (en) Method for producing micro bump
US6919264B2 (en) Method for the solder-stop structuring of elevations on wafers
KR20060041453A (ko) 비전도성 접착제를 사용하는 플립 칩 본딩 구조 및 그제조 방법
JP3114926B2 (ja) 配線基板のメッキ用マスキング方法
TW201546956A (zh) 形成跡線上凸塊（ｂｏｔ）組件的方法以及跡線上凸塊內連線
US20120175158A1 (en) Circuit board
US7129581B2 (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
JP2003243455A (ja) テープ、その製造方法、半導体装置及びその製造方法
JPH11307683A (ja) 半導体装置、それを実装する印刷配線基板及びその製造方法
JP2004200187A (ja) プリント配線板
JP3019065B2 (ja) 半導体装置の接続方法
JP6762871B2 (ja) 平坦化によってはんだパッド形態差を低減する方法
KR100791575B1 (ko) 테이프캐리어형 반도체 장치
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
JP2001085826A (ja) 配線基板
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JP2003338666A (ja) プリント配線板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929