DE102017202005B4 - Elektronische vorrichtung und herstellungsverfahren für dieselbe - Google Patents

Elektronische vorrichtung und herstellungsverfahren für dieselbe Download PDF

Info

Publication number
DE102017202005B4
DE102017202005B4 DE102017202005.9A DE102017202005A DE102017202005B4 DE 102017202005 B4 DE102017202005 B4 DE 102017202005B4 DE 102017202005 A DE102017202005 A DE 102017202005A DE 102017202005 B4 DE102017202005 B4 DE 102017202005B4
Authority
DE
Germany
Prior art keywords
solder
strength
electronic part
circuit board
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017202005.9A
Other languages
English (en)
Other versions
DE102017202005A1 (de
Inventor
Kenichi TAKESHIMA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102017202005A1 publication Critical patent/DE102017202005A1/de
Application granted granted Critical
Publication of DE102017202005B4 publication Critical patent/DE102017202005B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

Elektronische Vorrichtung (1), aufweisend:ein erstes elektronisches Teil (10) und ein zweites elektronisches Teil (10A, 10B), die jeweils eine Elektrode (11) aufweisen;eine Leiterplatte (20) mit einer Befestigungsfläche (21), an der das erste elektronische Teil (10) und das zweite elektronische Teil (10A, 10B) angebracht sind, und einem Leitungsabschnitt (22, 220, 220A, 220B) gebildet auf der Befestigungsfläche (21); undein Verbindungslot (30) zum elektrischen und mechanischen Verbinden des ersten elektronischen Teils (10) und des zweiten elektronischen Teils (10A, 10B) mit der Leiterplatte (20),wobei ein Teil des Verbindungslots (30) an einer Position zwischen einer elektrodenseitigen gegenüberliegenden Oberfläche (12) und einer leitungsseitigen gegenüberliegenden Oberfläche (23) platziert ist, wobei die elektrodenseitige gegenüberliegende Oberfläche (12) eine Oberfläche der Elektrode (11) ist, die der Befestigungsfläche (21) gegenüberliegt, und die leitungsseitige gegenüberliegende Oberfläche (23) eine Oberfläche des Leitungsabschnitts (22, 220, 220A, 220B) ist, die der elektrodenseitigen gegenüberliegenden Oberfläche (12) gegenüberliegt,wobei das Verbindungslot (30) ein erstes Verbindungslot (30A) und ein zweites Verbindungslot (30B) beinhaltet,wobei das erste elektronische Teil (10) mit der Leiterplatte (20) über das erste Verbindungslot (30A) verbunden ist, das eine Ballform hat, während das zweite elektronische Teil (10A, 10B) mit der Leiterplatte (20) über das zweite Verbindungslot (30B) verbunden ist, das eine Bergfußform hat,wobei jedes des ersten und des zweiten Verbindungslots (30A, 30B) ein geringfestes Lot (31) mit einer vorbestimmten Zugfestigkeit und ein hochfestes Lot (32) mit einer Zugfestigkeit größer als die des geringfesten Lots (31) beinhaltet,wobei das erste elektronische Teil (10) mit der Leiterplatte (20) über das erste Verbindungslot (30A) verbunden ist, das das geringfeste Lot (31) mehr als das hochfeste Lot (32) beinhaltet, undwobei das zweite elektronische Teil (10A, 10B) mit der Leiterplatte (20) über das zweite Verbindungslot (30B) verbunden ist, das das hochfeste Lot (32) mehr als das geringfeste Lot (31) beinhaltet.

Description

  • Die vorliegende Offenbarung betrifft eine elektronische Vorrichtung, die eine Leiterplatte aufweist, an die elektronische Teile und/oder Komponenten durch Lote angebracht sind. Die vorliegende Offenbarung betrifft ferner ein Herstellungsverfahren für die elektronische Vorrichtung.
  • Eine aus dem Stand der Technik bekannte elektronische Vorrichtung besteht aus einer Leiterplatte, elektronischen Teilen und/oder Komponenten, Loten und so weiter. Die elektronischen Teile und/oder Komponenten wie beispielsweise passive Komponenten, aktive Elemente oder dergleichen sind an der Leiterplatte durch die Lote angebracht. Das Lot verbindet Elektroden jedes elektronischen Teils oder Komponente mit einem Leitungsabschnitt, der auf der Leiterplatte ausgebildet ist, um sie elektrisch miteinander zu verbinden. In der vorliegenden Offenbarung wird das Lot, das im Stand der Technik zum Verbinden des elektronischen Teils oder der Komponente mit der Leiterplatte verwendet wird, als ein gewöhnliches Lot bezeichnet.
  • Wenn die elektronische Vorrichtung über einen längeren Zeitraum in einer derartigen Umgebung, in der die Umgebungstemperatur stark geändert wird, platziert ist oder verwendet wird, wiederholen sich Expansion und Kontraktion in den elektronische Teilen und/oder Komponenten sowie der Leiterplatte. Da sich ein linearer Expansionskoeffizient der elektronischen Teile und/oder Komponenten von dem der Leiterplatte unterscheidet, unterscheiden sich entsprechend ein Betrag einer dimensionalen Änderung, die durch die Expansion und/oder die Kontraktion verursacht werden, voneinander. Demzufolge wird eine Scherspannung in dem gewöhnlichen Lot erzeugt, das die elektronischen Teile und/oder Komponenten mit der Leiterplatte verbindet. Die Scherspannung wirkt wiederholt auf das gewöhnliche Lot in der vorstehenden Umgebung. Als ein Ergebnis daraus, dass das gewöhnliche Lot Metallermüdung erfährt, ist es möglich, dass ein Riss in dem Lot erzeugt wird, und eine Verbindungskraft des Lots kann sich zwischen den elektronischen Teilen und/oder Komponenten und der Leiterplatte verringern.
  • Ein Lot ist in dem Stand der Technik zum Beispiel, wie in JP 5 811 304 B2 offenbart, bekannt, gemäß dem das Lot eine ausreichende Festigkeit bei Scherung aufweist. Das Lot dieses Standes der Technik besteht aus Silber (Ag), Kupfer (Cu), Antimon (Sb), Nickel (Ni), Bismut (Bi), Zinn (Sn) und so weiter. Das Lot dieses Standes der Technik hat die ausreichende Festigkeit bei Scherung gegen die vorstehend erläuterte Scherspannung. Demnach ist es möglich, sogar wenn die Scherspannung wiederholt auf das Lot wirkt, eine Lebensdauer der elektronischen Vorrichtung, bis ein Riss in den Loten durch die Metallermüdung erzeugt werden kann, zu verlängern.
  • Die elektronische Vorrichtung besteht allgemein aus mehreren Arten elektronischer Teile und/oder Komponenten wie beispielsweise einem QFP (Quad Flat Package), einem BGA (Ball Grid Array), einem Chipwiderstand, einem Chipkondensator und so weiter.
  • Wenn die mehreren Arten der elektronischen Teile und/oder Komponenten mit der Leiterplatte durch Lote verbunden sind, ist das Lot in einer Ballform oder in einer Bergfußform abhängig von den unterschiedlichen Arten der elektronische Teile und/oder Komponenten ausgebildet.
  • In einem Fall, in dem das Lot des vorstehenden Stands der Technik verwendet wird, wird der Riss schwieriger in dem Lot erzeugt, sogar wenn die Scherspannung wiederholt auf das Lot wirkt. Jedoch kann die Scherspannung auf den Leitungsabschnitt der Leiterplatte über das Lot übertragen werden.
  • In einem Fall, in dem das Lot die Bergfußform hat, da eine leicht geneigte breite Basis entlang dem Leitungsabschnitt ausgebildet ist, kann die Scherspannung nicht leicht auf den Leitungsabschnitt der Leiterplatte über das Lot übertragen werden. Jedoch in einem Fall, in dem das Lot die Ballform hat, wird die Scherspannung leicht auf die Leiterplatte übertragen, da die leicht geneigte breite Basis nicht in dem ballförmigen Lot ausgebildet ist. Anschließend ist es wahrscheinlicher, dass ein Riss in dem Leitungsabschnitt der Leiterplatte durch die Scherspannung erzeugt wird. Die elektronische Vorrichtung kann durch den Riss beschädigt werden.
  • Demzufolge kann, sogar wenn die mehreren Arten der elektronischen Teile und/oder Komponenten an der Leiterplatte durch die Lote des vorstehenden Standes der Technik ( JP 5 811 304 B2 verbunden sind, ein Abschnitt des ballförmigen Lots und/oder ein Abschnitt der Leiterplatte beschädigt werden, obwohl das Lot der Bergfußform und/oder der Abschnitt der Leiterplatte um das Lot der Bergfußform nicht beschädigt werden kann. Demzufolge hängt eine Lebensdauer der elektronischen Vorrichtung, in der die elektronische Vorrichtung in einem normalen Zustand operiert, von einem Beschädigungsgrad der Leiterplatte ab, die die ballförmigen Lote aufweist.
  • Ferner wurde die JP 2004 - 221 378 A und die JP 2007 - 157 851 A als Stand der Technik ermittelt. Die die JP 2004 - 221 378 A beschreibt eine elektronische Vorrichtung, die ein erstes und ein zweites elektronisches Teil aufweist. Beide elektronischen Teile sind mit unterschiedlichen Lotmischungen und Leitungsabschnitten einer Leiterplatte verbunden. Die JP 2007 - 157 851 A zeigt ebenso eine elektronische Vorrichtung
  • Die vorliegende Offenbarung ist hinsichtlich des vorstehenden Problems erstellt. Es ist eine Aufgabe der vorliegenden Offenbarung eine elektronische Vorrichtung und ein Herstellungsverfahren für die elektronische Vorrichtung bereitzustellen, gemäß denen es möglich ist, eine Lebensdauer für eine normale Operation der elektronischen Vorrichtung zu verlängern, sogar wenn mehreren Arten elektronischer Teile und/oder Komponenten an einer Leiterplatte angebracht bzw. befestigt sind.
  • Gemäß einem Merkmal der vorliegenden Offenbarung umfasst eine elektronische Vorrichtung:
    • ein erstes elektronisches Teil und ein zweites elektronisches Teil, die jeweils eine Elektrode aufweisen;
    • eine Leiterplatte mit einer Befestigungsfläche, an der das erste elektronische Teil und das zweite elektronische Teil angebracht sind, und einem Leitungsabschnitt gebildet auf der Befestigungsfläche; und
    • ein Verbindungslot zum elektrischen und mechanischen Verbinden des ersten elektronischen Teils und des zweiten elektronischen Teils mit der Leiterplatte.
  • In der vorstehenden elektronische Vorrichtung ist ein Teil des Verbindungslots an einer Position zwischen einer elektrodenseitigen gegenüberliegenden Oberfläche und einer leitungsseitigen gegenüberliegenden Oberfläche platziert, wobei die elektrodenseitige gegenüberliegende Oberfläche eine Oberfläche der Elektrode ist, die der Befestigungsfläche gegenüberliegt, und die leitungsseitige gegenüberliegende Oberfläche eine Oberfläche des Leitungsabschnitts ist, die der elektrodenseitigen gegenüberliegenden Oberfläche gegenüberliegt,
    wobei das Verbindungslot ein erstes Verbindungslot und ein zweites Verbindungslot beinhaltet,
    wobei das erste elektronische Teil mit der Leiterplatte über das erste Verbindungslot verbunden ist, das eine Ballform hat, während das zweite elektronische Teil mit der Leiterplatte über das zweite Verbindungslot verbunden ist, das eine Bergfußform hat,
    wobei jedes des ersten und des zweiten Verbindungslots ein geringfestes Lot mit einer vorbestimmten Zugfestigkeit und ein hochfestes Lot mit einer Zugfestigkeit größer als die des geringfesten Lots beinhaltet,
    wobei das erste elektronische Teil mit der Leiterplatte über das erste Verbindungslot verbunden ist, das das geringfeste Lot mehr als das hochfeste Lot beinhaltet, und
    wobei das zweite elektronische Teil mit der Leiterplatte über das zweite Verbindungslot verbunden ist, das das hochfeste Lot mehr als das geringfeste Lot beinhaltet.
  • Die elektronische Vorrichtung der vorliegenden Offenbarung hat die folgenden Vorteile.
  • Eine Scherspannung wird als auf einem Grenzabschnitt zwischen dem Verbindungslot und dem Leitungsabschnitt der Leiterplatte in einem Fall als übertragen angenommen, in dem das erste elektronische Teil mit der Leiterplatte über das erste Verbindungslot der Ballform verbunden ist. Das erste Verbindungslot mit der Ballform beinhaltet das geringfeste Lot mehr als das hochfeste Lot.
  • Gemäß so einer Kombination des niedrigfesten und des hochfesten Lots hat das erste Verbindungslot eine ausreichende Festigkeit bei Scherung und die Scherspannung kann einfacher in dem ersten Verbindungslot verteilt werden. In anderen Worten ist es möglich, die Scherspannung durch das erste Verbindungslot zu absorbieren und eine Situation zu vermeiden, dass die Scherspannung auf die Leiterplatte und/oder den Leitungsabschnitt übertragen wird und sich darauf konzentriert.
  • Die Scherspannung wird als konzentrierter auf dem Verbindungslot in einem Fall angenommen, in dem das zweite elektronische Teil mit der Leiterplatte über das zweite Verbindungslot mit der Bergfußform verbunden ist. Das zweite Verbindungslot mit der Bergfußform beinhaltet das hochfeste Lot mehr als das geringfeste Lot.
  • Gemäß so einer Kombination des niedrigfesten und des hochfesten Lots, ist es möglich, eine Lebensdauer der elektronischen Vorrichtung, bis ein Riss in dem Verbindungslot aufgrund einer Metallermüdung erzeugt wird, zu verlängern, sogar wenn die Scherspannung auf das Verbindungslot selbst wirkt.
  • Wie vorstehend beschrieben ist, ist es möglich, die Lebensdauer in der die elektronische Vorrichtung in einem normalen Zustand operieren kann, zu verlängern, wenn ein Verhältnis zwischen dem geringfesten Lot und dem hochfesten Lot abhängig von einer Art der elektronischen Teile abgeglichen wird.
  • Gemäß einem weiteren Merkmal der vorliegenden Offenbarung, beinhaltet ein Herstellungsverfahren der vorstehenden elektronischen Vorrichtung:
    • einen Lotaufbringungsprozess zum Aufbringen eines Aufbringungsprozess-Lots auf den Leitungsabschnitt, wobei das Aufbringungsprozess-Lot aus einem des geringfesten Lots und des hochfesten Lots besteht;
    • einen ersten Platzierungsprozess zum Platzieren des ersten elektronischen Teils und eines Platzierungsprozess-Lots auf dem Aufbringungsprozess-Lot derart, dass eine Menge des geringfesten Lots größer ist als die des hochfesten Lots, wenn das Aufbringungsprozess-Lot und das Platzierungsprozess-Lot geschmolzen sind, um das erste Verbindungslot zu bilden, wobei das Platzierungsprozess-Lot aus dem anderen des geringfesten Lots und des hochfesten Lots besteht;
    • einen zweiten Platzierungsprozess zum Platzieren des zweiten elektronischen Teils und des Platzierungsprozess-Lots auf dem Aufbringungsprozess-Lot derart, dass eine Menge des hochfesten Lots größer ist als die des geringfesten Lots, wenn das Aufbringungsprozess-Lot und das Platzierungsprozess-Lot geschmolzen sind, um das zweite Verbindungslot zu bilden, und
    • einen Lotwiederaufschmelzprozess zum Wiederaufschmelzen des Aufbringungsprozess- und des Platzierungsprozess-Lots, um das erste bzw. zweite Verbindungslot zu bilden, um dabei elektrisch jedes des ersten und des zweiten elektronischen Teils mit der Leiterplatte zu verbinden.
  • Das Herstellungsverfahren für die elektronische Vorrichtung der vorliegenden Offenbarung hat die folgenden Vorteile.
  • Wie vorstehend erläutert ist, in dem Fall, dass das erste elektronische Teil mit der Leiterplatte über das erste Verbindungslot mit der Ballform verbunden ist, wird die Scherspannung als auf dem Grenzabschnitt zwischen dem ersten Verbindungslot und dem Leitungsabschnitt der Leiterplatte (20)konzentriert angenommen.
  • Andererseits wird in dem Fall, in dem das zweite elektronische Teil mit der Leiterplatte über das zweite Verbindungslot (30B) mit der Bergfußform verbunden ist, die Scherspannung als auf dem zweiten Verbindungslot selbst konzentriert angenommen.
  • Gemäß dem Herstellungsverfahren der vorliegenden Offenbarung, wenn das erste elektronische Teil mit der Leiterplatte durch das erste Verbindungslot verbunden wird, werden das erste elektronische Teil, das geringfeste Lot und das hochfeste Lot auf der Leiterplatte platziert, wobei die Menge des hochfesten Lots kleiner als die des geringfesten Lots ist. Wenn das zweite elektronische Teil mit der Leiterplatte durch das zweite Verbindungslot verbunden wird, werden das zweite elektronische Teil, das geringfeste Lot und das hochfeste Lot auf der Leiterplatte platziert, wobei die Menge des hochfesten Lots größer als die des geringfesten Lots ist. Jedes des ersten und des zweiten Verbindungslots wird danach durch den Lotwiederaufschmelzprozess gebildet, so dass jedes der elektronischen Teile elektrisch mit der Leiterplatte verbunden wird. Wie vorstehend erläutert ist, ist es möglich, das erste und zweite Verbindungslot auszubilden, wobei die Menge des niedrigfesten und des hochfesten Lots abhängig von den Arten der elektronische Teile, die an der Leiterplatte anzubringen sind, abgeglichen wird.
  • Die vorstehenden und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Offenbarung werden aus der nachfolgenden detaillierten Beschreibung in Zusammenschau mit den Zeichnungen ersichtlicher.
  • In den Zeichnungen:
    • 1 ist eine schematische Draufsicht, die eine elektrische Vorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt;
    • 2 ist eine schematische Querschnittsansicht der elektronischen Vorrichtung entlang einer Linie II-II von 1;
    • 3 ist eine schematisch vergrößerte Querschnittsansicht, die ein erstes elektronisches Teil verbunden mit einer Leiterplatte darstellt;
    • 4 ist eine schematisch vergrößerte Querschnittsansicht, die ein zweites elektronisches Teil verbunden mit der Leiterplatte darstellt;
    • 5 ist eine schematisch vergrößerte Querschnittsansicht, die eine andere Art des zweiten elektronischen Teils verbunden mit der Leiterplatte darstellt;
    • 6 ist eine schematisch vergrößerte Querschnittsansicht, die ein drittes elektronisches Teil verbunden mit der Leiterplatte darstellt;
    • 7 ist eine schematisch vergrößerte Querschnittsansicht, die einen von Herstellungsschritten (eine Lotaufbringungsprozess) darstellt, in dem Aufbringungsprozess-Lote (geringfeste Lote) auf die Leiterplatte aufgebracht werden;
    • 8 ist eine schematisch vergrößerte Querschnittsansicht, die einen weiteren Herstellungsschritt (einen Teileplatzierungsprozess), in dem Platzierungsprozess-Lote auf jede von Elektroden des ersten elektronischen Teils aufgebracht werden, die oberhalb der entsprechenden Aufbringungsprozess-Lote platziert sind;
    • 9 ist eine schematisch vergrößerte Querschnittsansicht, die den Teileplatzierungsprozess (einen ersten Platzierungsprozess) in einem Zustand zeigt, in dem das erste elektronische Teil mit der Leiterplatte verbunden ist;
    • 10 ist eine schematisch vergrößerte Querschnittsansicht, die ferner den Teileplatzierungsprozess (einen zweiten Platzierungsprozess) der Herstellungsschritte zeigt, in dem das zweite elektronische Teil auf dem Aufbringungsprozess-Lot platziert wird, das auf die Leiterplatte aufgebracht wird;
    • 11 ist eine schematisch vergrößerte Querschnittsansicht, die den Teileplatzierungsprozess (den zweiten Platzierungsprozess) der Herstellungsschritte darstellt, in dem das Platzierungsprozess-Lot (ein hochfestes Lot) auf das Aufbringungsprozess-Lot (das geringfeste Lot) aufgebracht wird;
    • 12 ist eine schematisch vergrößerte Querschnittsansicht, die den Teileplatzierungsprozess (den zweiten Platzierungsprozess) darstellt, gemäß dem ein anderer Typ des zweiten elektronischen Teils auf dem Aufbringungsprozess-Lot platziert wird;
    • 13 ist eine schematisch vergrößerte Querschnittsansicht, die ferner den Teileplatzierungsprozess (den zweiten Platzierungsprozess) der Herstellungsschritte darstellt, in dem das Platzierungsprozess-Lot (das hochfeste Lot) auf das Aufbringungsprozess-Lot (das geringfeste Lot) aufgebracht wird;
    • 14 ist eine schematisch vergrößerte Querschnittsansicht, die den Teileplatzierungsprozess (einen dritten Platzierungsprozess) der Herstellungsschritte darstellt, in der das dritte elektronische Teil auf dem Aufbringungsprozess-Lot platziert wird, das auf die Leiterplatte aufgebracht wird; und
    • 15 ist eine schematisch vergrößerte Querschnittsansicht, die ferner den Teileplatzierungsprozess (den dritten Platzierungsprozess) der Herstellungsschritte darstellt, in dem das Platzierungsprozess-Lot (das hochfeste Lot) auf das Aufbringungsprozess-Lot (das geringfeste Lot) aufgebracht wird.
  • Die vorliegende Offenbarung wird nachfolgend mit Bezug auf die Zeichnungen erläutert.
  • Die vorliegende Offenbarung wird auf eine elektronische Vorrichtung 1 angewandt, wie es zum Beispiel in 1 und 2 gezeigt ist. Die elektronische Vorrichtung 1 ist beispielsweise eine elektronische Steuereinheit installiert in einem Fahrzeug. Die elektronische Steuereinheit besteht aus beispielsweise einer Brennkraftmaschinensteuereinheit, einer Servolenkungssteuereinheit, einer Bremsensteuereinheit und so weiter. Die elektronische Vorrichtung 1 ist an so einer Position des Fahrzeugs beispielsweise in einem Motorraum installiert, in der eine Umgebungstemperatur sich stark ändert. Demzufolge wird die elektronische Vorrichtung 1 in einer Umgebung verwendet, in der sich die Temperatur von minus 30 Grad (- 30°C) bis plus 100 Grad (100°C) ändert.
  • Als erstes wird eine Struktur der elektronischen Vorrichtung 1 erläutert. Die elektronische Vorrichtung 1 besteht aus unterschiedlichen Arten elektronischer Teile und/oder Komponenten 10, 10A, 10B & 10C, einer Leiterplatte 20, Verbindungsloten 30 und so weiter. Die elektronische Vorrichtung 1 wird ebenso als eine ECU (Electronic Control Unit, elektronische Steuereinheit) bezeichnet.
  • Wie in 1 und 2 gezeigt ist, bestehen die elektronischen Teile und/oder Komponenten aus BGAs (Ball Grid Array) 10, Chipteilen 10A, Halbleiterpackages 10B, großen Teilen 10C und so weiter. Das BGA 10 wird ebenso als ein erstes elektronisches Teil bezeichnet, die Chipteile 10A und/oder die Halbleiterpackages 10B werden kollektiv (oder selbst) als ein zweites elektronisches Teil bezeichnet und die großen Teile 10C werden als ein drittes elektronisches Teil bezeichnet.
  • In der elektronischen Vorrichtung 1 der vorliegenden Ausführungsform, wie es in 2 gezeigt ist, sind die elektronischen Teile und/oder Komponenten 10-10C an beiden Oberflächen der Leiterplatte 20 angebracht. Jedoch kann die vorliegende Offenbarung ebenso auf eine derartige elektronische Vorrichtung angewandt werden, in der die elektronischen Teile und/oder Komponenten an nur einer Oberfläche der Leiterplatte angebracht sind. Der Einfachheit halber ist in den Zeichnungen von 3 bis 15 die elektronische Vorrichtung 1 gezeigt, in der die elektronischen Teile und/oder Komponenten 10-10C an nur einer Oberfläche der Leiterplatte 20 angebracht sind bzw. werden.
  • Das BGA 10 funktioniert als beispielsweise eine zentrale Verarbeitungsseinheit (Central Processing Unit, CPU), ein nichtflüchtiger Speicher und so weiter. Das BGA 10 besteht aus einem Halbleiterchip, der mit Harz eingegossen ist. Ein linearer Expansionkoeffizient des BGA 10 ist fast gleich zu einem linearen Expansionkoeffizienten eines allgemeinen Harzes, das den Halbleiterchip formt. Demnach ist der lineare Expansionkoeffizient des BGA 10 zwischen 10×10-6/K und 60×10-6/K.
  • Wie in 3 dargestellt ist, hat das BGA 10 Elektroden 11 nur auf einer ihrer Oberflächen (einer Bodenfläche), die der Leiterplatte 20 zugewandt ist, so dass das BGA 10 elektrisch mit der Leiterplatte 20 mittels der Bodenfläche verbunden ist. Das BGA 10 hat eine elektrodenseitige gegenüberliegende Oberfläche 12 an jeder Elektrode 11, wobei die elektrodenseitige gegenüberliegende Oberfläche 12 jeder von ersten Anschlussflächen 220 (nachfolgend erläutert) gegenüberliegt.
  • Wie vorstehend erläutert ist, ist das BGA 10 in der Bedeutung des ersten elektronischen Teils beinhaltet. Jedoch ist das erste elektronische Teil nicht auf das BGA 10 beschränkt. Das BGA 10 ist ein elektronisches Teil eines Flächentyps (areatype electronic part), in dem die mehreren Elektroden 11 zu einer Außenseite des Teils an einer Oberfläche freigelegt sind, die der Leiterplatte 20 gegenüberliegt. Beliebige elektronische Teile des Flächentyps außer dem BGA 10 sind ebenso in dem ersten elektronischen Teil beinhaltet. Zum Beispiel können FCBGA (Flip Chip Ball Grid Array), CSP (Chip Size Package), LGA (Land Grid Array) oder dergleichen als das elektronische Teil in der vorliegenden Offenbarung verwendet werden.
  • Das Chipteil 10A funktioniert als eine passive Komponente wie beispielsweise ein Chipwiderstand, ein Chipkondensator und so weiter. Das Chipteil 10A ist hauptsächlich aus Keramikmaterial gefertigt. Demnach ist ein linearer Expansionkoeffizient des Chipteils 10A zwischen 6×10-6/K und 7×10-6/K.
  • Wie in 4 dargestellt ist, ist das Chipteil 10A quaderförmig ausgebildet und ein Paar Elektroden 11 ist an jeder Seitenfläche des Chipteils 10A ausgebildet. Auf ähnliche Weise wie beim BGA 10 hat das Chipteil 10A hat einer elektrodenseitigen gegenüberliegenden Oberfläche 12 (ein Bodenfläche) an jeder Elektrode 11, wobei die elektrodenseitige gegenüberliegende Oberfläche 12 einer zweiten Anschlussfläche 220A (nachfolgend erläutert) gegenüberliegt.
  • Wie in 5 dargestellt ist, besteht das Halbleiterpackage 10B aus einem Hauptkörperabschnitt und einem Paar Elektroden 11, die sich jeweils nach außen vom Hauptkörperabschnitt erstrecken. In dem Hauptkörperabschnitt ist ein Halbleiterchip mit Harz eingegossen. Demzufolge unterscheidet sich eine Struktur der Elektroden 11 des Halbleiterpackages 10B von der des BGA 10. Ein linearer Expansionkoeffizient des Halbleiterpackages 10B ist gleich zu dem des BGA 10, der zwischen 10×10-6/K und 60×10-6/K liegt.
  • Auf ähnliche Weise wie beim BGA 10 hat das Halbleiterpackage 10B eine elektrodenseitige gegenüberliegende Oberfläche 12 (ein Bodenfläche) an jeder Elektrode 11, wobei die elektrodenseitige gegenüberliegende Oberfläche 12 einer dritten Anschlussfläche 220B (nachfolgend erläutert) gegenüberliegt. Jede der Elektroden 11 des Halbleiterpackages 10B hat zwei gebogene Abschnitte. Ein vorderer Endabschnitt jeder Elektrode 11 erstreckt sich in einer Richtung, was die gleiche wie die eines Wurzelabschnitt der Elektrode 11 ist, die nach außen von einer Seitenfläche des Halbleiterpackage 10B hervorsteht. Die Struktur der Elektrode 11 wird als eine Gull-Wing-Struktur oder eine Scolopendridfußstruktur bezeichnet.
  • Wie vorstehend erläutert ist, sind das Chipteil 10A und/oder das Halbleiterpackage 10B in der Bedeutung des zweiten elektronischen Teils beinhaltet. Jedoch ist das zweite elektronische Teil nicht auf den Chipteil 10A und/oder das Halbleiterpackage 10B beschränkt. Irgendeine Art des elektronischen Teils, die die Elektroden 11 an seinen Seitenflächen hat und von der jede Elektrode die elektrodenseitige gegenüberliegende Oberfläche 12 hat, ist in dem zweiten elektronischen Teil beinhaltet.
  • Das Halbleiterpackage 10B ist ein elektronisches Teil eines oberflächenmontierten Typs, der die Elektroden nach außen von den Seitenflächen seines Hauptkörperabschnitts hervorstehend hat. Demnach können in der vorliegenden Offenbarung, QFP (Quad Flat Package), QFJ (Quad Flat J-Ieaded Package) oder dergleichen ebenso als das zweite elektronische Teil anstelle des Halbleiterpackages 10B verwendet werden.
  • Wie in 2 dargestellt ist, entspricht das große Teil 10C einem elektronischen Teil, das größer ist als die anderen elektronischen Teile und/oder Komponenten wie beispielsweise die BAGs 10, die Chipteile 10A und die Halbleiterpackages 10B. Eine Teilhöhe entspricht einer Länge der elektronische Teile und/oder Komponenten in einer Richtung senkrecht zu einer Befestigungsfläche 21 der Leiterplatte 20, an der die elektronischen Teile und/oder Komponenten angebracht sind. Das große Teil 10C funktioniert beispielsweise als ein Aluminium-Elektrolyse-Kondensator, ein Solenoid oder dergleichen. Eine Körpergröße des großen Teils 10C ist größer als die des BGA 10, des Chipteils 10A und des Halbleiterpackages 10B.
  • Wie in 6 dargestellt ist, hat das große Teil 10C Elektroden 11 auf seiner Oberfläche (einer Bodenfläche), die der Leiterplatte 20 zugewandt ist. Die Bodenfläche des großen Teils 10C ist an der Befestigungsfläche 21 der Leiterplatte 20 angebracht. Jede der Elektroden 11 ist nicht nur auf der Bodenfläche des großen Teils 10C sondern ebenso auf seiner Seitenfläche ausgebildet. In anderen Worten erstreckt sich die Elektrode 11 kontinuierlich von der Bodenfläche zur Seitenfläche. Auf ähnliche Weise wie beim BGA 10, beim Chipteil 10A und dem Halbleiterpackage 10B, hat das große Teil 10C eine elektrodenseitige gegenüberliegende Oberfläche 12 (an der Bodenfläche) an jeder Elektrode 11, wobei die elektrodenseitige gegenüberliegende Oberfläche 12 einer vierten Anschlussfläche 220C gegenüberliegt (nachfolgend erläutert).
  • Wie vorstehend erläutert ist, ist das große Teil 10C in der Bedeutung des dritten elektronischen Teils beinhaltet. Jedoch ist das dritte elektronische Teil nicht auf das große Teil 10C beschränkt. Irgendeine Art des elektronischen Teils und/oder Komponente, die größer ist als das erste elektronische Teil und das zweite elektronische Teil, ist in dem dritten elektronischen Teil beinhaltet.
  • In der Leiterplatte 20 sind elektrisch leitende Leitungsabschnitte 22 auf einer Isolierbasisplatte gebildet, die aus Keramik- oder Harzmaterial gefertigt ist. Ein linearer Expansionkoeffizient der Leiterplatte 20 ist fast gleich zu dem des Keramik- oder die Harzmaterials. Exakter ist der lineare Expansionkoeffizient der Leiterplatte 20 zwischen 12×10-6/K und 16×10-6/K.
  • Die Leiterplatte 20 hat die Befestigungsfläche 21, an der die elektronischen Teile und/oder Komponenten 10-10C angebracht sind. Wie in 3 bis 6 gezeigt ist, umfassen die Leitungsabschnitte 22 die Anschlussfläche(n) 220 (220A, 220B, 220C), einen innenliegenden Leitungsabschnitt(innenliegende Leitungsabschnitte) 221 und ein Via(Vias) 222. Jede der Anschlussflächen 220, 220A, 220B und 220C ist ein Abschnitt der Leiterplatte 20, der auf der Befestigungsfläche 21 als ein Teil der Leitungsabschnitte 22 gebildet ist. Die erste Anschlussfläche 220, die zweite Anschlussfläche 220A, die dritte Anschlussfläche 220B und die vierte Anschlussfläche 220C sind in der Leiterplatte 20 gebildet. Die erste Anschlussfläche 220 ist auf der Befestigungsfläche 21 ausgebildet. Die erste Anschlussfläche 220 hat eine leitungsseitige gegenüberliegende Oberfläche 23, die der elektrodenseitigen gegenüberliegenden Oberfläche 12 des BGA 10 gegenüberliegt. Auf ähnliche Weise hat jede der zweiten Anschlussfläche 220A, der dritten Anschlussfläche 220B und der vierten Anschlussfläche 220C eine leitungsseitige gegenüberliegende Oberfläche 23, die jeweils jeder der elektrodenseitigen gegenüberliegenden Oberflächen 12 des Chipteils 10A, des Halbleiterpackages 10B und des großen Teils 10C gegenüberliegt.
  • Jeder der innenliegenden Leitungsabschnitte 221 und des Via 222 ist ein Abschnitt der Leiterplatte 20 gebildet in der Isolierbasisplatte als ein Teil des Leitungsabschnitts 22. Der innenliegende Leitungsabschnitt 221 ist in einem Inneren bzw. innerhalb der Leiterplatte 20 in Schichten in einer Richtung senkrecht zu der Befestigungsfläche 21 ausgebildet. Der innenliegende Leitungsabschnitt 221 erstreckt sich in einer Richtung parallel zu der Befestigungsfläche 21. Das Via 222 erstreckt sich in der Richtung senkrecht zur Befestigungsfläche 21. Das Via 222 verbindet die erste Anschlussfläche 220 mit dem innenliegenden Leitungsabschnitt 221 elektrisch. Obwohl nicht in den Zeichnungen gezeigt, verbindet das Via 222 ferner elektrisch die innenliegende Leitungsabschnitte 221 miteinander.
  • Wie in 3 dargestellt ist, verbindet das Verbindungslot 30 elektrisch und mechanisch jede der Elektroden 11 des BGA 10 mit der entsprechenden ersten Anschlussfläche 220. Nachfolgend wird „elektrisch und mechanisch verbinden“ ebenso einfach durch „verbinden“ ausgedrückt. Das Verbindungslot 30, das die Elektrode 11 des BGA 10 mit der ersten Anschlussfläche 220 verbindet, befindet sich zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23. Das Verbindungslot 30 für das BGA 10 (das erste elektronische Teil 10) wird ebenso als ein erstes Verbindungslot 30A bezeichnet. Es ist nicht immer notwendig, alles des ersten Verbindungslots 30A an der Position dazwischen zu platzieren. In anderen Worten kann die vorliegende Offenbarung ebenso auf einen Fall angewandt werden, in dem nur ein Teil der ersten Verbindungslote 30A sich dazwischen befindet.
  • Wenn das BGA 10 mit der Leiterplatte 20 verbunden ist, hat das erste Verbindungslot 30A eine Ballform. In der vorliegenden Offenbarung ist die Ballform so definiert, dass eine Querschnittsfläche des ersten Verbindungslots 30A auf einer Ebene parallel zu der Befestigungsfläche 21 nicht nur in einer Richtung von der elektrodenseitigen gegenüberliegenden Oberfläche 12 zu einem Zwischenabschnitt des ersten Verbindungslots 30A sondern ebenso in einer Richtung von der leitungsseitigen gegenüberliegenden Oberfläche 23 zum Zwischenabschnitt größer wird. In anderen Worten wird eine tangentiale Linie einer äußeren Umfangsfläche des ersten Verbindungslots 30A bezüglich der Befestigungsfläche 21 in der Richtung von der elektrodenseitigen gegenüberliegenden Oberfläche 12 zum Zwischenabschnitt größer. Auf ähnliche Weise wird die tangentiale Linie der äußeren Umfangsfläche des ersten Verbindungslots 30A bezüglich der Befestigungsfläche 21 in der Richtung von der leitungsseitigen gegenüberliegenden Oberfläche 23 zum Zwischenabschnitt größer. Demzufolge bekommt die tangentiale Linie bezüglich der Befestigungsfläche 21 schließlich am Zwischenabschnitt einen rechten Winkel.
  • Wie in 4 dargestellt ist, verbindet das Verbindungslot 30 die Elektrode 11 des Chipteils 10A mit der zweiten Anschlussfläche 220A. Das Verbindungslot 30 für den Chipteil 10A (den zweiten elektronischen Teil 10A) wird ebenso als ein zweites Verbindungslot 30B bezeichnet. Ein Innenteil des zweiten Verbindungslots 30B befindet sich an einer gegenüberliegenden Position zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23, während sich ein Außenteil des zweiten Verbindungslots 30B an einer nicht gegenüberliegenden Position außer der gegenüberliegende Position befindet. Genauer gesagt, da die leitungsseitige gegenüberliegende Oberfläche 23 der zweiten Anschlussfläche 220A größer ist als die elektrodenseitige gegenüberliegende Oberfläche 12 des Chipteils 10A und das zweite Verbindungslot 30B auf einer gesamten Oberfläche der leitungsseitigen gegenüberliegenden Oberfläche 23 ausgebildet ist, ist das zweite Verbindungslot 30B ebenso zwischen der Seitenfläche der Elektrode 11 (die senkrecht zu der elektrodenseitigen gegenüberliegenden Oberfläche 12, das heißt, zur Bodenfläche der Elektrode 11 ist) und der nicht gegenüberliegenden Position der leitungsseitigen gegenüberliegenden Oberfläche 23 gebildet. In anderen Worten, wie es in 4 gezeigt ist, wird die vorliegende Offenbarung ebenso auf den Fall angewandt, in dem das Chipteil 10A mit der Leiterplatte 20 verbunden ist und das zweite Verbindungslot 30B nicht nur an der gegenüberliegenden Position zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 sondern ebenso an der nicht gegenüberliegenden Position außer der gegenüberliegenden Position platziert ist bzw. wird.
  • Ferner, wie es in 5 gezeigt ist, verbindet das Verbindungslot 30 das Halbleiterpackage 10B mit der dritten Anschlussfläche 220B. Das Verbindungslot 30 für das Halbleiterpackage 10B (das zweite elektronische Teil 10B) wird ebenso als das zweite Verbindungslot 30B bezeichnet. Auf ähnliche Weise wie beim Chipteil 10A, befindet sich ein Teil des zweiten Verbindungslots 30B an einer nicht gegenüberliegenden Position außer einer gegenüberliegenden Position zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23. Genauer gesagt ist das zweite Verbindungslot 30B ebenso an der nicht gegenüberliegenden Position der leitungsseitigen gegenüberliegenden Oberfläche 23 gebildet, wenn das zweite Verbindungslot 30 auf der leitungsseitigen gegenüberliegenden Oberfläche 23 der dritten Anschlussfläche 220B gebildet ist. In anderen Worten, wie es in 5 gezeigt ist, wird die vorliegende Offenbarung ebenso auf den Fall angewandt, in dem das Halbleiterpackage 10B mit der Leiterplatte 20 verbunden ist und das zweite Verbindungslot 30B sich nicht nur an der gegenüberliegenden Position zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 sondern ebenso an der nicht gegenüberliegenden Position außer der gegenüberliegenden Position befindet.
  • Wenn das Chipteil 10A oder das Halbleiterpackage 10B mit der Leiterplatte 20 verbunden ist, hat die zweite Verbindungslot 30B eine Bergfußform. In der vorliegenden Offenbarung ist die Bergfußform so definiert, dass eine Querschnittsfläche des zweiten Verbindungslots 30B auf einer Ebene parallel zu der Befestigungsfläche 21 in einer Richtung von der elektrodenseitigen gegenüberliegenden Oberfläche 12 zu der leitungsseitigen gegenüberliegenden Oberfläche 23 größer wird. In anderen Worten wird insbesondere im Fall des Chipteils 10A eine tangentiale Linie einer äußeren Umfangsfläche des zweiten Verbindungslots 30B bezüglich der Befestigungsfläche 21 in der Richtung von der elektrodenseitigen gegenüberliegenden Oberfläche 12 zu der leitungsseitigen gegenüberliegenden Oberfläche 23 kleiner. Demzufolge nähert sich die tangentiale Linie der Linie parallel zu der Befestigungsfläche 21 in der Richtung zu der leitungsseitigen gegenüberliegenden Oberfläche 23 an. Die Bergfußform wird ebenso als Kantenverrundungsgemometrie bezeichnet.
  • Ferner, wie es in 6 gezeigt ist, verbindet das Verbindungslot 30 die Elektroden 11 des großen Teils 10C mit der vierten Anschlussfläche 220C. Das Verbindungslot 30 für den großen Teil 10C wird ebenso als ein drittes Verbindungslot 30C bezeichnet. Auf ähnliche Weise wie beim Chipteil 10A oder dem Halbleiterpackage 10B, befindet sich ein Teil des dritten Verbindungslots 30C an einer nicht gegenüberliegenden Position außer einer gegenüberliegenden Position zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23.
  • Auf ähnliche Weise wie beim Chipteil 10A, hat das große Teil 10C die Elektrode 11 nicht nur auf einer horizontalen Oberfläche (einer Bodenfläche) und einer vertikalen Oberfläche (einer Seitenfläche) gebildet, wobei sich die vertikale Oberfläche (die Seitenfläche) in einer Richtung senkrecht zu der elektrodenseitigen gegenüberliegenden Oberfläche 12 erstreckt. Da das dritte Verbindungslot 30C ebenso auf der vertikalen Oberfläche ausgebildet ist, befindet sich das dritte Verbindungslot 30C nicht nur an der gegenüberliegenden Position zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 sondern ebenso an der nicht gegenüberliegenden Position der leitungsseitigen gegenüberliegenden Oberfläche 23 außer der gegenüberliegenden Position.
  • Wie in 6 dargestellt ist, hat auf ähnliche Weise wie das Chipteil 10A oder das Halbleiterpackage 10B, das dritte Verbindungslot 30C die Bergfußform, wenn das große Teil 10C mit der Leiterplatte 20 verbunden ist.
  • Das Verbindungslot 30 (jedes der ersten bis dritten Verbindungslote 30A bis 30C) besteht aus zwei Arten von Lotmaterial mit unterschiedlicher Zugfestigkeit, das heißt, einem geringfesten Lot 31 und einem hochfesten Lot 32. Die Zugfestigkeit entspricht einer Kraft pro Flächeneinheit des Lotmaterials, wenn das Lotmaterial bricht. Jedes des geringfesten und des hochfesten Lots 31 und 32 hat eine vorbestimmte Zugfestigkeit.
  • Das geringfeste Lot 31 ist eines der Lotmaterialien, die in dem Verbindungslot 30 beinhaltet sind. Das geringfeste Lot 31 besteht hauptsächlich aus Zinn (Sn) und Silber (Ag), wobei ein Verhältnis von Sn zu Ag sechs zu eins ist (das heißt, Sn : Ag = 6 : 1). Die Zugfestigkeit des geringfesten Lots 31 ist zwischen 40 MPa und 50 MPa.
  • Das hochfeste Lot 32 ist gleichermaßen eines der Lotmaterialien, die in dem Verbindungslot 30 beinhaltet sind. Das hochfeste Lot 32 besteht aus: Silber (Ag) zwischen 1 und 4 Massenprozent; Kupfer (Cu) zwischen 0.6 und 0.8 Massenprozent; Antimon (Sb) zwischen 1 und 5 Massenprozent; Nickel (Ni) zwischen 0.01 und 0.2 Massenprozent und dem Rest aus Zinn (Sn). Die Zugfestigkeit des hochfesten Lots 32 ist zwischen 90 MPa und 100 MPa.
  • Ein Verhältnis des geringfesten Lots 31 zum hochfesten Lot 32, das in dem Verbindungslot 30 beinhaltet sein soll, wird basierend auf einem Ergebnis eines Ausdauertests mit zirkulierender Wärme bestimmt, was einem beschleunigten Test einer Verwendungsumgebung für die elektronische Vorrichtung 1 entspricht. Alternativ wird das Verhältnis zwischen dem geringfesten Lot 31 und dem hochfesten Lot 32 basierend auf einer Vorhersage bestimmt, die durch Stressanalyse wie beispielsweise einem Finite-Elemente-Ansatz oder dergleichen berechnet wird.
  • Zum Beispiel ist in dem Fall des BGA 10 das BGA 10 mit der Leiterplatte 20 durch das Verbindungslot 30 verbunden. Danach wird der Ausdauertest oder die Stressanalyse ausgeführt. Wenn die Leiterplatte 20 in dem Ausdauertest beschädigt wird oder in der Stressanalyse als beschädigt angenommen wird, wird das Verhältnis zwischen dem geringfesten Lot 31 und dem hochfesten Lot 32, die in dem Verbindungslot 30 beinhaltet sein sollen, geändert, um die Performanz des Verbindungslots 30 zu verbessern, und der Ausdauertest oder die Stressanalyse werden erneut ausgeführt. Es ist möglich, ein angemessenes Verhältnis zwischen dem geringfesten Lot 31 und dem hochfesten Lot 32, die in dem Verbindungslot 30 beinhaltet sein sollen, zum Verbinden das BGA 10 mit der Leiterplatte 20 herauszufinden, indem der vorstehende Test und/oder die Stressanalyse wiederholt ausgeführt werden.
  • In dem Verbindungslot 30 (das erste Verbindungslot 30A) mit der Ballform, ist das geringfeste Lot 31 in dem ersten Verbindungslot 30A mehr als das hochfeste Lot 32 beinhaltet.
  • In dem Verbindungslot 30 (dem zweiten Verbindungslot 30B) mit der Bergfußform, ist das hochfeste Lot 32 in dem zweiten Verbindungslot 30B mehr als das geringfeste Lot 31 beinhaltet. Alternativ kann das zweite Verbindungslot 30B nur aus dem hochfesten Lot 32 bestehen.
  • Wie vorstehend beschrieben ist, ist das hochfeste Lot 32 in dem Verbindungslot mehr als das geringfeste Lot 31 in dem Fall des zweiten Verbindungslots 30B mit der Bergfußform beinhaltet. Jedoch ist in dem Fall des dritten Verbindungslots 30C zum Verbinden des großen Teils 10C mit der Leiterplatte 20 das geringfeste Lot 31 in dem Verbindungslot mehr als das hochfeste Lot 32 unabhängig von der Form des Verbindungslots 30 beinhaltet.
  • In der elektronischen Vorrichtung 1 der vorliegenden Ausführungsform ist ein Verbinder 40 mit der Leiterplatte 20 verbunden. Der Verbinder 40 ist eine der Komponenten der elektronischen Vorrichtung 1 zum elektrischen Verbinden der elektronischen Vorrichtung 1 mit einer elektrischen und/oder elektronischen Außenvorrichtung. Wie in 1 dargestellt ist, sind Außenanschlussabschnitte 41 des Verbinders 40 durch ein Gehäuse 42 bedeckt. Die Anschlussabschnitte (einschließlich der Außen- und Innenanschlussabschnitte 41) sind leitende Elemente verbunden mit der Leiterplatte 20.
  • In der elektronischen Vorrichtung 1 der vorliegenden Ausführungsform ist die elektronische Vorrichtung 1 in einem Vorrichtungsgehäuse 50 aufgenommen. Das Vorrichtungsgehäuse 50 ist hauptsächlich aus Aluminium gefertigt. Das Vorrichtungsgehäuse 50 schützt die elektronische Vorrichtung 1 vor der Außenseite bzw. vor äußeren Einflüssen.
  • (Herstellungsverfahren)
  • Ein Herstellungsverfahren für die elektronische Vorrichtung 1 wird mit Bezug auf 7 bis 15 erläutert. In dem Herstellungsverfahren der elektronischen Vorrichtung 1 werden ein Lotaufbringungsprozess, ein Teileplatzierungsprozess und ein Lotwiederaufschmelzprozess in dieser Reihenfolge ausgeführt. In der folgenden Erläuterung in der jedes der elektronischen Teile mit Bezug auf 7 bis 15 erläutert ist, wird der Einfachheit halber nur das Herstellungsverfahren zum Anbringen der elektronischen Teile an einer der Plattenoberflächen der Leiterplatte 20 erläutert. Jedoch ist die vorliegende Offenbarung nicht auf das Verfahren zum Anbringen die elektronische Teile an nur einer Plattenoberfläche beschränkt.
  • (Lotaufbringungsprozess)
  • Wie in 7 gezeigt ist, wird das geringfeste Lot 31 auf jede der Anschlussflächen 220 bis 220C der Leiterplatte 20 in dem Lotaufbringungsprozess aufgebracht. Genauer gesagt wird das geringfeste Lot 31 auf die erste Anschlussfläche 220, die zweite Anschlussfläche 220A, die dritte Anschlussfläche 220B und die vierte Anschlussfläche 220C aufgebracht, obwohl die dritte und die vierte Anschlussfläche 220B und 220C nicht in 7 gezeigt sind. Der Lotaufbringungsprozess wird beispielsweise durch Verwenden eines Dispensers oder durch ein Siebdruckverfahren ausgeführt, so dass das geringfeste Lot 31 einer vorbestimmten Menge auf jede der Anschlussflächen aufgebracht wird. Das geringfeste Lot 31 kann auf jede der Anschlussflächen eine nach der anderen aufgebracht werden oder kann auf allen Anschlussflächen gleichzeitig aufgebracht werden.
  • In der vorliegenden Ausführungsform wird das geringfeste Lot 31 beispielsweise auf jeder der Anschlussflächen aufgebracht. Die vorliegende Offenbarung ist nicht auf den Lotaufbringungsprozess des geringfesten Lots 31 beschränkt. Das hochfeste Lot 32 kann ebenso auf jeder der Anschlussflächen in dem Lotaufbringungsprozess aufgebracht werden. In der vorliegenden Anmeldung wird eines des geringfesten Lots 31 und des hochfesten Lots 32, das auf die Anschlussflächen 220 bis 220C in dem Lotaufbringungsprozess aufgebracht wird, als ein Aufbringungsprozess-Lot bezeichnet.
  • (Teileplatzierungsprozess)
  • In dem Teileplatzierungsprozess werden das hochfeste Lot 32 und das BGA 10, das hochfeste Lot 32 und das Chipteil 10A, das hochfeste Lot 32 und das Halbleiterpackage 10B oder das hochfeste Lot 32 und das große Teil 10C auf dem geringfesten Lot 31 (dem Aufbringungsprozess-Lot) der entsprechenden Anschlussfläche platziert. Der Teileplatzierungsprozess für das BGA 10, das Chipteil 10A, das Halbleiterpackage 10B und das große Teil 10C wird nachfolgend jeweils detailliert erläutert.
  • Der Teileplatzierungsprozess für das BGA 10 und das hochfeste Lot 32 wird mit Bezug auf 8 und 9 erläutert. Wie in 8 gezeigt ist, befindet sich das BGA 10 durch Verwenden beispielsweise einer Chipmontagevorrichtung oder dergleichen in einem Zustand, in dem das hochfeste Lot 32 an jeder der Elektroden 11 des BGA 10 angebracht ist, so dass jede der Elektroden 11 der BGA 10 sich an einer Position direkt oberhalb dem jeweiligen geringfesten Lot 31 der entsprechenden Anschlussfläche 220 befindet bzw. platziert ist oder wird. Das hochfeste Lot 32, das an der Elektrode 11 in dem Teileplatzierungsprozess angebracht ist, wird ebenso als ein Platzierungsprozess-Lot bezeichnet.
  • Wie in 9 dargestellt ist, befindet (der Ausdruck „befinden“ entspricht wo angemessen „platziert werden“ oder „platziert sein“ und umgekehrt) sich jede Elektrode 11 des BGA 10, auf die das hochfeste Lot 32 (das Platzierungsprozess-Lot) aufgebracht ist (der Ausdruck „angebracht sein“ entspricht wo angemessen „aufgebracht werden“ und umgekehrt), an der Position oberhalb jeder der ersten Anschlussflächen 220, auf die das geringfeste Lot 31 (das Aufbringungsprozess-Lot) aufgebracht ist. Eine Menge des hochfesten Lots 32, das auf die Elektrode 11 aufgebracht wird, ist kleiner als die des geringfesten Lots 31, das auf die erste Anschlussfläche 220 in dem Lotaufbringungsprozess aufgebracht wird. In anderen Worten wird das hochfeste Lot 32 auf die Elektrode 11 in dem Teileplatzierungsprozess aufgebracht, wobei die Menge des hochfesten Lots 32 kleiner als die des geringfesten Lots 31 ist, was der vorbestimmten Menge entspricht, die in dem Lotaufbringungsprozess bestimmt wird. In dem Teileplatzierungsprozess für das BGA 10 werden das geringfeste Lot 31 und das hochfeste Lot 32 an der Position zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 platziert. Der Teileplatzierungsprozess für das BGA 10 wird ebenso als ein erster Platzierungsprozess bezeichnet.
  • Der Teileplatzierungsprozess für den Chipteil 10A und das hochfeste Lot 32 wird mit Bezug auf 10 und 11 erläutert. Wie in 11 gezeigt ist, werden das Chipteil 10A und das hochfeste Lot 32 jeweils separat auf dem geringfesten Lot 31 für den Chipteil 10A platziert. Genauer gesagt befindet sich das Chipteil 10A auf dem geringfesten Lot 31 in einem Zustand, in dem das hochfeste Lot 32 nicht an der Elektrode 11 des Chipteils 10A angebracht ist, wie es in 10 gezeigt ist. Das Chipteil 10A wird auf dem geringfesten Lot 31 durch Verwenden beispielsweise der Chipmontagevorrichtung oder dergleichen platziert. In dem Teileplatzierungsprozess des Chipteils 10A wird das Chipteil 10A an einer derartigen Position platziert, bei der mindestens ein Teil des geringfesten Lots 31 zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 angeordnet ist.
  • Wie in 11 gezeigt ist, wird in dem Teileplatzierungsprozess für den Chipteil 10A das hochfeste Lot 32 auf das geringfeste Lot 31 aufgebracht, nachdem das Chipteil 10A auf dem geringfesten Lot 31 platziert ist, das auf der zweiten Anschlussfläche 220A aufgebracht wird. Während dem Teileplatzierungsprozess für das Chipteil 10A, wird das hochfeste Lot 32 an einer derartigen Position des geringfesten Lots 31 aufgebracht, bei der die Elektrode 11 des Chipteils 10A nicht platziert ist. Die Menge des hochfesten Lots 32 ist größer als die des geringfesten Lots 31, das auf der zweiten Anschlussfläche 220A in dem Lotaufbringungsprozess aufgebracht wird. In anderen Worten wird das hochfeste Lot 32 auf das geringfeste Lot 31 in dem Teileplatzierungsprozess für den Chipteil 10A aufgebracht, wobei die Menge des hochfesten Lots 32 größer als die des geringfesten Lots 31 ist, was der vorbestimmten Menge entspricht, die in dem Lotaufbringungsprozess bestimmt wird. Wie vorstehend beschrieben ist, werden das Chipteil 10A und das hochfeste Lot 32 separat auf dem geringfesten Lot 31 in dem Teileplatzierungsprozess platziert. Das hochfeste Lot 32 wird auf das geringfeste Lot 31 aufgebracht, indem beispielsweise der Dispenser oder dergleichen verwendet wird.
  • Der Teileplatzierungsprozess für das Halbleiterpackage 10B und das hochfeste Lot 32 wird mit Bezug auf 12 und 13 erläutert. Wie in 13 dargestellt ist, werden das Halbleiterpackage 10B und das hochfeste Lot 32 separat auf dem geringfesten Lot 31 für das Halbleiterpackage 10B platziert. Genauer gesagt wird das Halbleiterpackage 10B auf dem geringfesten Lot 31 in einem Zustand platziert, in dem das hochfeste Lot 32 nicht an der Elektrode 11 des Halbleiterpackages 10B angebracht ist, wie es in 12 gezeigt ist. Das Halbleiterpackage 10B wird oberhalb des geringfesten Lots 31 durch Verwenden beispielsweise der Chipmontiervorrichtung oder dergleichen platziert. Auf ähnliche Weise wie beim Chipteil 10A wird in dem Teileplatzierungsprozess des Halbleiterpackages 10B, das Halbleiterpackage 10B bei einer derartigen Position platziert bei der mindestens ein Teil des geringfesten Lots 31 zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 angeordnet ist.
  • Wie in 13 dargestellt ist, wird in dem Teileplatzierungsprozess für das Halbleiterpackage 10B, das hochfeste Lot 32 auf das geringfeste Lot 31 aufgebracht, nachdem das Halbleiterpackage 10B auf dem geringfesten Lot 31 platziert ist, das auf der dritten Anschlussfläche 220B platziert ist. Während der Teileplatzierungsprozess für das Halbleiterpackage 10B wird das hochfeste Lot 32 an einer derartigen Position des geringfesten Lots 31 aufgebracht, bei der die Elektrode 11 des Halbleiterpackages 10B nicht platziert ist bzw. wird. Auf ähnliche Weise wie beim Chipteil 10A ist die Menge des hochfesten Lots 32 größer als die des geringfesten Lots 31, das auf die dritte Anschlussfläche 220B in dem Lotaufbringungsprozess aufgebracht wird. Wie vorstehend erläutert ist, werden das Halbleiterpackage 10B und das hochfeste Lot 32 jeweils separat auf dem geringfesten Lot 31 in dem Teileplatzierungsprozess platziert. Das hochfeste Lot 32 wird gleichermaßen auf das geringfeste Lot 31 durch Verwenden beispielsweise des Dispensers oder dergleichen aufgebracht.
  • Der Teileplatzierungsprozess des Chipteils 10A und der Teileplatzierungsprozess des Halbleiterpackages 10B werden kollektiv als ein zweiter Platzierungsprozess bezeichnet.
  • Der Teileplatzierungsprozess für das große Teil 10C und das hochfeste Lot 32 wird mit Bezug auf 14 und 15 erläutert. Wie in 15 gezeigt ist, werden das große Teil 10C und das hochfeste Lot 32 jeweils separat auf dem geringfesten Lot 31 für das große Teil 10C platziert. Genauer gesagt wird das große Teil 10C auf dem geringfesten Lot 31 in einem Zustand platziert, in dem das hochfeste Lot 32 nicht an der Elektrode 11 des großen Teils 10C angebracht ist, wie es in 14 gezeigt ist. Das große Teil 10C wird auf dem geringfesten Lot 31 durch Verwenden beispielsweise der Chipmontagevorrichtung oder dergleichen platziert. Auf ähnliche Weise wie beim Chipteil 10A wird in dem Teileplatzierungsprozess für das große Teil 10C das große Teil 10C bei einer derartigen Position platziert, bei der mindestens ein Teil des geringfesten Lots 31 zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 angeordnet ist.
  • Wie in 15 gezeigt ist, wird in dem Teileplatzierungsprozess für das große Teil 10C, das hochfeste Lot 32 auf das geringfeste Lot 31 aufgebracht, nachdem das große Teil 10C auf dem geringfesten Lot 31 platziert ist, der auf der vierten Anschlussfläche 220C aufgebracht wird. Während des Teileplatzierungsprozesses für das große Teil 10C, wird das hochfeste Lot 32 an einer derartigen Position des geringfesten Lots 31 aufgebracht, bei der die Elektrode 11 das große Teil 10C nicht platziert ist. Die Menge des hochfesten Lots 32 ist kleiner als die des geringfesten Lots 31, das auf die vierte Anschlussfläche 220C in dem Lotaufbringungsprozess aufgebracht wird. Wie vorstehend beschrieben ist, werden das große Teil 10C und das hochfeste Lot 32 jeweils separat auf dem geringfesten Lot 31 in dem Teileplatzierungsprozess platziert. Auf ähnliche Weise wie beim Chipteil 10A oder dem Halbleiterpackage 10B, wird das hochfeste Lot 32 auf das geringfeste Lot 31 durch Verwenden beispielsweise des Dispensers oder dergleichen aufgebracht.
  • Der Teileplatzierungsprozess des großen Teils 10C wird ebenso als ein dritter Platzierungsprozess bezeichnet.
  • In der vorliegenden Ausführungsform wird der Teileplatzierungsprozess derart ausgeführt, dass das hochfeste Lot 32 auf dem geringfesten Lot 31 platziert wird. Die vorliegende Offenbarung ist nicht auf den Teileplatzierungsprozess der vorliegenden Ausführungsform beschränkt. Zum Beispiel können der Lotaufbringungsprozess und der Teileplatzierungsprozess so modifiziert werden, dass das hochfeste Lot 32 auf die Anschlussfläche in dem Lotaufbringungsprozess (als das Aufbringungsprozess-Lot) aufgebracht wird und dass das geringfeste Lot 31 auf dem hochfesten Lot 32 in dem Teileplatzierungsprozess (als das Platzierungsprozess-Lot) platziert wird.
  • (Lotwiederaufschmelzprozess)
  • In dem Lotwiederaufschmelzprozess werden das geringfeste Lot 31 und das hochfeste Lot 32 geschmolzen und verhärten sich dann, so dass das Verbindungslot 30 (das erste bis dritte Verbindungslot 30A bis 30C) gebildet ist. Wenn das Verbindungslot 30 gebildet ist, ist jedes der elektronischen Teile und/oder Komponenten mit der Leiterplatte 20 verbunden.
  • In dem Lotwiederaufschmelzprozess des BGA 10 werden das geringfeste Lot 31 und das hochfeste Lot 32 durch Wärme zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 geschmolzen. Das geschmolzene Lot des geringfesten Lots 31 und das geschmolzene Lot des hochfesten Lots 32 vermischen sich miteinander durch Konvektion, um dabei das erste Verbindungslot 30A in einem geschmolzenen Zustand auszubilden. Das Verbindungslot 30 in dem geschmolzenen Zustand wird durch seine Oberflächenspannung zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 gerundet. Danach erhärtet sich das Verbindungslot 30, um das erste Verbindungslot 30A mit der Ballform auszubilden.
  • In dem Lotwiederaufschmelzprozess des Chipteils 10A werden das geringfeste Lot 31 und das hochfeste Lot 32, die auf dem geringfesten Lot 31 platziert sind, gleichermaßen durch Wärme geschmolzen. Auf ähnliche Weise wie beim BGA 10 vermischen sich das geschmolzene Lot des geringfesten Lots 31 und das geschmolzene Lot des hochfestes Lots 32, um dabei das zweite Verbindungslot 30B in dem geschmolzenen Zustand auszubilden. Das Verbindungslot 30 in dem geschmolzenen Zustand breitet sich über die elektrodenseitige gegenüberliegende Oberfläche 12 (einschließlich der Seitenfläche senkrecht zur Leiterplatte 20) und die leitungsseitige gegenüberliegende Oberfläche 23 aus. Als ein Ergebnis daraus, dass sich das geschmolzene Lot ausbreitet und sich danach verhärtet, ist das zweite Verbindungslot 30B der Bergfußform zwischen der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 gebildet.
  • In dem Lotwiederaufschmelzprozess des Halbleiterpackages 10B werden das geringfeste Lot 31 und das hochfeste Lot 32, die auf dem geringfesten Lot 31 platziert sind, gleichermaßen durch Wärme geschmolzen. Auf die gleiche Weise wie beim BGA 10 und dem Chipteil 10A vermischen sich das geschmolzene Lot des geringfesten Lots 31 und das geschmolzene Lot des hochfesten Lots 32 miteinander, um dabei das zweite Verbindungslot 30B in dem geschmolzenen Zustand auszubilden. Das Verbindungslot 30 in dem geschmolzenen Zustand breitet sich über die leitungsseitige gegenüberliegende Oberfläche 23 aus. Danach verhärtet sich das geschmolzene Lot und das zweite Verbindungslot 30B der Bergfußform ist auf der leitungsseitigen gegenüberliegenden Oberfläche 23 gebildet.
  • In dem Lotwiederaufschmelzprozess des großen Teils 10C werden das geringfeste Lot 31 und das hochfeste Lot 32, die auf dem geringfesten Lot 31 platziert sind, gleichermaßen durch Wärme geschmolzen. Auf die gleiche Weise wie beim BGA 10, dem Chipteil 10A und dem Halbleiterpackage 10B vermischen sich das geschmolzene Lot des geringfesten Lots 31 und das geschmolzene Lot des hochfesten Lots 32 miteinander, um dabei das dritte Verbindungslot 30C in dem geschmolzenen Zustand zu bilden. Das Verbindungslot 30 in dem geschmolzenen Zustand breitet sich über die elektrodenseitige gegenüberliegende Oberfläche 12 des großen Teils 10C (einschließlich der Seitenfläche davon senkrecht zur Leiterplatte 20) und die leitungsseitige gegenüberliegende Oberfläche 23 aus. Danach verhärtet sich das geschmolzene Lot und das dritte Verbindungslot 30C mit der Bergfußform ist auf der leitungsseitigen gegenüberliegenden Oberfläche 23 gebildet.
  • Gemäß dem Herstellungsverfahren für die elektronische Vorrichtung 1 der vorliegenden Ausführungsform werden das geringfeste Lot 31 und das hochfeste Lot 32 jeweils auf die entsprechenden Abschnitte in den unterschiedlichen Prozessen aufgebracht. Die vorliegende Offenbarung ist nicht auf die vorliegende Ausführungsform beschränkt. Zum Beispiel kann ein derartiges Verbindungslot verwendet werden, wobei das geringfeste Lot 31 und das hochfeste Lot 32 vorab in einem Zustand vermischt werden, in dem eine Menge des hochfesten Lots 32 größer als die des geringfesten Lots 31 gemacht wird. Ein derart vermischtes Verbindungslot kann verwendet werden, wenn das BGA 10 mit der Leiterplatte 20 verbunden wird. Auf ähnliche Weise kann ein anderes vermischtes Verbindungslot verwendet werden, wenn das Chipteil 10A, das Halbleiterpackage 10B und/oder das große Teil 10C mit der Leiterplatte 20 verbunden werden.
  • In der vorliegenden Ausführungsform wird das geringfeste Lot 31 mit der vorbestimmten Menge auf die Anschlussfläche in dem Lotaufbringungsprozess aufgebracht. Die vorliegende Offenbarung ist nicht auf die Ausführungsform beschränkt. Zum Beispiel muss die Menge des geringfesten Lots 31, das auf die erste Anschlussfläche 220 in dem Lotaufbringungsprozess aufzubringen ist, nicht zwingend die vorbestimmte Menge sein, solange die Menge des geringfesten Lots 31 größer ist als die des hochfesten Lots 32, das auf die Elektrode 11 des BGA 10 in dem Teileplatzierungsprozess aufgebracht wird. Auf ähnliche Weise muss die Menge des geringfesten Lots 31, das auf die zweite Anschlussfläche 220A oder die dritte Anschlussfläche 220B aufzubringen ist, nicht die feste vorbestimmte Menge sein, solange die Menge des geringfesten Lots 31 kleiner ist als die des hochfesten Lots 32, das auf das geringfeste Lot 31 auf jeder der Anschlussflächen in dem Teileplatzierungsprozess aufgebracht wird.
  • (Vorteile der Ausführungsform)
  • Gemäß der vorliegenden Ausführungsform wird das Verbindungslot 30 (30A, 30B, 30C), das aus dem geringfesten Lot 31 und dem hochfesten Lot 32 besteht, zum Verbinden der elektronischen Teile und/oder Komponenten mit der Leiterplatte 20 verwendet. Ein Verhältnis zwischen dem geringfesten Lot 31 und dem hochfesten Lot 32 wird abhängig von der Art der elektronischen Teile und/oder Komponenten geändert. Gemäß so einer Struktur, ist es möglich, die Lebensdauer für den Normalbetrieb der elektronischen Vorrichtung 1 zu verlängern.
  • (A1) Insbesondere ist das Verbindungslot 30 (das erste Verbindungslot 30A) zum Verbinden des BGA 10 mit der Leiterplatte 20 mit der Ballform ausgebildet. Bei der Ballform wird die Querschnittsfläche des ersten Verbindungslots 30A auf der Ebene parallel zu der Befestigungsfläche 21 in der Richtung vom Zwischenabschnitt des ersten Verbindungslots 30A zu jeder der elektrodenseitigen gegenüberliegenden Oberfläche 12 und der leitungsseitigen gegenüberliegenden Oberfläche 23 kleiner. In anderen Worten ist ein Winkel zwischen der tangentialen Linie der äußeren Umfangsfläche des ersten Verbindungslots 30A und der der Elektrodenseite gegenüberliegende Oberfläche 12 ein spitzer Winkel.
  • Eine Scherspannung kann erzeugt werden, wenn die Umgebungstemperatur sich stark ändert. Anschließend ist es wahrscheinlich, dass ein Riss durch die Scherspannung in der Leiterplatte 20 erzeugt wird. In dem ersten Verbindungslot 30A ist die Menge des geringfesten Lots 31 größer ist als die des hochfesten Lots 32, um eine Situation zu vermeiden, dass sich der Stress bzw. die Spannung auf dem ersten Verbindungslot 30A konzentriert und die Scherspannung auf spezifischen Punkten der Leiterplatte 20 konzentriert. Da ein Zugfestigkeit des geringfesten Lots 31 kleiner ist als die des hochfesten Lots 32, kann die Scherspannung leicht in dem ersten Verbindungslot 30A verteilt werden. Demzufolge ist es möglich, Verlässlichkeit des ersten Verbindungslot 30A mit der Ballform, das das BGA 10 mit der Leiterplatte 20 verbindet, zu erhöhen, sogar wenn die Umgebungstemperatur sich stark ändert.
  • (A2) Das zweite Verbindungslot 30B, das das Chipteil 10A oder das Halbleiterpackage 10B mit der Leiterplatte 20 verbindet, ist mit der Bergfußform gebildet. In der Bergfußform wird die Querschnittsfläche des zweiten Verbindungslots 30B auf der Ebene parallel zu der Befestigungsfläche 21 in der Richtung von der elektrodenseitigen gegenüberliegenden Oberfläche 12 zu der leitungsseitigen gegenüberliegenden Oberfläche 23 größer. In anderen Worten ist ein Winkel zwischen der tangentialen Linie der äußeren Umfangsfläche des zweiten Verbindungslots 30B und der elektrodenseitigen gegenüberliegenden Oberfläche 12 ein stumpfer Winkel.
  • Die Scherspannung, die erzeugt wird, wenn die Umgebungstemperatur sich stark ändert, kann nicht leicht auf die Leiterplatte 20 übertragen werden und dadurch kann sich die Scherspannung auf dem zweiten Verbindungslot 30B konzentrieren. In dem zweiten Verbindungslot 30B zum Verbinden des Chipteils 10A oder des Halbleiterpackages 10B mit der Leiterplatte 20 ist die Menge des hochfesten Lots 32 größer als die des geringfesten Lots 31, um Beständigkeit gegen die Scherspannung sicherzustellen. Da die Zugfestigkeit des hochfesten Lots 32 größer ist als die des geringfesten Lots 31, kann das zweite Verbindungslot 30B eine ausreichende Stärke gegen die Scherspannung aufweisen. Demzufolge ist es ebenso möglich, Verlässlichkeit des zweiten Verbindungslots mit 30B der Bergfußform, das den Chipteil 10A oder das Halbleiterpackage 10B mit der Leiterplatte 20 verbindet, zu erhöhen, sogar wenn die Umgebungstemperatur sich stark ändert.
  • Wie vorstehend, wenn das Verbindungslot 30 (30A, 30B) mit dem unterschiedlichen Verhältnissen zwischen dem geringfesten Lot 31 und dem hochfesten Lot 32 verwendet wird, ist es möglich, die Lebensdauer in der die elektronische Vorrichtung 1 normal operieren kann, verglichen zur elektronischen Vorrichtung des Standes der Technik zu verlängern.
  • (A3) Das dritte Verbindungslot 30C, das das große Teil 10C mit der Leiterplatte 20 verbindet, ist gleichermaßen mit der Bergfußform gebildet. Da angenommen wird, dass die Scherspannung sich auf dem dritten Verbindungslot 30C konzentrieren würde, sollte das hochfeste Lot 32 in dem dritten Verbindungslot 30C mehr als dem geringfesten Lot 31 beinhaltet sein. Jedoch, falls die elektronische Vorrichtung 1 fällt, wirkt ein Aufprall auf all die elektronischen Teile und/oder Komponenten. Da das große Teil 10C größer als die anderen elektronischen Teile wie beispielsweise das BGA 10, das Chipteil 10A, das Halbleiterpackage 10B oder dergleichen ist, wirkt der Aufprall der fallenden elektronischen Vorrichtung 1 wahrscheinlicher auf das große Teil 10C als die anderen elektronischen Teile. Ferner wird angenommen, dass sich der Aufprall auf einer Grenze zwischen dem Verbindungslot 30 und der leitungsseitigen gegenüberliegenden Oberfläche 23 konzentriert.
  • In dem dritten Verbindungslot 30C zum Verbinden des großen Teils 10C mit der Leiterplatte 20, ist das geringfeste Lot 31 in dem dritten Verbindungslot 30C mehr als das hochfeste Lot 32 unabhängig von der Bergfußform des dritten Verbindungslots 30C beinhaltet, um die Scherspannung (den Aufprall) zu absorbieren, die durch das Fallen der elektronischen Vorrichtung 1 erzeugt wird und sich auf der Grenze zwischen dem dritten Verbindungslot 30C und der leitungsseitigen gegenüberliegenden Oberfläche 23 konzentrieren kann. Demzufolge ist es möglich, ausreichender die Scherspannung in dem dritten Verbindungslot 30C vergleichen mit einem Verbindungslot zu verteilen, in dem nur das hochfeste Lot beinhaltet ist. Demzufolge ist es möglich, nicht nur die ausreichende Stärke gegenüber der Scherspannung sicherzustellen, sondern ebenso den Einfluss zu absorbieren, der durch den Aufprall verursacht wird.
  • Gemäß dem Herstellungsverfahren der vorliegenden Ausführungsform wird das Verhältnis zwischen dem geringfesten Lot 31 und dem hochfesten Lot 32 abhängig von den Arten der elektronischen Teile und/oder Komponenten abgeglichen. Die elektronische Vorrichtung 1 wird durch das Verbindungslot 30 (30A, 30B, 30C) mit dem unterschiedlichen Verhältnis hergestellt.
  • Genauer gesagt, wenn das BGA 10 (das erste elektronische Teil) mit der Leiterplatte 20 verbunden ist bzw. wird, wird in dem ersten Platzierungsprozess das hochfeste Lot 32 auf die Elektrode 11 des BGA 10 aufgebracht und auf dem geringfesten Lot 31 platziert, wobei die Menge des hochfesten Lots 32 kleiner ist als die des geringfesten Lots 31. Danach wird in dem Lotwiederaufschmelzprozess das erste Verbindungslot 30A gebildet, in dem das geringfeste Lot 31 mehr als das hochfeste Lot 32 beinhaltet ist.
  • Auf ähnliche Weise wie beim BGA 10, wenn das Chipteil 10A oder das Halbleiterpackage 10B (das zweite elektronische Teil) mit der Leiterplatte 20 verbunden ist bzw. wird, wird in der zweiten Platzierungsprozess das hochfeste Lot 32 auf das geringfeste Lot 31 aufgebracht und platziert, wobei die Menge des hochfesten Lots 32 größer als die des geringfesten Lots 31 ist. Danach wird in dem Lotwiederaufschmelzprozess das zweite Verbindungslot 30B gebildet, in dem das hochfeste Lot 32 mehr als das geringfeste Lot 31 beinhaltet ist.
  • Auf ähnliche Weise wie beim Chipteil 10A oder beim Halbleiterpackage 10B wird, wenn das große Teil 10C (das dritte elektronisches Teil) mit der Leiterplatte 20 verbunden ist bzw. wird, in der dritten Platzierungsprozess das hochfeste Lot 32 auf das geringfeste Lot 31 aufgebracht und auf diesem platziert, wobei die Menge des hochfesten Lots 32 kleiner als die des geringfesten Lots 31 ist. Danach wird in dem Lotwiederaufschmelzprozess, das dritte Verbindungslot 30C gebildet, in dem das geringfeste Lot 31 mehr als das hochfeste Lot 32 beinhaltet ist.
  • Wie vorstehend erwähnt ist, kann die elektronische Vorrichtung 1 der vorliegenden Ausführungsform hergestellt werden, wobei das Verbindungslot 30 (30A, 30B, 30C) das unterschiedliche Verhältnis zwischen dem geringfesten Lot 31 und dem hochfesten Lot 32 abhängig von den elektronischen Teilen (10, 10A, 10B, 10C) und/oder Komponenten aufweist, die mit der Leiterplatte 20 zu verbinden sind.
  • Die gleichen Vorteile wie die vorstehend erläuterten Vorteile können ebenso in dem Folgenden alternativen Herstellungsverfahren erlangt werden. Das hochfeste Lot 32 wird auf die Anschlussfläche (220, 220A, 220B, 220C) in dem Lotaufbringungsprozess als das Aufbringungsprozess-Lot aufgebracht und das geringfeste Lot 31 wird als das Platzierungsprozess-Lot auf die Elektrode 11 des BGA 10 in der erste Platzierungsprozess aufgebracht oder auf dem hochfesten Lot 32 in der zweiten/dritten Platzierungsprozess platziert, das bereits auf die entsprechende Anschlussfläche in dem Lotaufbringungsprozess aufgebracht ist.
  • Das geringfeste Lot 31 kann in einer Pastenform gebildet werden, wobei das Lot Flussmittel beinhaltet. Das geringfeste Lot 31, das das Flussmittel beinhaltet, hat eine höhere Viskosität als das geringfeste Lot, das das Flussmittel nicht beinhaltet. Es ist möglich, das Chipteil 10A, das Halbleiterpackage 10B oder das große Teil 10C stabil an ihrer Position zu platzieren, wenn die Elektrode 11 des Chipteils 10A, des Halbleiterpackages 10B oder des großen Teils 10C in dem zweiten oder der dritten Platzierungsprozess auf dem geringfesten Lot 31 platziert ist und in Kontakt mit dem Abschnitt des geringfesten Lots 31 gebracht wird. In anderen Worten ist es möglich, zu vermeiden, dass das Chipteil 10A oder die anderen Teile 10B oder 10C aus dem geringfesten Lot 31 fallen, wenn das Chipteil 10A oder dergleichen auf dem geringfesten Lot 31 in der Platzierungsprozess platziert wird. Es ist ebenso möglich, das Flussmittel in dem hochfesten Lot 32 in einem Fall zu beinhalten, in dem das hochfeste Lot 32 auf die Anschlussfläche als das Aufbringungsprozess-Lot in dem Lotaufbringungsprozess aufgebracht wird. Anschließend ist es gleichermaßen möglich, das Chipteil 10A, das Halbleiterpackage 10B oder das große Teil 10C auf dem hochfesten Lot 32 in der zweiten oder der dritten Platzierungsprozess stabil zu platzieren.

Claims (7)

  1. Elektronische Vorrichtung (1), aufweisend: ein erstes elektronisches Teil (10) und ein zweites elektronisches Teil (10A, 10B), die jeweils eine Elektrode (11) aufweisen; eine Leiterplatte (20) mit einer Befestigungsfläche (21), an der das erste elektronische Teil (10) und das zweite elektronische Teil (10A, 10B) angebracht sind, und einem Leitungsabschnitt (22, 220, 220A, 220B) gebildet auf der Befestigungsfläche (21); und ein Verbindungslot (30) zum elektrischen und mechanischen Verbinden des ersten elektronischen Teils (10) und des zweiten elektronischen Teils (10A, 10B) mit der Leiterplatte (20), wobei ein Teil des Verbindungslots (30) an einer Position zwischen einer elektrodenseitigen gegenüberliegenden Oberfläche (12) und einer leitungsseitigen gegenüberliegenden Oberfläche (23) platziert ist, wobei die elektrodenseitige gegenüberliegende Oberfläche (12) eine Oberfläche der Elektrode (11) ist, die der Befestigungsfläche (21) gegenüberliegt, und die leitungsseitige gegenüberliegende Oberfläche (23) eine Oberfläche des Leitungsabschnitts (22, 220, 220A, 220B) ist, die der elektrodenseitigen gegenüberliegenden Oberfläche (12) gegenüberliegt, wobei das Verbindungslot (30) ein erstes Verbindungslot (30A) und ein zweites Verbindungslot (30B) beinhaltet, wobei das erste elektronische Teil (10) mit der Leiterplatte (20) über das erste Verbindungslot (30A) verbunden ist, das eine Ballform hat, während das zweite elektronische Teil (10A, 10B) mit der Leiterplatte (20) über das zweite Verbindungslot (30B) verbunden ist, das eine Bergfußform hat, wobei jedes des ersten und des zweiten Verbindungslots (30A, 30B) ein geringfestes Lot (31) mit einer vorbestimmten Zugfestigkeit und ein hochfestes Lot (32) mit einer Zugfestigkeit größer als die des geringfesten Lots (31) beinhaltet, wobei das erste elektronische Teil (10) mit der Leiterplatte (20) über das erste Verbindungslot (30A) verbunden ist, das das geringfeste Lot (31) mehr als das hochfeste Lot (32) beinhaltet, und wobei das zweite elektronische Teil (10A, 10B) mit der Leiterplatte (20) über das zweite Verbindungslot (30B) verbunden ist, das das hochfeste Lot (32) mehr als das geringfeste Lot (31) beinhaltet.
  2. Elektronische Vorrichtung (1) gemäß Anspruch 1, ferner aufweisend: ein drittes elektronisches Teil (10C) mit einer Teilhöhe größer als die des ersten elektronischen Teils (10) und/oder des zweiten elektronischen Teils (10A, 10B), wobei die Teilhöhe einer Höhe des elektronischen Teils von der Befestigungsfläche (21) entspricht, wobei das Verbindungslot (30) ferner ein drittes Verbindungslot (30C) mit der Bergfußform beinhaltet, und wobei das dritte elektronische Teil (10C) mit der Leiterplatte (20) über das dritte Verbindungslot (30C) verbunden ist, das das geringfeste Lot (31) mehr als das hochfeste Lot (32) beinhaltet.
  3. Elektronische Vorrichtung (1) gemäß Anspruch 1 oder 2, wobei das erste elektronische Teil (10) die Elektrode (11) nur auf seiner Bodenfläche hat, die der Befestigungsfläche (21) zugewandt ist, und das zweite elektronische Teil (10A, 10B) die Elektrode (11) mindestens auf seiner Seitenfläche hat, die der Befestigungsfläche (21) nicht zugewandt ist.
  4. Elektronische Vorrichtung (1) gemäß einem der Ansprüche 1 bis 3, wobei das Verbindungslot (30) Flussmittel beinhaltet.
  5. Herstellungsverfahren für eine elektronische Vorrichtung (1), die aufweist: ein erstes elektronisches Teil (10) und ein zweites elektronisches Teil (10A, 10B), die jeweils eine Elektrode (11) aufweisen; eine Leiterplatte (20) mit einer Befestigungsfläche (21), an der das erste elektronische Teil (10) und das zweite elektronische Teil (10A, 10B) angebracht sind, und einem Leitungsabschnitt (22) gebildet auf der Befestigungsfläche (21); und ein Verbindungslot (30) zum elektrischen und mechanischen Verbinden des ersten elektronischen Teils (10) und des zweiten elektronischen Teils (10A, 10B) mit der Leiterplatte (20), wobei ein Teil des Verbindungslots (30) an einer Position zwischen einer elektrodenseitigen gegenüberliegenden Oberfläche (12) und einer leitungsseitigen gegenüberliegenden Oberfläche (23) platziert ist, wobei die elektrodenseitige gegenüberliegende Oberfläche (12) eine Oberfläche der Elektrode (11) ist, die der Befestigungsfläche (21) gegenüberliegt, und die leitungsseitige gegenüberliegende Oberfläche (23) eine Oberfläche des Leitungsabschnitts (22) ist, die der elektrodenseitigen gegenüberliegenden Oberfläche (12) gegenüberliegt, wobei das Verbindungslot (30) ein erstes Verbindungslot (30A) und ein zweites Verbindungslot (30B) beinhaltet, wobei das erste elektronische Teil (10) mit der Leiterplatte (20) über das erste Verbindungslot (30A) verbunden ist, das eine Ballform hat, während das zweite elektronische Teil (10A, 10B) mit der Leiterplatte (20) über das zweite Verbindungslot (30B) verbunden ist, das eine Bergfußform hat, wobei jedes des ersten und des zweiten Verbindungslots (30A, 30B) ein geringfestes Lot (31) mit einer vorbestimmten Zugfestigkeit und ein hochfestes Lot (32) mit einer Zugfestigkeit größer als die des geringfesten Lots (31) beinhaltet, wobei das erste elektronische Teil (10) mit der Leiterplatte (20) über erste das Verbindungslot (30A) verbunden ist, das das geringfeste Lot (31) mehr als das hochfeste Lot (32) beinhaltet, und wobei das zweite elektronische Teil (10A, 10B) mit der Leiterplatte (20) über das zweite Verbindungslot (30B) verbunden ist, das das hochfeste Lot (32) mehr als das geringfeste Lot (31) beinhaltet, wobei das Herstellungsverfahren der elektronischen Vorrichtung (1) umfasst: einen Lotaufbringungsprozess zum Aufbringen eines Aufbringungsprozess-Lots (31/32) auf den Leitungsabschnitt (22, 220, 220A, 220B), wobei das Aufbringungsprozess-Lot aus einem des geringfesten Lots (31) und des hochfesten Lots (32) besteht; einen ersten Platzierungsprozess zum Platzieren des ersten elektronischen Teils (10) und eines Platzierungsprozess-Lots (31/32) auf dem Aufbringungsprozess-Lot (31/32) derart, dass eine Menge des geringfesten Lots (31) größer ist als die des hochfesten Lots (32), wenn das Aufbringungsprozess-Lot und das Platzierungsprozess-Lot geschmolzen sind, um das erste Verbindungslot (30A) zu bilden, wobei das Platzierungsprozess-Lot (31/32) aus dem anderen des geringfesten Lots (31) und des hochfesten Lots (32) besteht; einen zweiten Platzierungsprozess zum Platzieren des zweiten elektronischen Teils (10A, 10B) und des Platzierungsprozess-Lots (31/32) auf dem Aufbringungsprozess-Lot (31/32) derart, dass eine Menge des hochfesten Lots (32) größer wird als die des geringfesten Lots (31), wenn das Aufbringungsprozess-Lot und das Platzierungsprozess-Lot geschmolzen sind, um das zweite Verbindungslot (30B) zu bilden, und einen Lotwiederaufschmelzprozess zum Wiederaufschmelzen des Aufbringungsprozess- und des Platzierungsprozess-Lots (31, 32), um das erste bzw. zweite Verbindungslot (30A, 30B) zu bilden, um dabei elektrisch jedes des ersten und des zweiten elektronischen Teils (10, 10A, 10B) mit der Leiterplatte (20) zu verbinden.
  6. Herstellungsverfahren für die elektronische Vorrichtung (1) gemäß Anspruch 5, wobei die elektronische Vorrichtung (1) ein drittes elektronisches Teil (10C) mit einer Teilhöhe größer als die des ersten elektronischen Teils (10) und/oder des zweiten elektronischen Teils (10A, 10B) beinhaltet, wobei die Teilhöhe einer Höhe des elektronischen Teils von der Befestigungsfläche (21) entspricht, das Verbindungslot (30) ferner ein drittes Verbindungslot (30C) mit der Bergfußform beinhaltet, und das dritte elektronische Teil (10C) mit der Leiterplatte (20) über das dritte Verbindungslot (30C) verbunden ist, das das geringfeste Lot (31) mehr als das hochfeste Lot (32) beinhaltet, wobei das Herstellungsverfahren ferner umfasst; einen dritten Platzierungsprozess zum Platzieren des dritten elektronischen Teils (10C) und des Platzierungsprozess-Lots (31/32) auf dem Aufbringungsprozess-Lot (31/32) derart, dass die Menge des geringfesten Lots (31) größer ist als die des hochfesten Lots (32), wenn das Aufbringungsprozess-Lot und das Platzierungsprozess-Lot geschmolzen sind, um das dritte Verbindungslot (30C) zu bilden, und einen Lotwiederaufschmelzprozess zum Wiederaufschmelzen des Aufbringungsprozess- und des Platzierungsprozess-Lots (31, 32), um das dritte Verbindungslot (30C) zu bilden, um dabei elektrisch das dritte elektronische Teil (10C) mit der Leiterplatte (20) zu verbinden.
  7. Herstellungsverfahren für die elektronische Vorrichtung (1) gemäß Anspruch 6, wobei in dem Lotaufbringungsprozess, das Aufbringungsprozess-Lot (31/32) einschließlich Flussmittel auf den Leitungsabschnitt (22) aufgebracht wird, in dem zweiten und/oder dritten Platzierungsprozess, die Elektrode (11) des zweiten und/oder dritten elektronischen Teils (10A, 10B, 10C) auf einem ersten Teil des Aufbringungsprozess-Lots (31/32) platziert wird, so dass die Elektrode (11) in Kontakt mit dem Aufbringungsprozess-Lot (31/32) gebracht wird, und das Platzierungsprozess-Lot (31/32) auf einen zweiten Teil des Aufbringungsprozess-Lots (31/32) aufgebracht wird, auf dem weder das zweite noch das dritte elektronisches Teil (10A, 10B, 10C) platziert sind.
DE102017202005.9A 2016-02-10 2017-02-08 Elektronische vorrichtung und herstellungsverfahren für dieselbe Active DE102017202005B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016024047A JP6489037B2 (ja) 2016-02-10 2016-02-10 電子装置及びその製造方法
JP2016-024047 2016-02-10

Publications (2)

Publication Number Publication Date
DE102017202005A1 DE102017202005A1 (de) 2017-08-10
DE102017202005B4 true DE102017202005B4 (de) 2022-01-05

Family

ID=59382113

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017202005.9A Active DE102017202005B4 (de) 2016-02-10 2017-02-08 Elektronische vorrichtung und herstellungsverfahren für dieselbe

Country Status (2)

Country Link
JP (1) JP6489037B2 (de)
DE (1) DE102017202005B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6275178B2 (ja) * 2016-03-22 2018-02-07 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置
WO2017164194A1 (ja) 2016-03-22 2017-09-28 株式会社タムラ製作所 鉛フリーはんだ合金、フラックス組成物、ソルダペースト組成物、電子回路基板および電子制御装置
US10456872B2 (en) 2017-09-08 2019-10-29 Tamura Corporation Lead-free solder alloy, electronic circuit substrate, and electronic device
CN108091582B (zh) * 2017-11-29 2019-11-08 上海无线电设备研究所 一种高功率密度复杂组合体系微波组件的装配方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221378A (ja) 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2007157851A (ja) 2005-12-01 2007-06-21 Tdk Corp はんだ供給方法、実装基板の製造方法、及び実装基板
JP5811304B2 (ja) 2013-04-02 2015-11-11 千住金属工業株式会社 鉛フリーはんだ合金と車載電子回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811304B2 (ja) 1978-10-16 1983-03-02 本田技研工業株式会社 自動二輪車等のフレ−ム
JPH0218989A (ja) * 1988-07-07 1990-01-23 Matsushita Electric Ind Co Ltd 半田付け方法
JPH02205098A (ja) * 1989-02-02 1990-08-14 Fujitsu Ltd 表面実装部品の半田付け方法
JPH07254780A (ja) * 1994-03-16 1995-10-03 Fuji Electric Co Ltd プリント配線板への電子部品の半田付け方法
JP3514670B2 (ja) * 1999-07-29 2004-03-31 松下電器産業株式会社 半田付け方法
JP4716183B2 (ja) * 2006-06-05 2011-07-06 東芝ライテック株式会社 プリント配線基板及び電気機器
JP2011018787A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 部品搭載基板及びその製造方法
JP2012199366A (ja) * 2011-03-22 2012-10-18 Nec Corp 電子部品実装構造および電子部品実装方法
JP6287310B2 (ja) * 2014-02-18 2018-03-07 富士通株式会社 電子部品、電子部品の製造方法及び電子装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221378A (ja) 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2007157851A (ja) 2005-12-01 2007-06-21 Tdk Corp はんだ供給方法、実装基板の製造方法、及び実装基板
JP5811304B2 (ja) 2013-04-02 2015-11-11 千住金属工業株式会社 鉛フリーはんだ合金と車載電子回路

Also Published As

Publication number Publication date
JP2017143196A (ja) 2017-08-17
JP6489037B2 (ja) 2019-03-27
DE102017202005A1 (de) 2017-08-10

Similar Documents

Publication Publication Date Title
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE102017202005B4 (de) Elektronische vorrichtung und herstellungsverfahren für dieselbe
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE19813467C2 (de) Leitungsunterstützungselement und dessen Herstellverfahren
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE69729759T2 (de) Integrierte Schaltung oder Platine mit einer Höckerelektrode und Verfahren zu Ihrer Herstellung
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE102008025705A1 (de) Halbleitervorrichtung
DE69737320T2 (de) Halbleitervorrichtung
DE112013006747T5 (de) Kontakt mit Antirotationselementen und Lötmittelflussabklingung
DE102008011631A1 (de) Elektronische Einrichtung und Montageverfahren für Elektronische Komponenten
AT516750B1 (de) Verfahren zur Voidreduktion in Lötstellen
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE102007052111B4 (de) Elektronische Vorrichtung mit Stromschienenanordnung und darauf mittels Löten montiertes elektronisches Bauteil
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
EP3850924A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE102017207727A1 (de) Halbleiteranordnung
DE4416403A1 (de) Kühlvorrichtung für eine Leiterplatte und Verfahren zum Herstellen einer solchen Kühlvorrichtung
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle
DE112017006956B4 (de) Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
DE602005005444T2 (de) Kontaktstellenstruktur, Leiterplatte und elektronische Vorrichtung
DE102011017543B4 (de) Elektronische Vorrichtung und Verdrahtungsplatine
DE102018210724A1 (de) Leistungshalbleitereinrichtung
EP2916631B1 (de) Strukturierung der lötstoppmaske von leiterplatten zur verbesserung der lötergebnisse
DE102014220382A1 (de) Verbindungsstift für elektronische leiterplatten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence