DE102018102744B4 - Halbleitervorrichtung und Verfahren zur Herstellung von dieser - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung von dieser Download PDF

Info

Publication number
DE102018102744B4
DE102018102744B4 DE102018102744.3A DE102018102744A DE102018102744B4 DE 102018102744 B4 DE102018102744 B4 DE 102018102744B4 DE 102018102744 A DE102018102744 A DE 102018102744A DE 102018102744 B4 DE102018102744 B4 DE 102018102744B4
Authority
DE
Germany
Prior art keywords
metal particles
layer
solder layer
electrode
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102018102744.3A
Other languages
English (en)
Other versions
DE102018102744A1 (de
Inventor
Masayuki Kamiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102018102744A1 publication Critical patent/DE102018102744A1/de
Application granted granted Critical
Publication of DE102018102744B4 publication Critical patent/DE102018102744B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

Eine Halbleitervorrichtung (10), die aufweist:eine Verdrahtung (12),einen Halbleiterchip (16), der oberhalb der Verdrahtung (12) angeordnet ist, undeinen Metallblock (20), der oberhalb des Halbleiterchips (16) angeordnet ist, wobei der Halbleiterchip (16) aufweist:ein Halbleitersubstrat (16f),eine untere Elektrode (16c), die auf einer unteren Fläche des Halbleitersubstrates (16f) vorgesehen ist,eine obere große Elektrode (16d), die auf einer oberen Fläche des Halbleitersubstrates (16f) vorgesehen ist, undeine obere kleine Elektrode (16e), die auf der oberen Fläche des Halbleitersubstrates (16f) vorgesehen ist, wobei die obere kleine Elektrode (16e) kleiner als die obere große Elektrode (16d) ist,wobei der Halbleiterchip (16) einen ersten Abschnitt (16a) und einen zweiten Abschnitt (16b) aufweist, wobei der erste Abschnitt (16a) auf einer Seite der oberen kleinen Elektrode in Bezug auf einen Schwerpunkt (40) des Halbleiterchips (16) entlang einer Richtung von der oberen kleinen Elektrode (16e) zur oberen großen Elektrode (16d) hin positioniert ist, wobei der zweite Abschnitt (16d) auf einer entgegengesetzten Seite der oberen kleinen Elektrode (16e) in Bezug auf den Schwerpunkt (40) entlang der Richtung positioniert ist,wobei ein Schwerpunkt (42) des Metallblocks (20) oberhalb des zweiten Abschnitts (16b) positioniert ist,die untere Elektrode (16c) mit der Verdrahtung (12) über eine untere Lötschicht (14) verbunden ist,die obere große Elektrode (16d) mit dem Metallblock (20) über eine obere Lötschicht (18) verbunden ist,die untere Lötschicht (14) ein Lötgrundmaterial (50) und Metallpartikel (52), die in dem Lötgrundmaterial (50) verteilt sind, aufweist, wobei ein Schmelzpunkt der Metallpartikel (52) höher als ein Schmelzpunkt des Lötgrundmaterials (50) ist, undein Volumenverhältnis der Metallpartikel (52), die die untere Lötschicht (14) einnehmen, die unter dem zweiten Abschnitt (16b) positioniert ist, höher als ein Volumenverhältnis der Metallpartikel (52) ist, die die untere Lötschicht (14) einnehmen, die unter dem ersten Abschnitt (16a) positioniert ist.

Description

  • Eine hier offenbarte Technologie bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zur Herstellung von dieser.
  • Die JP H06-216167 A offenbart eine Technologie zum Verbinden eines Halbleiterchips und einer Verdrahtung über eine Lötschicht. In der Lötschicht sind Metallpartikel verteilt, wobei ein Schmelzpunkt der Metallpartikel höher als ein Schmelzpunkt der Lötschicht ist. Durch das Verteilen der Metallpartikel in der Lötschicht wird eine Dicke der Lötschicht gleichmäßig gestaltet.
  • Es ist ein Halbleiterchip, das eine obere große Elektrode und eine untere kleine Elektrode aufweist, bekannt. Die obere große Elektrode und die obere kleine Elektrode sind auf einer oberen Fläche des Halbleiterchips vorgesehen. Die obere kleine Elektrode ist eine Elektrode, in der ein kleiner Strom, wie zum Beispiel ein Signal, strömt, und die obere große Elektrode ist eine Elektrode, in der ein Strom, der größer als der Strom ist, der in der oberen kleinen Elektrode strömt, fließt. Bei einem solchen Halbleiterchip kann ein Fall auftreten, in dem ein Metallblock als eine Verdrahtung für die obere große Elektrode verwendet wird. In einem Schritt des Herstellens einer Halbleitervorrichtung von diesem Typ wird ein Stapelschritt des Stapelns einer Verdrahtung, einer unteren Lötschicht, eines Halbleiterchips, einer oberen Lötschicht und eines Metallblocks in dieser Reihenfolge ausgeführt. Die obere Lötschicht wird auf der oberen großen Elektrode angeordnet und der Metallblock wird auf der oberen Lötschicht angeordnet. Als Nächstes wird der Stapel erwärmt, damit die untere Lötschicht und die obere Lötschicht geschmolzen werden. Im Anschluss wird der Stapel abgekühlt, damit die untere Lötschicht und die obere Lötschicht erstarrt werden. Die Verdrahtung, der Halbleiterchip und der Metallblock werden dadurch miteinander verbunden.
  • Da die obere große Elektrode und die obere kleine Elektrode auf der oberen Fläche des Halbleiterchips vorliegen, ist eine Position eines Mittelpunktes der oberen gro-ßen Elektrode von einer Position eines Mittelpunktes der oberen Fläche des Halbleiterchips verschoben. Im Stapelschritt wird der Metallblock in ungefähr dem Zentrum der oberen großen Elektrode angeordnet. Dementsprechend ist der Metallblock oberhalb des Halbleiterchips in einem Zustand angeordnet, in dem eine Position eines Schwerpunktes beziehungsweise Massenmittelpunktes des Metallblocks von einer Position eines Schwerpunktes beziehungsweise Massenmittelpunktes des Halbleiterchips verschoben ist. Im Anschluss sinkt, wenn die untere Lötschicht und die obere Lötschicht geschmolzen sind, der Halbleiterchip abwärts (zu einer unteren Lötschicht hin) auf einer Schwerpunktseite des Metallblocks. Folglich wird der Halbleiterchip in Bezug auf die Verdrahtung geneigt und eine Dicke der unteren Lötschicht wird unter dem Schwerpunkt des Metallblocks klein. Wenn die Halbleitervorrichtung verwendet wird, fließt ein großer Strom im Halbleiterchip unter dem Schwerpunkt des Metallblocks (das heißt in einer Nähe eines Abschnitts unter dem Mittelpunkt der oberen großen Elektrode) und somit wird eine Temperatur des Halbleiteiterchips in diesem Abschnitt hoch. Dementsprechend wird eine Temperatur der unteren Lötschicht unter dem Schwerpunkt des Metallblocks ebenfalls hoch. Wenn die Dicke der unteren Lötschicht unter dem Schwerpunkt des Metallblocks (das heißt ein Abschnitt einer Temperatur davon wird hoch) klein ist, ist es wahrscheinlich, dass ein Riss in der unteren Lötschicht in diesem Abschnitt aufgrund der thermischen Belastung auftritt. Selbst bei der Verwendung der vorstehend genannten Technologie in der JP H06-216167 A kann ein Absinken des Halbleiterchips unter den Schwerpunkt des Metallblocks nicht ausreichend unterdrückt werden. Ebenso wird in JP 2016-152344 A das Problem des Absinkens einer Seite des Leistungshalbleiterchips identifiziert. Die US 3 900 153 A befasst sich ebenfalls mit dem Problem inhomogener Schichtdicken und einer Füllung der Lötschicht mit Metallpartikeln.
  • Eine Halbleitervorrichtung, die hier offenbart ist, kann aufweisen: eine Verdrahtung, ein Halbleiterchip, der oberhalb der Verdrahtung angeordnet ist, und einen Metallblock, der oberhalb des Halbleiterchips angeordnet ist. Der Halbleiterchip kann ein Halbleitersubstrat, eine untere Elektrode, die auf einer unteren Fläche des Halbleitersubstrates vorgesehen ist, eine obere große Elektrode, die auf einer oberen Fläche des Halbleitersubstrates vorgesehen ist, und eine obere kleine Elektrode, die auf der oberen Fläche des Halbleitersubstrates vorgesehen ist, aufweisen, wobei die obere kleine Elektrode kleiner als die obere große Elektrode ist. Der Halbleiterchip kann einen ersten Abschnitt und einen zweiten Abschnitt aufweisen, wobei der erste Abschnitt auf eine Seite der oberen kleinen Elektrode in Bezug auf einen Schwerpunkt des Halb— leiterchips entlang einer Richtung von der oberen kleinen Elektrode zu der oberen großen Elektrode positioniert ist, wobei der zweite Abschnitt auf einer entgegengesetzten Seite der oberen kleinen Elektrode in Bezug auf den Schwerpunkt entlang der Richtung positioniert ist. Ein Schwerpunkt des Metallblocks kann oberhalb des zweiten Abschnitts positioniert sein. Die untere Elektrode kann mit der Verdrahtung über eine untere Lötschicht verbunden sein. Die obere große Elektrode kann mit dem Metallblock über eine obere Lötschicht verbunden sein. Die untere Lötschicht kann ein Lötgrundmaterial und Metallpartikel aufweisen, die im Lötgrundmaterial verteilt sind, wobei ein Schmelzpunkt der Metallpartikel höher als ein Schmelzpunkt des Lötgrundmaterials ist. Ein Volumenverhältnis der Metallpartikel, die die untere Lötschicht einnehmen, die unter dem zweiten Abschnitt positioniert ist, kann höher als ein Volumenverhältnis der Metallpartikel sein, die die untere Lötschicht einnehmen, die unter dem ersten Abschnitt positioniert ist.
  • Es ist festzuhalten, dass die untere Lötschicht, die unter dem Abschnitt positioniert ist, die Metallpartikel nicht aufweisen muss. Anders ausgedrückt kann das Volumenverhältnis der Metallpartikel, die die untere Lötschicht einnehmen, die unter dem ersten Abschnitt positioniert ist, null sein.
  • In dieser Halbleitervorrichtung ist der Schwerpunkt des Metallblocks oberhalb des zweiten Abschnitts des Halbleiterchips positioniert. Dementsprechend wird eine schwerere Last auf die untere Lötschicht aufgebracht, die unter dem zweiten Abschnitt des Halbleiterchips positioniert ist, als auf die untere Lötschicht, die unter dem ersten Abschnitt des Halbleiterchips positioniert ist. Darüber hinaus ist bei dieser Halbleitervorrichtung das Volumenverhältnis der Metallpartikel, die die untere Lötschicht einnehmen, die unter dem zweiten Abschnitt positioniert ist, höher als das Volumenverhältnis der Metallpartikel, die die untere Lötschicht einnehmen, die unter dem ersten Abschnitt positioniert ist. Wenn das Grundmaterial der unteren Lötschicht geschmolzen wird, werden die Metallpartikel, die den hohen Schmelzpunkt haben, nicht geschmolzen. Dementsprechend ist in einem Zustand, in dem das Grundmaterial geschmolzen ist, es weniger wahrscheinlich, dass die untere Lötschicht sich verformt, die ein hohes Volumenverhältnis der Metallpartikel hat (die untere Lötschicht unter dem zweiten Abschnitt) als die untere Lötschicht, die das niedrige Volumenverhältnis der Metallpartikel hat (die untere Lötschicht im ersten Abschnitt). Da es weniger wahrscheinlich ist, dass sich die untere Lötschicht, die unter dem zweiten Abschnitt positioniert ist, auf den eine hohe Last aufgebracht wird, verformt, wird ein Absinken des zweiten Abschnitts zur unteren Lötschicht hin unterdrückt. Darüber hinaus ist, da es wahrscheinlicher ist, dass sich die untere Lötschicht, die sich unter dem ersten Abschnitt positioniert, auf den eine hohe Last nicht aufgebracht wird, verformt, ein Absinken des ersten Abschnitts zur unteren Lötschicht hin in einem gewissen Maß gestattet. Somit kann durch das Gestatten des Absinkens des ersten Abschnitts zur unteren Lötschicht hin ein Absinken des zweiten Abschnitts zur unteren Lötschicht hin effizienter unterdrückt werden. Daher kann bei dieser Halbleitervorrichtung eine Verringerung bei der Dicke der unteren Lötschicht unter dem zweiten Abschnitt unterdrückt werden. Ein Riss in der unteren Lötschicht wird dadurch unterdrückt.
  • Bei einem Aspekt der vorliegenden Lehre können die untere Lötschicht, die sich unter dem zweiten Abschnitt befindet, und die untere Lötschicht, die sich unter dem ersten Abschnitt befindet, die Metallpartikel jeweils aufweisen und kann ein mittlerer Durchmesser der Metallpartikel in der unteren Lötschicht, die sich unter dem zweiten Abschnitt positioniert, größer als ein mittlerer Durchmesser der Metallpartikel in der unteren Lötschicht sein, die sich unter dem ersten Abschnitt befindet.
  • In einem Aspekt der vorliegenden Lehre kann die untere Lötschicht einen ersten Bereich und einen zweiten Bereich aufweisen, wobei ein Durchmesser der Metallpartikel, die im zweiten Bereich vorhanden sind, größer als ein Durchmesser der Metallpartikel, die im ersten Bereich vorhanden sein kann, wobei der erste Bereich unter dem ersten Abschnitt positioniert sein kann und der zweite Bereich unter dem zweiten Abschnitt positioniert sein kann.
  • Entsprechend dieser Konfigurationen können Verringerungen bei der Dicke der unteren Lötschicht unter dem zweiten Abschnitt effizienter unterdrückt werden.
  • Bei einem Aspekt der vorliegenden Lehre kann das Halbleitersubstrat ein SiC-Substrat sein.
  • Das SiC-Substrat wird bei einer hohen Stromdichte verwendet. Dementsprechend ist bei dem SiC-Substrat eine Größe der oberen großen Elektrode klein. Dementsprechend ist in Vergleich mit einem anderen Halbleitersubstrat (z. B. Siliziumsubstrat) oder Ähnlichem, ein Verhältnis der Größe der oberen großen Elektrode in Bezug auf eine Größe von einer der oberen kleinen Elektroden klein. Dementsprechend besteht die Tendenz, dass ein Zentrum der oberen großen Elektrode an einer Position angeordnet wird, die von einem Mittelpunkt des Halbleitersubstrats deutlich verschoben ist. Dementsprechend ist es bei dem SiC-Substrat wahrscheinlich, dass ein Problem des Absinkens des zweiten Abschnitts auftritt. Daher ist die in der vorliegenden Beschreibung offenbarte Technologie effizienter für die Halbleitervorrichtung, die das SiC-Substrat aufweist.
  • Darüber hinaus kann ein Verfahren zum Herstellen einer Halbleitervorrichtung, das hier offenbart ist, aufweisen: Ausbilden eines Stapels durch Stapeln einer Verdrahtung, einer unteren Lötschicht, eines Halbleiterchips, einer oberen Lötschicht und eines Metallblocks und Erwärmen des Stapels, wobei der Halbleiterchip aufweist: ein Halbleitersubstrat, eine untere Elektrode, die auf einer unteren Fläche des Halbleitersubstrates vorgesehen ist, eine obere große Elektrode, die auf einer oberen Fläche des Halbleitersubstrates vorgesehen ist, und eine obere kleine Elektrode, die auf der oberen Fläche des Halbleitersubstrates vorgesehen ist, wobei die obere kleine Elektrode kleiner als eine obere große Elektrode ist und der Halbleiterchip einen ersten Abschnitt und einen zweiten Abschnitt aufweist, wobei der erste Abschnitt auf einer Seite der oberen kleinen Elektrode in Bezug auf einen Schwerpunkt des Halbleiterchips entlang einer Richtung von der oberen kleinen Elektrode zur oberen großen Elektrode hin positioniert ist, wobei der zweite Abschnitt auf eine entgegengesetzten Seite der oberen kleinen Elektrode in Bezug auf den Schwerpunkt entlang der Richtung positioniert ist, wobei die untere Lötschicht ein Lötgrundmaterial und Metallpartikel aufweist, die in dem Lötgrundmaterial verteilt sind, wobei ein Schmelzpunkt der Metallpartikel höher als ein Schmelzpunkt des Lötgrundmaterials ist, wobei das Ausbilden des Stapels aufweist: Anordnen der unteren Lötschicht auf der Verdrahtung, Anordnen der untern Elektrode auf der unteren Lötschicht, Anordnen der oberen Lötschicht auf der oberen großen Elektrode und Anordnen des Metallblocks auf der oberen Lötschicht, wobei beim Ausbilden des Stapels die Verdrahtung, die untere Lötschicht, der Halbleitchip, die obere Lötschicht und der Metallblock so gestapelt werden, dass: ein Schwerpunkt des Metallblockes oberhalb des zweiten Abschnitts angeordnet wird und ein Volumenverhältnis der Metallpartikel, die die untere Lötschicht einnehmen, die unter dem zweiten Abschnitt positioniert ist, höher als ein Volumenverhältnis der Metallpartikel ist, die die untere Lötschicht einnehmen, die unter dem ersten Abschnitt positioniert ist, und das Erwärmen des Stapels aufweist: Schmelzen der unteren Lötschicht und der oberen Lötschicht und anschließendes Erstarren der unteren Lötschicht und der oberen Lötschicht.
  • Bei einem Aspekt der vorliegenden Lehre weisen die untere Lötschicht, die unter dem ersten Abschnitt positioniert ist, und die untere Lötschicht, die unter dem zweiten Abschnitt positioniert ist, jeweils die Metallpartikel auf und weist das Ausbilden des Stapels das Stapeln auf, sodass ein mittlerer Durchmesser dem Metallpartikel in der unteren Lötschicht, die unter dem zweiten Abschnitt positioniert ist, größer als ein mittlerer Durchmesser der Metallpartikel in der unteren Lötschicht ist, die unter dem ersten Abschnitt positioniert ist.
  • Bei einem Aspekt der vorliegenden Offenbarung kann die untere Lötschicht einen ersten Bereich und einen zweiten Bereich aufweisen, wobei ein Durchmesser der Metallpartikel, die im zweiten Bereich enthalten sind, größer als ein Durchmesser der Metallpartikel ist, die im ersten Bereich enthalten sind, und das Ausbilden des Stapels das Stapeln aufweist, sodass der erste Bereich unter dem ersten Abschnitt positioniert ist und der zweite Bereich unter dem zweiten Abschnitt positioniert ist.
  • Bei einem Aspekt der vorliegenden Offenbarung ist das Halbleitersubstrat ein SiC-Substrat.
    • 1 zeigt einen vertikalen Querschnitt einer Halbleitervorrichtung 10,
    • 2 zeigt eine Draufsicht eines Halbleiterchips 16,
    • 3 zeigt eine erläuternde Darstellung eines Schritts zum Herstellen der Halbleitervorrichtung 10,
    • 4 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung in einer Abwandlung,
    • 5 zeigt einen vertikalen Querschnitt einer Halbleitervorrichtung in einer Abwandlung,
    • 6 zeigt einen vertikalen Querschnitt einer Halbleitervorrichtung in einer Abwandlung und
    • 7 zeigt einen vertikalen Querschnitt einer Halbleitervorrichtung in einer Abwandlung.
  • Eine Halbleitervorrichtung 10 in einem in 1 gezeigten Ausführungsbeispiel weist einen Leitungsrahmen 12, ein Halbleiterchip 16, einen Kupferblock 20, einen Leitungsrahmen 24, einen Leitungsdraht 28 und Isolierharz 30 auf.
  • Der Leitungsrahmen 12 ist eine Verdrahtung, die aus Metall gebildet ist.
  • Der Halbleiterchip 16 ist oberhalb des Halbleiterrahmens 12 angeordnet. Der Halbleiterchip 16 weist ein Halbleitersubstrat 16f, eine untere Elektrode 16c, eine obere große Elektrode 16d und eine Vielzahl von oberen kleinen Elektroden 16e auf. Das Halbleitersubstrat 16f ist ein SiC-Substrat, das hauptsächlich aus SiC (Siliziumkarbid) gefertigt ist. Ein MOSFET (Metalloxidhalbleiterfeldeffekttransistor) oder Ähnliches ist innerhalb des Halbleitersubstrates 16f vorgesehen. Die untere Elektrode 16c bedeckt ungefähr einen gesamten Bereich einer unteren Fläche des Halbleitersubstrates 16f. Eine untere Lötschicht 14 ist zwischen der unteren Elektrode 16c und dem Leitungsrahmen 12 angeordnet. Die untere Elektrode 16c ist mit dem Leitungsrahmen 12 über die untere Lötschicht 14 verbunden. Wie es in 2 gezeigt ist, sind die obere große Elektrode 16d und die Vielzahl von oberen kleinen Elektroden 16e auf einer oberen Fläche des Halbleitersubstrates 16f vorgesehen. Die obere große Elektrode 16d ist größer als jede der oberen kleinen Elektroden 16e. Die obere kleinen Elektroden 16e weisen eine Gateelektrode des MOSFET und eine Elektrode zum Messen von Strömen, Temperaturen und Ähnlichem des Halbleitersubstrates 16f auf. Ein Strom, der in jeder der oberen kleinen Elektroden 16e fließt, ist klein. Ein Hauptstrom des MOSFET strömt zwischen der oberen großen Elektrode 16d und der unteren Elektrode 16c. Der Hauptstrom des MOSFET ist größer als der Strom, der in jeder der oben kleinen Elektrode 16e fließt. Die Vielzahl von oberen kleinen Elektroden 16e befinden sich entlang einer Seite der oberen Fläche des Halbleitersubstrates 16f. Die obere große Elektrode 16d ist an einer Position benachbart zur Vielzahl von oberen kleinen Elektroden 16e angeordnet.
  • Wie es in 1 gezeigt ist, ist der Kupferblock 20 oberhalb der oberen großen Elektrode 16d angeordnet. Eine obere Lötschicht 18 ist zwischen dem Kupferblock 20 und der oberen kleinen Elektrode 16d angeordnet. Der Kupferblock 20 ist mit der oberen großen Elektrode 16d über die obere Lötschicht 18 verbunden.
  • Der Leitungsrahmen 24 ist eine Verdrahtung, die aus Metall gebildet ist. Der Leitungsrahmen 24 ist oberhalb des Kupferblocks 20 angeordnet. Eine Lötschicht 22 ist zwischen dem Leitungsrahmen 24 und dem Kupferblock 20 angeordnet. Der Leitungsrahmen 24 ist mit dem Kupferblock 20 über die Lötschicht 22 verbunden.
  • Der Leitungsdraht 28 ist seitlich in Bezug auf den Halbleiterchip 16 angeordnet. Obwohl es nicht gezeigt, ist eine Anzahl von Leitungsdrähten 28 seitlich in Bezug auf den Halbleiterchip 16 angeordnet, wobei die Anzahl einer Anzahl der Vielzahl von oberen kleinen Elektroden 16e entspricht. Jede der oberen kleinen Elektroden 16e ist mit einem entsprechenden der Leitungsdrähte 28 über Drähte 26 verbunden.
  • Das Isolierharz 30 bedeckt eine Fläche von jedem Element positioniert zwischen dem Leitungsrahmen 12 und dem Leitungsrahmen 24.
  • In den 1 und 2 zeigt ein Schwerpunkt bzw. Massenmittelpunkt 40 einen Schwerpunkt des Halbleiterchips 16 an und ein Schwerpunkt bzw. Massenmittelpunkt 42 zeigt einen Schwerpunkt des Kupferblockes 20 an. Darüber hinaus zeigt 2 eine Position des Kupferblockes 20 durch eine Strichpunktlinie. Wie es in 2 gezeigt ist, ist bei Betrachten des Halbleiterchips 16 von oben der Schwerpunkt 40 des Halbleiterchips 16 an ungefähr einem Mittelpunkt des Halbleiterchips 16 positioniert. Nachfolgend wird sich entlang einer Richtung von der oberen kleinen Elektrode 16e zur oberen großen Elektrode 16d (eine x-Richtung in 1 und 2) auf einen Abschnitt des Halbleiterchips 16, der auf einer Seite der oberen kleinen Elektrode 16e in Bezug auf den Mittelpunkt 40 positioniert ist, als einen ersten Abschnitt 16a bezogen. Darüber hinaus wird sich auf einen Abschnitt des Halbleiterchips 16, der auf einer entgegengesetzten Seite der oberen kleinen Elektrode 16e in Bezug auf den Schwerpunkt 40 positioniert ist, als einen zweiten Abschnitt 16b bezogen. Gemäß Vorbeschreibung strömt der Hauptstrom des MOSFETS zwischen der oberen großen Elektrode 16d und der unteren Elektrode 16c. Wie es in 2 gezeigt ist, ist der größte Teil der oberen großen Elektrode 16d im zweiten Abschnitt 16b des Halbleiterchips 16 positioniert. Dementsprechend strömt der größte Teil des Hauptstroms im zweiten Abschnitt 16b des Halbleiterchips 16. Daher wird, wenn die Halbleitervorrichtung 10 betrieben wird, eine Temperatur des zweiten Abschnitts 16b höher als eine Temperatur des ersten Abschnitts 16a.
  • Wie es in 2 gezeigt ist, ist der Kupferblock 20 unmittelbar oberhalb von der oberen großen Elektrode 16d angeordnet. Dementsprechend ist bei Betrachtung des Halbleiterchips 16 von oben der Schwerpunkt 42 des Kupferblocks 20 ungefähr im Mittelpunkt der oberen großen Elektrode 16d positioniert. Eine Position des Mittelpunktes der oberen großen Elektrode 16d ist von einer Position des Mittelpunktes des Halbleiterchips 16 verschoben. Dementsprechend ist bei Betrachten des Halbleiterchips 16 von oben eine Position des Schwerpunktes 42 des Kupferblocks 20 von einer Position des Schwerpunktes 40 des Halbleiterchips 16 verschoben. Der Schwerpunkt 42 des Kupferblockes 20 ist oberhalb des zweiten Abschnitts 16b der Halbleiterchips 16 angeordnet. Daher wird der größte Teil einer Last des Kupferblockes 20 auf den zweiten Abschnitt 16b des Halbleiterchips 16 aufgebracht.
  • Wie es in 1 gezeigt ist, weist die untere Lötschicht 14 ein Grundmaterial 50, das aus Lötmitteln gebildet ist, und Metallpartikel 52, die innerhalb des Grundmaterials 50 verteilt sind, auf. Die Metallpartikel 52 sind aus einem Metall gebildet, das einen Schmelzpunkt hat, der höher als ein Schmelzpunkt des Grundmaterials 50 ist. Im vorliegenden Ausführungsbeispiel sind die Metallpartikel 52 aus Nickel gebildet. Die Metallpartikel 52 sind Partikel mit ungefährer Kugelform. Die untere Lötschicht 14 weist einen ersten Bereich 14a auf, der Metallpartikel 52a aufweist, die einen kleinen Durchmesser haben, und einen zweiten Bereich 14b, der Metallpartikel 52b aufweist, die einen großen Durchmesser haben. Anders ausgedrückt ist ein mittlerer Durchmesser der Metallpartikel 52 im zweiten Bereich 14b größer als ein mittlerer Durchmesser der Metallpartikel 52 im ersten Bereich 14a. Ein Volumenverhältnis der Metallpartikel 52, die den zweiten Bereich 14b einnehmen, ist höher als ein Volumenverhältnis der Metallpartikel 52, die den ersten Bereich 14a einnehmen. Der erste Bereich 14a ist unter dem ersten Abschnitt 16a des Halbleiterchips 16 angeordnet und der zweite Bereich 14b ist unter dem zweiten Abschnitt 16b des Halbleiterchips 16 angeordnet. In der x-Richtung fällt eine Position eine Grenze zwischen dem ersten Abschnitt 16a und dem zweiten Abschnitt 16b des Halbleiterchips 16 (das heißt die Position des Schwerpunktes 40) ungefähr mit einer Position einer Grenze zwischen dem ersten Bereich 14a und dem zweiten Bereich 14b der unteren Lötschicht 14 zusammen.
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 10 beschrieben. Als Erstes werden, wie es in 3 gezeigt ist, ein Leitungsrahmen 12, eine untere Lötschicht 14, ein Halbleiterchip 16, eine obere Lötschicht 18 und ein Kupferblock 20 gestapelt. Genauer gesagt wird eine laminatartige Komponente, die die untere Lötschicht 14 bildet, auf dem Leitungsrahmen 12 angeordnet. Es ist anzumerken, dass die untere Lötschicht 14 aus einer laminatähnlichen Komponente gebildet sein kann oder der erste Bereich 14a und der zweite Bereich 14b aus jeweils getrennten unterschiedlichen Komponenten gebildet sein können. Darüber hinaus ist der Halbleiterchip 16 auf der unteren Lötschicht 14 angeordnet. Hier wird die untere Elektrode 16c mit der unteren Lötschicht 14 in Kontakt gebracht. Darüber hinaus wird der Halbleiterchip 16 in einer solchen Weise platziert, dass ein erster Abschnitt 16a des Halbleiterchips 16 auf einem ersten Bereich 14a der unteren Lötschicht 14 und ein zweiter Bereich 16b des Halbleiterchips 16 auf einen zweiten Bereich 14b der unteren Lötschicht 14 positioniert wird. Darüber hinaus wird eine laminatähnliche Komponente, die die obere Lötschicht 18 konfiguriert, auf einer oberen großen Elektrode 16d platziert. Darüber hinaus wird der Kupferblock 20 auf der oberen Lötschicht 18 platziert. Hier wird der Kupferblock 20 so platziert, dass ein Schwerpunkt 42 des Kupferblockes 20 oberhalb des zweiten Abschnitts 16b des Halbleiterchips 16 positioniert wird. Zu diesem Zeitpunkt sind die jeweilige untere Lötschicht 14 und die obere Lötschicht 18 noch nicht mit ihren jeweiligen benachbarten Elementen verbunden. Darüber hinaus wird zu diesem Zeitpunkt der Leitungsrahmen 12 mit einem Leitungsdraht 28 an einer nicht gezeigten Position verbunden.
  • Als Nächstes wird ein in 3 gezeigter Stapel erwärmt. Genauer gesagt wird der Stapel auf eine Temperatur erwärmt, die höher als ein Schmelzpunkt eines Grundmaterials 50 der unteren Lötschicht 14 und niedriger als ein Schmelzpunkt der Metallpartikel 52 ist, um dadurch das Grundmaterial 50 zu schmelzen. Darüber hinaus wird die obere Lötschicht 18 ebenfalls geschmolzen. Anschließend wird der Stapel abgekühlt und das Grundmaterial 50 der unteren Lötschicht 14 und der oberen Lötschicht 18 erstarren. Der Leitungsrahmen 12 und die untere Elektrode 16c werden dadurch miteinander über die untere Lötschicht 14 verbunden und die obere große Elektrode 16d und der Kupferblock 20 werden dadurch miteinander über die obere Lötschicht 18 verbunden.
  • Die untere Lötschicht 14 wird detaillierter beschrieben, während der Stapel erwärmt wird. Wie es in 3 gezeigt ist, ist der Schwerpunkt 42 des Kupferblockes 20 oberhalb des zweiten Abschnitts 16b des Halbleiterchips 16 positioniert. Dementsprechend wird eine schwerere Last auf den zweiten Abschnitt 16b im Vergleich zum ersten Abschnitt 16a aufgebracht. Folglich wirkt ein Moment auf den Halbleiterchip 16 entlang einer Richtung, in der sich der zweite Abschnitt 16b abwärts bewegt, und zwar um seinen Schwerpunkt 40. Dementsprechend wirkt im Vergleich zum ersten Bereich 14a, der sich unter dem ersten Abschnitt 16a befindet, eine schwerere Last auf den zweiten Bereich 14b, der sich unter dem zweiten Abschnitt 16b befindet, aufgebracht.
  • Andererseits wird, wenn der Stapel erwärmt wird, das Grundmaterial 50 der unteren Lötschicht 14 geschmolzen. Zu diesem Zeitpunkt werden die Metallpartikel 52 innerhalb der unteren Lötschicht 14 nicht geschmolzen. Das Volumenverhältnis der Metallpartikel 52, die nicht geschmolzen sind, ist im zweiten Bereich 14b höher als im ersten Bereich 14a. Daher ist in einem Zustand, in dem das Grundmaterial 50 geschmolzen ist, eine Viskosität des zweiten Bereichs 14b höher als eine Viskosität des ersten Bereiches 14a. Dementsprechend ist es, in einem Zustand, in dem das Grundmaterial 50 geschmolzen ist, weniger wahrscheinlich, dass sich der zweite Bereich 14b verformt (fluidisiert) und es ist wahrscheinlicher, dass sich der erste Bereich 14a verformt. Es ist weniger wahrscheinlich, dass sich der zweite Bereich 14b verformt und somit wird, obwohl eine schwere Last auf den zweiten Bereich 14b aufgebracht wird, ein Absinken des zweiten Abschnitts 16b des Halbleiterchips 16 zur unteren Lötschicht 14 hin unterdrückt. Darüber hinaus ist es wahrscheinlicher, dass sich der erste Bereich 14a verformt und somit sinkt der erste Abschnitt 16a des Halbleiterchips 16, obwohl die auf den ersten Bereich 14a aufgebrachte Last gering ist, zu der unteren Lötschicht 14 hin in einem gewissen Maße ab. Ein Absinken des ersten Abschnitts 16a wird gestartet und dadurch wird ein Absinken des zweiten Abschnitts 16b wirksam unterdrückt. Dementsprechend wird eine Verringerung bei der Dicke der unteren Lötschicht 14 unter dem zweiten Abschnitt 16b (das heißt des zweiten Bereiches 14b) unterdrückt. Anschließend wird, wenn der Stapel gekühlt wird, um die untere Lötschicht 14 erstarren zu lassen, die untere Lötschicht 14, die eine ausreichende Dicke unter dem zweiten Abschnitt 16b hat, erhalten. Gemäß Vorbeschreibung wird, wenn die Halbleitervorrichtung 10 verwendet wird, die Temperatur des zweiten Abschnitts 16b des Halbleiterchips 16 hoch. Dementsprechend wird eine Temperatur der unteren Lötschicht 14 unter dem zweiten Abschnitt 16b (das heißt dem zweiten Bereich 14b) ebenfalls hoch. Wenn der zweite Bereich 14b eine große Dicke hat, ist es wahrscheinlich, dass sich der zweite Bereich 14b entsprechend der thermischen Belastung elastisch verformt. Dementsprechend wird, obwohl die Temperatur des zweiten Bereichs 14b hoch wird, das Auftreten eines Risses im zweiten Bereich 14b unterdrückt.
  • Es ist festzuhalten, dass durch das Einstellen eines Durchmessers der Metallpartikel 52 in jedem der Bereiche erster Bereich 14a und zweiter Bereich 14b der unteren Lötschicht 14 ein Betrag des Absinkens des ersten Abschnitts 16a des Halbleiterchips 16 und ein Betrag des Absinkens des zweiten Abschnitte 16b des Halbleiterchips 16 ungefähr ausgeglichen sein können. Durch das Ausgleichen des Betrages des Absinkens des ersten Abschnitts 16a und des Betrages des Absinkens des zweiten Abschnitts 16b wird die Dicke der unteren Lötschicht 14 gleichmäßig gestaltet und kann ein Riss in der unteren Lötschicht 14 effizienter unterdrückt werden.
  • Darüber hinaus kann der Betrag des Absinkens des ersten Abschnitts 16a größer als ein Betrag des Absinkens des zweiten Abschnitts 16b sein. In diesem Fall wird eine Dicke des ersten Bereichs 14a der unteren Lötschicht 14 kleiner als die Dicke des zweiten Bereichs 14b der unteren Lötschicht 14. Ebenfalls in einer solchen Konfiguration wird die Dicke des zweiten Bereichs 14b groß und somit kann ein Riss im zweiten Bereich 14b unterdrückt werden. Darüber hinaus ist es gemäß Vorbeschreibung weniger wahrscheinlich, dass die Temperatur des ersten Abschnitt 16a des Halbleiterchips 16 hoch wird, es ist ebenfalls weniger wahrscheinlich, dass eine Temperatur des ersten Bereichs 14a der unteren Lötschicht 14 hoch wird. Daher ist es, obwohl die Dicke des ersten Bereichs 14a gering ist, weniger wahrscheinlich, dass ein Riss im ersten Bereich 14a auftritt.
  • Sobald die untere Lötschicht 14 und die oberen Lötschicht 18 erstarrt sind, wird jede der oberen kleinen Elektroden 16e mit dem entsprechenden Leitungsdraht 28 über einen Draht 26 verbunden. Als Nächstes wird der Kupferblock 20 mit dem Leitungsrahmen 24 über die Lötschicht 22 verbunden. Als Nächstes wird das Isolierharz 30 durch Spritzgießen ausgebildet. Anschließend wird sowohl der Leitungsrahmen 12 als auch der Leitungsdraht 28 zu einer gewünschten Form geschnitten und wird dadurch die Halbleitervorrichtung 10, die in 1 gezeigt ist, abgeschlossen.
  • Gemäß Vorbeschreibung ist es bei der Halbleitervorrichtung 10 im vorliegenden Ausführungsbeispiel weniger wahrscheinlich, dass die untere Lötschicht 14 unter dem zweiten Abschnitt 16b des Halbleiterchips 16 (das heißt dem zweiten Bereich 14b) sich verformt, wenn die untere Lötschicht 14 geschmolzen ist. Aufgrund dessen wird das Absinken des zweiten Abschnitts 16b unterdrückt, obwohl eine schwere Last auf den zweiten Bereich 14b aufgebracht wird. Ferner ist es wahrscheinlicher, dass die untere Lötschicht 14 unter dem ersten Abschnitt 16a des Halbleiterchips 16 (das heißt dem ersten Bereich 14a) sich verformt, wenn die untere Lötschicht 14 geschmolzen ist. Das gestattet das Absinken des ersten Abschnitts 16a in einem gewissen Maße. Durch das Gestatten des Absinkens des ersten Abschnitts 16a wird ein Absinken des zweiten Abschnitts 16b weiter unterdrückt. Daher kann entsprechend dieser Technologie die Dicke des zweiten Bereichs 14b sichergestellt werden und kann das Auftreten eines Risses im zweiten Bereich 14b unterdrückt werden.
  • Es ist festzuhalten, dass in dem vorstehend genannten Ausführungsbeispiel die Position der Grenze zwischen dem ersten Bereich 14a und dem zweiten Bereich 14b der unteren Lötschicht 14 ungefähr mit der Position der Grenze zwischen dem ersten Abschnitt 16a und dem zweiten Abschnitt 16b des Halbleiterchips 16 zusammenfällt. Jedoch können, wie es in 4 und 5 gezeigt ist, die Positionen dieser Grenzen voneinander verschoben sein. Bei diesen Konfigurationen ist ebenfalls das Volumenverhältnis der Metallpartikel 52 innerhalb der unteren Lötschicht 14 unter dem zweiten Abschnitt 16b des Halbleiterchips 16 höher als unter dem ersten Abschnitt 16a des Halbleiterchips 16 und kann somit ein Absinken des zweiten Abschnitts 16b unterdrückt werden. Darüber hinaus weist in dem vorstehend genannten Ausführungsbeispiel der erste Bereich 14a der unteren Lötschicht 14 die Metallpartikel 52 auf. Jedoch kann, wie es in 6 gezeigt ist, der erste Bereich 14a die Metallpartikel 52 auch nicht aufweisen. Darüber hinaus kann sich, wie es in 7 gezeigt ist, der Durchmesser der Metallpartikel 52 in drei Schritten ändern. Darüber hinaus kann sich der Durchmesser der Metallpartikel 52 in einer größeren Anzahl an Schritten als die Anzahl der Stadien in 7 ändern. Darüber hinaus kann sich der Durchmesser der Metallpartikel 52 von einem Endabschnitt an einer Seite des ersten Abschnitts 16a zu einem Endabschnitt an einer Seite des zweiten Abschnitts 16b allmählich erhöhen. Darüber hinaus können die Metallpartikel 52, die unterschiedliche Durchmesser haben, in einem gemischten Zustand in der unteren Lötschicht 14 verteilt sein und kann der mittlere Durchmesser der Metallpartikel 52 unter dem zweiten Abschnitt 16b höher als der mittlere Durchmesser der Metallpartikel 52 unter dem ersten Abschnitt 16a sein. Darüber hinaus kann eine Konfiguration angewendet werden, bei der diese Variationen kombiniert sind.
  • Darüber hinaus haben im vorstehend genannten Ausführungsbeispiel die Metallpartikel 52 ungefähr eine Kugelform. Jedoch können die Metallpartikel 52 eine andere Form haben (z. B. eine Zylinderform, eine Würfelform, die Form eines rechteckigen Parallelepipeds oder Ähnliches). Wenn die Metallpartikel 52 eine Zylinderform haben, kann sich ihre Achse entlang einer Vertikalrichtung erstrecken (eine Dickerichtung der unteren Lötschicht 14) oder kann sich diese entlang einer Querrichtung (einer Richtung orthogonal zur Vertikalrichtung) erstrecken, oder kann sich diese entlang einer anderen Richtung erstrecken.
  • Darüber hinaus sind im vorstehend genannten Ausführungsbeispiel die Metallpartikel 52 aus Nickel gebildet. Jedoch können die Metallpartikel 52 aus einem beliebigen Material gebildet sein, solange wie das Material ermöglicht, dass die Metallpartikel 52 ihre Form am Schmelzpunkt des Grundmaterials 50 aufrechterhalten. Beispielsweise können die Metallpartikel 52 aus Kupfer, einem Harz, Glas oder Ähnlichem gebildet sein.

Claims (8)

  1. Eine Halbleitervorrichtung (10), die aufweist: eine Verdrahtung (12), einen Halbleiterchip (16), der oberhalb der Verdrahtung (12) angeordnet ist, und einen Metallblock (20), der oberhalb des Halbleiterchips (16) angeordnet ist, wobei der Halbleiterchip (16) aufweist: ein Halbleitersubstrat (16f), eine untere Elektrode (16c), die auf einer unteren Fläche des Halbleitersubstrates (16f) vorgesehen ist, eine obere große Elektrode (16d), die auf einer oberen Fläche des Halbleitersubstrates (16f) vorgesehen ist, und eine obere kleine Elektrode (16e), die auf der oberen Fläche des Halbleitersubstrates (16f) vorgesehen ist, wobei die obere kleine Elektrode (16e) kleiner als die obere große Elektrode (16d) ist, wobei der Halbleiterchip (16) einen ersten Abschnitt (16a) und einen zweiten Abschnitt (16b) aufweist, wobei der erste Abschnitt (16a) auf einer Seite der oberen kleinen Elektrode in Bezug auf einen Schwerpunkt (40) des Halbleiterchips (16) entlang einer Richtung von der oberen kleinen Elektrode (16e) zur oberen großen Elektrode (16d) hin positioniert ist, wobei der zweite Abschnitt (16d) auf einer entgegengesetzten Seite der oberen kleinen Elektrode (16e) in Bezug auf den Schwerpunkt (40) entlang der Richtung positioniert ist, wobei ein Schwerpunkt (42) des Metallblocks (20) oberhalb des zweiten Abschnitts (16b) positioniert ist, die untere Elektrode (16c) mit der Verdrahtung (12) über eine untere Lötschicht (14) verbunden ist, die obere große Elektrode (16d) mit dem Metallblock (20) über eine obere Lötschicht (18) verbunden ist, die untere Lötschicht (14) ein Lötgrundmaterial (50) und Metallpartikel (52), die in dem Lötgrundmaterial (50) verteilt sind, aufweist, wobei ein Schmelzpunkt der Metallpartikel (52) höher als ein Schmelzpunkt des Lötgrundmaterials (50) ist, und ein Volumenverhältnis der Metallpartikel (52), die die untere Lötschicht (14) einnehmen, die unter dem zweiten Abschnitt (16b) positioniert ist, höher als ein Volumenverhältnis der Metallpartikel (52) ist, die die untere Lötschicht (14) einnehmen, die unter dem ersten Abschnitt (16a) positioniert ist.
  2. Die Halbleitervorrichtung (10) nach Anspruch 1, wobei die untere Lötschicht (14), die unter dem zweiten Abschnitt (16b) positioniert ist, und die untere Lötschicht (14), die unter dem ersten Abschnitt (16a) positioniert ist, die Metallpartikel (52) jeweils aufweisen und ein mittlerer Durchmesser der Metallpartikel (52) in der unteren Lötschicht (14), die unter dem zweiten Abschnitt (16b) positioniert ist, größer als ein mittlerer Durchmesser der Metallpartikel (52) in der unteren Lötschicht (14) ist, die unter dem ersten Abschnitt (16a) positioniert ist.
  3. Die Halbleitervorrichtung (10) nach Anspruch 2, wobei die untere Lötschicht (14) einen ersten Bereich (14a) und einen zweiten Bereich (14b) aufweist, ein Durchmesser der Metallpartikel (52), die im zweiten Bereich (16b) enthalten sind, größer als ein Durchmesser der Metallpartikel (52) ist, die im ersten Bereich (14a) enthalten sind, der erste Bereich (14a) unter dem ersten Abschnitt (16a) positioniert ist und der zweite Bereich (14b) unter dem zweiten Abschnitt (16b) positioniert ist.
  4. Die Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, wobei das Halbleitersubstrat (16f) ein SiC-Substrat ist.
  5. Ein Verfahren zum Herstellen einer Halbleitervorrichtung (10), das aufweist: Bilden eines Stapels durch Stapeln von einer Verdrahtung (12), einer unteren Lötschicht (14), eines Halbleiterchips (16), einer oberen Lötschicht (18) und eines Metallblocks (20) und Erwärmen des Stapels, wobei der Halbleiterchip (16) aufweist: ein Halbleitersubstrat (16f), eine untere Elektrode (16c), die auf einer unteren Fläche des Halbleitersubstrates (16f) vorgesehen ist eine obere große Elektrode (16d), die auf einer oberen Fläche des Halbleitersubstrates (16f) vorgesehen ist, und eine obere kleine Elektrode (16e), die auf der oberen Fläche des Halbleitersubstrates (16f) vorgesehen ist, wobei die obere kleine Elektrode (16e) kleiner als die obere große Elektrode (16d) ist, und wobei der Halbleiterchip (16) einen ersten Abschnitt (16a) und einen zweiten Abschnitt (16b) aufweist, wobei der erste Abschnitt (16a) an einer Seite der oberen kleinen Elektrode (16e) in Bezug auf ein Schwerpunkt (40) des Halbleiterchips (16) entlang einer Richtung von der oberen kleinen Elektrode (16e) zu der oberen großen Elektrode (16d) hin positioniert ist, wobei der zweite Abschnitt (16b) an einer entgegengesetzten Seite der oberen kleinen Elektrode (16e) in Bezug auf den Schwerpunkt (40) entlang der Richtung positioniert ist, wobei die untere Lötschicht (14) ein Lötgrundmaterial (50) und Metallpartikel (52) aufweist, die in dem Lötgrundmaterial (50) verteilt sind, wobei ein Schmelzpunkt der Metallpartikel (52) höher als ein Schmelzpunkt des Lötgrundmaterials (50) ist, wobei das Formen des Stapels aufweist: Anordnen der unteren Lötschicht (14) auf der Verdrahtung (12), Anordnen der unteren Elektrode (16c) auf der unteren Lötschicht (14), Anordnen der oberen Lötschicht (18) auf der oberen großen Elektrode (16d) und Anordnen des Metallblocks (20) auf der oberen Lötschicht (18), wobei beim Ausbilden des Stapels die Verdrahtung (12), die untere Lötschicht (14), der Halbleiterchip (16), die obere Lötschicht (18) und der Metallblock (20) gestapelt werden, sodass ein Schwerpunkt (42) des Metallblocks (20) oberhalb des zweiten Abschnitts (16b) angeordnet ist, und ein Volumenverhältnis der Metallpartikel (52), die die untere Lötschicht (14) einnehmen, die unter dem zweiten Abschnitt (16b) positioniert ist, höher als ein Volumenverhältnis der Metallpartikel (52) ist, die die untere Lötschicht (14) einnehmen, die unter dem ersten Abschnitt (16a) positioniert ist, und das Erwärmen des Stapels aufweist: Schmelzen der unteren Lötschicht (14) und der oberen Lötschicht (18) und anschließendes Erstarren der unteren Lötschicht (14) und der oberen Lötschicht (18).
  6. Das Verfahren nach Anspruch 5, wobei die untere Lötschicht (14), die unter dem ersten Abschnitt (16a) positioniert ist, und die untere Lötschicht (14), die unter dem zweiten Abschnitt (16b) positioniert ist, die Metallpartikel (52) jeweils aufweist, und das Ausbilden des Stapels das Stapeln in einer solchen Weise aufweist, dass ein mittlerer Durchmesser der Metallpartikel (52) in der unteren Lötschicht (14), die unter dem zweiten Abschnitt (16b) positioniert ist, größer als ein mittlerer Durchmesser der Metallpartikel (52) in der unteren Lötschicht (14) ist, die unter dem ersten Abschnitt (16a) positioniert ist.
  7. Das Verfahren nach Anspruch 6, wobei die untere Lötschicht (14) einen ersten Bereich (14a) und einen zweiten Bereich (14b) aufweist, ein Durchmesser der Metallpartikel (52), die im zweiten Bereich (14b) enthalten sind, größer als ein Durchmesser der Metallpartikel (52) ist, die im ersten Bereich (14a) enthalten sind, und das Ausbilden des Stapels das Stapeln in einer solchen Weise aufweist, dass der erste Bereich (14a) unter dem ersten Abschnitt (16a) positioniert ist und der zweite Bereich (14b) unter dem zweiten Abschnitt (16b) positioniert ist.
  8. Das Verfahren nach einem der Ansprüche 5 bis 7, wobei das Halbleitersubstrat (16f) ein SiC-Substrat ist.
DE102018102744.3A 2017-02-08 2018-02-07 Halbleitervorrichtung und Verfahren zur Herstellung von dieser Expired - Fee Related DE102018102744B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017021323A JP6551432B2 (ja) 2017-02-08 2017-02-08 半導体装置とその製造方法
JP2017-021323 2017-02-08

Publications (2)

Publication Number Publication Date
DE102018102744A1 DE102018102744A1 (de) 2018-08-09
DE102018102744B4 true DE102018102744B4 (de) 2022-07-07

Family

ID=62910246

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018102744.3A Expired - Fee Related DE102018102744B4 (de) 2017-02-08 2018-02-07 Halbleitervorrichtung und Verfahren zur Herstellung von dieser

Country Status (4)

Country Link
US (1) US10347594B2 (de)
JP (1) JP6551432B2 (de)
CN (1) CN108417500B (de)
DE (1) DE102018102744B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508638B2 (en) * 2018-08-17 2022-11-22 Mitsubishi Electric Corporation Semiconductor device and power converter
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
JP2021005692A (ja) 2019-06-27 2021-01-14 株式会社デンソー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900153A (en) 1972-06-13 1975-08-19 Licentia Gmbh Formation of solder layers
JPH06216167A (ja) 1993-01-20 1994-08-05 Hitachi Ltd 半導体装置及びその製造方法
JP2016152344A (ja) 2015-02-18 2016-08-22 トヨタ自動車株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073554A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
US8691377B2 (en) * 2009-04-22 2014-04-08 Panasonic Corporation Semiconductor device
JP6269458B2 (ja) * 2014-01-20 2018-01-31 株式会社デンソー 半導体装置及びその製造方法
KR101706818B1 (ko) * 2014-04-30 2017-02-15 제일모직주식회사 이방 도전성 필름용 조성물, 이방 도전성 필름 및 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900153A (en) 1972-06-13 1975-08-19 Licentia Gmbh Formation of solder layers
JPH06216167A (ja) 1993-01-20 1994-08-05 Hitachi Ltd 半導体装置及びその製造方法
JP2016152344A (ja) 2015-02-18 2016-08-22 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP6551432B2 (ja) 2019-07-31
US10347594B2 (en) 2019-07-09
DE102018102744A1 (de) 2018-08-09
JP2018129388A (ja) 2018-08-16
US20180226360A1 (en) 2018-08-09
CN108417500A (zh) 2018-08-17
CN108417500B (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE102018102744B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung von dieser
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE112016006332B4 (de) Leistungsmodul
DE69233232T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE112016007464B4 (de) Halbleitervorrichtung
DE102015102528A1 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine
DE102017207192A1 (de) Halbleitervorrichtung, Herstellungsverfahren und leitfähiges Säulenelement
DE2109191A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112016006376B4 (de) Halbleitervorrichtung
DE112004002466B4 (de) Vorrichtung und Verfahren zur verbesserten Energieführung
DE102016214132A1 (de) Transistorelement und Halbleitervorrichtung
DE2248303A1 (de) Halbleiterbauelement
DE102015101561A1 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE10227854A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102018206482A1 (de) Halbleiterbauelement mit einem Clip aus Verbundmaterial
DE19842481B4 (de) Stapelbarer Halbleiterchip und Verfahren zur Herstellung eines gestapelten Halbleiterchipmoduls
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102004048688A1 (de) Halbleitervorrichtung
DE102012103242A1 (de) Chip Anordnungen und Verfahren zum Herstellen einer Chip Anordnung
DE112018007782T5 (de) Halbleitervorrichtung
DE102004059389A1 (de) Kontaktierung eines Halbleiterbauelements
DE102014118941A1 (de) Leitungsdesign für einen Bump-auf-Leitung (BAL)-Aufbau
DE102020203167A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee