JP6551432B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP6551432B2
JP6551432B2 JP2017021323A JP2017021323A JP6551432B2 JP 6551432 B2 JP6551432 B2 JP 6551432B2 JP 2017021323 A JP2017021323 A JP 2017021323A JP 2017021323 A JP2017021323 A JP 2017021323A JP 6551432 B2 JP6551432 B2 JP 6551432B2
Authority
JP
Japan
Prior art keywords
solder layer
semiconductor chip
metal particles
region
lower solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017021323A
Other languages
English (en)
Other versions
JP2018129388A (ja
Inventor
真行 神谷
真行 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017021323A priority Critical patent/JP6551432B2/ja
Priority to US15/882,242 priority patent/US10347594B2/en
Priority to DE102018102744.3A priority patent/DE102018102744B4/de
Priority to CN201810122775.4A priority patent/CN108417500B/zh
Publication of JP2018129388A publication Critical patent/JP2018129388A/ja
Application granted granted Critical
Publication of JP6551432B2 publication Critical patent/JP6551432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

本明細書に開示の技術は、半導体装置とその製造方法に関する。
特許文献１には、半導体チップと配線部材とをはんだ層によって接続する技術が開示されている。はんだ層中に、はんだ層よりも融点が高い金属粒子が分散されている。はんだ層中に金属粒子を分散させることで、はんだ層の厚みが均一化されている。
特開平６−２１６１６７号公報
上部大電極と上部小電極を有する半導体チップが知られている。上部大電極と上部小電極は、半導体チップの上面に設けられている。上部小電極は信号等の小電流が流れる電極であり、上部大電極は上部小電極よりも大きい電流が流れる電極である。このような半導体チップにおいて、上部大電極に対する配線として、金属ブロックが用いられる場合がある。この種の半導体装置の製造工程では、配線部材、下部はんだ層、半導体チップ、上部はんだ層及び金属ブロックをこの順で積層する積層工程が行われる。上部はんだ層は上部大電極上に配置され、金属ブロックは上部はんだ層上に積層される。次に、積層体を加熱して、下部はんだ層と上部はんだ層を溶融させる。その後、積層体を冷却して、下部はんだ層と上部はんだ層を凝固させる。これによって、配線部材、半導体チップ及び金属ブロックが互いに接続される。
半導体チップの上面には、上部大電極と上部小電極が存在しているので、上部大電極の中心位置は半導体チップの上面の中心位置からずれている。積層工程では、金属ブロックは、上部大電極の略中央に積層される。このため、金属ブロックの重心位置が半導体チップの重心位置からずれた状態で、半導体チップの上部に金属ブロックが積層される。その後に下部はんだ層と上部はんだ層を溶融させると、金属ブロックの重心側で半導体チップが下側（下部はんだ層側）に沈み込む。その結果、半導体チップが配線部材に対して傾き、金属ブロックの重心の下部で下部はんだ層の厚みが薄くなる。半導体装置の使用時には、金属ブロックの重心の下部（すなわち、上部大電極の中心の下部近傍）で半導体チップに大きい電流が流れるので、この部分で半導体チップが高温となる。このため、金属ブロックの重心の下部の下部はんだ層も高温となる。金属ブロックの重心の下部（つまり、高温となる部分）の下部はんだ層の厚みが薄いと、熱応力によってこの部分の下部はんだ層にクラックが生じやすい。上述した特許文献１の技術を用いたとしても、金属ブロックの重心の下部における半導体チップの沈み込みを十分に抑制することができない。
本明細書が開示する半導体チップは、配線部材と、前記配線部材の上部に配置されている半導体チップと、前記半導体チップの上部に配置されている金属ブロックを有している。前記半導体チップが、半導体基板と、前記半導体基板の下面に設けられた下部電極と、前記半導体基板の上面に設けられた上部大電極と、前記半導体基板の上面に設けられており、前記上部大電極よりも小さい上部小電極を有している。前記上部小電極から前記上部大電極に向かう方向において、前記半導体チップが、前記半導体チップの重心に対して前記上部小電極側に位置する第１部分と、前記半導体チップの前記重心に対して前記上部小電極の反対側に位置する第２部分を有している。前記金属ブロックの重心が前記第２部分の上部に配置されている。前記下部電極が、下部はんだ層によって前記配線部材に接続されている。前記上部大電極が、上部はんだ層によって前記金属ブロックに接続されている。前記下部はんだ層が、はんだ母材と、前記はんだ母材中に分散されているとともに前記はんだ母材よりも融点が高い金属粒子を有している。前記第２部分の下部に位置する前記下部はんだ層中に占める前記金属粒子の体積比率が、前記第１部分の下部に位置する前記下部はんだ層中に占める前記金属粒子の体積比率よりも高い。
なお、第１部分の下部に位置する下部はんだ層は、金属粒子を含まなくてもよい。つまり、第１部分の下部に位置する下部はんだ層中に占める金属粒子の体積比率はゼロであってもよい。
この半導体装置では、半導体チップの第２部分の上部に金属ブロックの重心が位置する。このため、半導体チップの第２部分の下部に位置する下部はんだ層に、半導体チップの第１部分の下部に位置する下部はんだ層よりも高い荷重が加わる。また、この半導体装置では、第２部分の下部に位置する下部はんだ層中に占める金属粒子の体積比率が、第１部分の下部に位置する下部はんだ層中に占める金属粒子の体積比率よりも高い。下部はんだ層の母材を溶融させるときに、融点が高い金属粒子が溶融しない。このため、母材が溶融した状態において、金属粒子の体積比率が高い下部はんだ層（第２部分の下部の下部はんだ層）は、金属粒子の体積比率が低い下部はんだ層（第１部分の下部はんだ層）よりも変形し難い。高い荷重が加わる第２部分の下部に位置する下部はんだ層が変形し難いので、第２部分が下部はんだ層側に沈み込むことが抑制される。また、高い荷重が加わらない第１部分の下部に位置する下部はんだ層が変形し易いので、第１部分が下部はんだ層側に沈み込むことがある程度許容される。このように、第１部分が下部はんだ層側に沈み込むことを許容することで、第２部分が下部はんだ層側に沈み込むことをより効果的に抑制することができる。したがって、この半導体装置では、第２部分の下部で下部はんだ層の厚みが薄くなることを抑制することができる。これによって、下部はんだ層のクラックが抑制される。
半導体装置１０の縦断面図。 半導体チップ１６の平面図。 半導体装置１０の製造工程の説明図。 変形例の半導体装置の縦断面図。 変形例の半導体装置の縦断面図。 変形例の半導体装置の縦断面図。 変形例の半導体装置の縦断面図。
図１に示す実施形態の半導体装置１０は、リードフレーム１２、半導体チップ１６、銅ブロック２０、リードフレーム２４、リード線２８及び絶縁樹脂３０を有している。
リードフレーム１２は、金属製の配線部材である。
半導体チップ１６は、リードフレーム１２の上部に配置されている。半導体チップ１６は、半導体基板１６ｆ、下部電極１６ｃ、上部大電極１６ｄ及び複数の上部小電極１６ｅを有している。半導体基板１６ｆは、ＳｉＣ（炭化シリコン）を主成分とするＳｉＣ基板である。半導体基板１６ｆの内部に、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）等が形成されている。下部電極１６ｃは、半導体基板１６ｆの下面の略全域を覆っている。下部電極１６ｃとリードフレーム１２の間に、下部はんだ層１４が配置されている。下部電極１６ｃは、下部はんだ層１４によってリードフレーム１２に接続されている。図２に示すように、半導体基板１６ｆの上面に、上部大電極１６ｄと複数の上部小電極１６ｅが設けられている。上部大電極１６ｄは、各上部小電極１６ｅよりも大きい。上部小電極１６ｅは、ＭＯＳＦＥＴのゲート電極や、半導体基板１６ｆの電流、温度等を測定するための電極である。各上部小電極１６ｅに流れる電流は小さい。ＭＯＳＦＥＴの主電流は、上部大電極１６ｄと下部電極１６ｃの間に流れる。ＭＯＳＦＥＴの主電流は、各上部小電極１６ｅに流れる電流よりも大きい。複数の上部小電極１６ｅは、半導体基板１６ｆの上面の一辺に沿って配列されている。上部大電極１６ｄは、複数の上部小電極１６ｅに隣接する位置に配置されている。
図１に示すように、銅ブロック２０は、上部大電極１６ｄの上部に配置されている。銅ブロック２０と上部大電極１６ｄの間に、上部はんだ層１８が配置されている。銅ブロック２０は、上部はんだ層１８によって上部大電極１６ｄに接続されている。
リードフレーム２４は、金属製の配線部材である。リードフレーム２４は、銅ブロック２０の上部に配置されている。リードフレーム２４と銅ブロック２０の間に、はんだ層２２が配置されている。リードフレーム２４は、はんだ層２２によって銅ブロック２０に接続されている。
リード線２８は、半導体チップ１６の側方に配置されている。図示していないが、複数の上部小電極１６ｅに対応する数のリード線２８が、半導体チップ１６の側方に配置されている。各上部小電極１６ｅは、ワイヤー２６によって対応するリード線２８に接続されている。
絶縁樹脂３０は、リードフレーム１２とリードフレーム２４の間に位置する各部材の表面を覆っている。
図１、２において、重心４０は半導体チップ１６の重心を示しており、重心４２は銅ブロック２０の重心を示している。また、図２には、一点鎖線によって銅ブロック２０の位置が示されている。図２に示すように、半導体チップ１６の重心４０は、半導体チップ１６を上側から見たときに半導体チップ１６の略中心に位置している。以下では、上部小電極１６ｅから上部大電極１６ｄに向かう方向（図１、２のｘ方向）において、重心４０に対して上部小電極１６ｅ側に位置する部分の半導体チップ１６を、第１部分１６ａという。また、重心４０に対して上部小電極１６ｅの反対側に位置する部分の半導体チップ１６を、第２部分１６ｂという。上述したように、上部大電極１６ｄと下部電極１６ｃの間にＭＯＳＦＥＴの主電流が流れる。図２に示すように、上部大電極１６ｄの大部分は、半導体チップ１６の第２部分１６ｂ内に位置している。このため、主電流の大部分は、半導体チップ１６の第２部分１６ｂ内を流れる。したがって、半導体装置１０が動作したときに、第２部分１６ｂは、第１部分１６ａよりも高温となる。
図２に示すように、銅ブロック２０は、上部大電極１６ｄの直上に配置されている。このため、半導体チップ１６を上側から見たときに、銅ブロック２０の重心４２は、上部大電極１６ｄの略中心に位置している。上部大電極１６ｄの中心の位置は、半導体チップ１６の中心の位置からずれている。したがって、半導体チップ１６を上側から見たときに、銅ブロック２０の重心４２の位置は、半導体チップ１６の重心４０の位置からずれている。銅ブロック２０の重心４２は、半導体チップ１６の第２部分１６ｂの上部に配置されている。したがって、銅ブロック２０の荷重の大部分は、半導体チップ１６の第２部分１６ｂに加わっている。
図１に示すように、下部はんだ層１４は、はんだによって構成されている母材５０と、母材５０の内部に分散されている金属粒子５２を有している。金属粒子５２は、母材５０よりも高い融点を有する金属によって構成されている。本実施形態では、金属粒子５２は、ニッケルによって構成されている。金属粒子５２は、略球形の粒子である。下部はんだ層１４は、粒径が小さい金属粒子５２ａを含む第１領域１４ａと、粒径が大きい金属粒子５２ｂを含む第２領域１４ｂを有している。すなわち、第２領域１４ｂ内の金属粒子５２の平均粒径は、第１領域１４ａ内の金属粒子５２の平均粒径よりも大きい。第２領域１４ｂに占める金属粒子５２の体積比率は、第１領域１４ａに占める金属粒子５２の体積比率よりも高い。第１領域１４ａは半導体チップ１６の第１部分１６ａの下部に配置されており、第２領域１４ｂは半導体チップ１６の第２部分１６ｂの下部に配置されている。ｘ方向において、半導体チップ１６の第１部分１６ａと第２部分１６ｂの境界の位置（すなわち、重心４０の位置）は、下部はんだ層１４の第１領域１４ａと第２領域１４ｂの境界の位置と略一致している。
次に、半導体装置１０の製造方法について説明する。まず、図３に示すように、リードフレーム１２、下部はんだ層１４、半導体チップ１６、上部はんだ層１８及び銅ブロック２０を積層する。より詳細には、リードフレーム１２上に、下部はんだ層１４を構成する薄板状の部品を載置する。なお、下部はんだ層１４が、１つの薄板状の部品によって構成されていてもよいし、第１領域１４ａと第２領域１４ｂが、分離された別の部品によって構成されていてもよい。また、下部はんだ層１４上に、半導体チップ１６を載置する。ここでは、下部電極１６ｃを下部はんだ層１４に接触させる。また、下部はんだ層１４の第１領域１４ａ上に半導体チップ１６の第１部分１６ａが位置し、下部はんだ層１４の第２領域１４ｂ上に半導体チップ１６の第２部分１６ｂが位置するように半導体チップ１６を載置する。また、上部大電極１６ｄ上に、上部はんだ層１８を構成する薄板状の部品を載置する。また、上部はんだ層１８上に、銅ブロック２０を載置する。ここでは、銅ブロック２０の重心４２が半導体チップ１６の第２部分１６ｂの上部に位置するように銅ブロック２０を載置する。この時点では、下部はんだ層１４と上部はんだ層１８は、隣接する部材に接合されていない。また、この時点では、リードフレーム１２がリード線２８に図示しない位置で繋がっている。
次に、図３に示す積層体を加熱する。より詳細には、下部はんだ層１４の母材５０の融点よりも高く、金属粒子５２の融点よりも低い温度まで積層体を加熱することで、母材５０を溶融させる。また、上部はんだ層１８も溶融させる。その後、積層体を冷却し、下部はんだ層１４の母材５０と上部はんだ層１８を凝固させる。これによって、リードフレーム１２と下部電極１６ｃが下部はんだ層１４によって接合され、上部大電極１６ｄと銅ブロック２０が上部はんだ層１８によって接合される。
積層体を加熱するときの下部はんだ層１４について、より詳細に説明する。図３に示すように、半導体チップ１６の第２部分１６ｂの上部に銅ブロック２０の重心４２が位置している。このため、第２部分１６ｂには第１部分１６ａよりも高い荷重が加わる。その結果、半導体チップ１６に対して、その重心４０を中心として第２部分１６ｂが下側に向かう方向にモーメントが作用する。このため、第２部分１６ｂの下部に位置する第２領域１４ｂに、第１部分１６ａの下部に位置する第１領域１４ａよりも高い荷重が加わる。
他方、積層体が加熱されると、下部はんだ層１４の母材５０が溶融する。このとき、下部はんだ層１４の内部の金属粒子５２は溶融しない。溶融していない金属粒子５２の体積比率が第２領域１４ｂでは第１領域１４ａよりも高い。したがって、母材５０が溶融している状態において、第２領域１４ｂの粘度が第１領域１４ａの粘度よりも高い。このため、母材５０が溶融している状態において、第２領域１４ｂは変形（流動）し難く、第１領域１４ａは変形し易い。第２領域１４ｂが変形し難いので、第２領域１４ｂに高い荷重が加わっても、半導体チップ１６の第２部分１６ｂが下部はんだ層１４に向かって沈み込むことが抑制される。また、第１領域１４ａが変形し易いので、第１領域１４ａに加わる荷重が低くても、半導体チップ１６の第１部分１６ａが下部はんだ層１４に向かってある程度沈み込む。第１部分１６ａの沈み込みが許容されることで、第２部分１６ｂの沈み込みが効果的に抑制される。このため、第２部分１６ｂの下部の下部はんだ層１４（すなわち、第２領域１４ｂ）の厚みが薄くなることが抑制される。その後、積層体を冷却して下部はんだ層１４を凝固させると、第２部分１６ｂの下部で十分な厚みを有する下部はんだ層１４が得られる。上述したように、半導体装置１０の使用時には、半導体チップ１６の第２部分１６ｂが高温となる。このため、第２部分１６ｂの下部の下部はんだ層１４（すなわち、第２領域１４ｂ）も高温となる。第２領域１４ｂの厚みが厚いと、熱応力に応じて第２領域１４ｂが弾性変形し易くなる。このため、第２領域１４ｂが高温になっても、第２領域１４ｂでクラックが生じることが抑制される。
なお、下部はんだ層１４の第１領域１４ａと第２領域１４ｂの金属粒子５２の粒径を調節することで、半導体チップ１６の第１部分１６ａと第２部分１６ｂの沈み込む量を略均等にしてもよい。第１部分１６ａと第２部分１６ｂの沈み込む量を均等にすることで、下部はんだ層１４の厚みが均一となり、下部はんだ層１４のクラックをより効果的に抑制することができる。
また、第１部分１６ａの沈み込む量が、第２部分１６ｂの沈み込む量よりも大きくてもよい。この場合、下部はんだ層１４の第１領域１４ａの厚みが、下部はんだ層１４の第２領域１４ｂの厚みよりも薄くなる。このような構成でも、第２領域１４ｂの厚みが厚くなるので、第２領域１４ｂのクラックを抑制することができる。また、上述したように、半導体チップ１６の第１部分１６ａは高温になり難いので、下部はんだ層１４の第１領域１４ａも高温になり難い。したがって、第１領域１４ａの厚みが薄くても、第１領域１４ａにはクラックが生じ難い。
下部はんだ層１４及び上部はんだ層１８を凝固させたら、ワイヤー２６によって、各上部小電極１６ｅを対応するリード線２８に接続する。次に、はんだ層２２によって銅ブロック２０をリードフレーム２４に接続する。次に、射出成型によって、絶縁樹脂３０を形成する。その後、リードフレーム１２とリード線２８を所望の形状にカットすることで、図１に示す半導体装置１０が完成する。
以上に説明したように、本実施形態の半導体装置１０では、半導体チップ１６の第２部分１６ｂの下部の下部はんだ層１４（すなわち、第２領域１４ｂ）が、溶融時に変形し難い。これによって、第２領域１４ｂに高い荷重が加わっても、第２部分１６ｂの沈み込みが抑制される。さらに、半導体チップ１６の第１部分１６ａの下部の下部はんだ層１４（すなわち、第１領域１４ａ）が、溶融時に変形し易い。これによって、第１部分１６ａの沈み込みがある程度許容される。第１部分１６ａの沈み込みを許容することで、第２部分１６ｂの沈み込みがさらに抑制される。したがって、この技術によれば、第２領域１４ｂの厚みを確保することができ、第２領域１４ｂにおけるクラックの発生を抑制することができる。
なお、上述した実施形態では、下部はんだ層１４の第１領域１４ａと第２領域１４ｂの境界の位置が、半導体チップ１６の第１部分１６ａと第２部分１６ｂの境界の位置と略一致していた。しかしながら、図４、５に示すように、これらの境界の位置がずれていてもよい。これらの構成でも、半導体チップ１６の第２部分１６ｂの下部で、半導体チップ１６の第１部分１６ａの下部よりも下部はんだ層１４の内部の金属粒子５２の体積比率が高いので、第２部分１６ｂの沈み込みを抑制することができる。また、上述した実施形態では、下部はんだ層１４の第１領域１４ａが金属粒子５２を含んでいたが、図６に示すように第１領域１４ａが金属粒子５２を含んでいなくてもよい。また、図７に示すように、金属粒子５２の粒径が、３段階で変化していてもよい。また、図７よりも多段階で金属粒子５２の粒径が変化していてもよい。また、金属粒子５２の粒径が、第１部分１６ａ側の端部から第２部分１６ｂ側の端部に向かうにしたがって徐々に大きくなっていてもよい。また、粒径の異なる金属粒子５２が混ざり合った状態で下部はんだ層１４内に分散しており、第２部分１６ｂの下部における金属粒子５２の平均粒径が第１部分１６ａの下部における金属粒子５２の平均粒径よりも大きくなっていてもよい。また、これらの変形例を組み合わせた構成を採用してもよい。
また、上述した実施形態では、金属粒子５２が略球形であった。しかしながら、金属粒子５２が、他の形状（例えば、円柱形状、立方体形状、直方体形状等）であってもよい。金属粒子５２が円柱形状の場合には、その軸が縦方向（下部はんだ層１４の厚み方向）に伸びていてもよいし、横方向（縦方向に直交する方向）に伸びていてもよいし、その他の方向に伸びていてもよい。
また、上述した実施形態では、金属粒子５２がニッケルにより構成されていた。しかしながら、母材５０の融点において形状を維持できる材料であれば、金属粒子５２はどのような材料で構成されていてもよい。例えば、金属粒子５２を、銅、樹脂、ガラス等により構成してもよい。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体装置では、第１部分の下部に位置する下部はんだ層と第２部分の下部に位置する下部はんだ層のそれぞれが金属粒子を有していてもよい。第２部分の下部に位置する下部はんだ層内の金属粒子の平均粒径が、第１部分の下部に位置する下部はんだ層内の金属粒子の平均粒径よりも大きくてもよい。
本明細書が開示する一例の半導体装置では、下部はんだ層が、第１領域と第２領域を有していてもよい。第２領域に含まれる金属粒子の粒径が、第１領域に含まれる金属粒子の粒径よりも大きくてもよい。第１領域が第１部分の下部に位置しており、第２領域が第２部分の下部に位置していてもよい。
これらの構成によれば、第２部分の下部の下部はんだ層の厚みが薄くなることを効果的に抑制することができる。
本明細書が開示する一例の半導体装置では、半導体基板がＳｉＣ基板であってもよい。
ＳｉＣ基板は、高い電流密度で使用される。このため、ＳｉＣ基板では、上部大電極のサイズが小さい。このため、他の半導体基板（例えば、シリコン基板）等に比べて、上部大電極のサイズの上部小電極のサイズに対する比率が小さい。このため、上部大電極の中心が、半導体基板の中心から大きくずれた位置に配置される傾向にある。このため、ＳｉＣ基板では、第２部分の沈み込みの問題が生じやすい。したがって、本明細書に開示の技術は、ＳｉＣ基板を有する半導体装置に対してより効果的である。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：半導体装置
１２ ：リードフレーム
１４ ：下部はんだ層
１６ ：半導体チップ
１６ａ ：第１部分
１６ｂ ：第２部分
１６ｃ ：下部電極
１６ｄ ：上部大電極
１６ｅ ：上部小電極
１６ｆ ：半導体基板
１８ ：上部はんだ層
２０ ：銅ブロック
２２ ：はんだ層
２４ ：リードフレーム
４０ ：重心
４２ ：重心
５０ ：母材
５２ ：金属粒子

Claims (8)

  1. 配線部材と、
    前記配線部材の上部に配置されている半導体チップと、
    前記半導体チップの上部に配置されている金属ブロック、
    を有しており、
    前記半導体チップが、
    半導体基板と、
    前記半導体基板の下面に設けられた下部電極と、
    前記半導体基板の上面に設けられた上部大電極と、
    前記半導体基板の上面に設けられており、前記上部大電極よりも小さい上部小電極、
    を有しており、
    前記上部小電極から前記上部大電極に向かう方向において、前記半導体チップが、前記半導体チップの重心に対して前記上部小電極側に位置する第１部分と、前記半導体チップの前記重心に対して前記上部小電極の反対側に位置する第２部分を有しており、
    前記金属ブロックの重心が前記第２部分の上部に配置されており、
    前記下部電極が、下部はんだ層によって前記配線部材に接続されており、
    前記上部大電極が、上部はんだ層によって前記金属ブロックに接続されており、
    前記下部はんだ層が、はんだ母材と、前記はんだ母材中に分散されているとともに前記はんだ母材よりも融点が高い金属粒子を有しており、
    前記第２部分の下部に位置する前記下部はんだ層中に占める前記金属粒子の体積比率が、前記第１部分の下部に位置する前記下部はんだ層中に占める前記金属粒子の体積比率よりも高い、
    半導体装置。
  2. 前記第１部分の下部に位置する前記下部はんだ層と前記第２部分の下部に位置する前記下部はんだ層のそれぞれが前記金属粒子を有しており、
    前記第２部分の下部に位置する前記下部はんだ層内の前記金属粒子の平均粒径が、前記第１部分の下部に位置する前記下部はんだ層内の前記金属粒子の平均粒径よりも大きい、
    請求項１の半導体装置。
  3. 前記下部はんだ層が、第１領域と第２領域を有しており、
    前記第２領域に含まれる前記金属粒子の粒径が、前記第１領域に含まれる前記金属粒子の粒径よりも大きく、
    前記第１領域が前記第１部分の下部に位置しており、
    前記第２領域が前記第２部分の下部に位置している、
    請求項２の半導体装置。
  4. 前記半導体基板が、ＳｉＣ基板である請求項１〜３のいずれか一項の半導体装置。
  5. 半導体装置の製造方法であって、
    配線部材と下部はんだ層と半導体チップと上部はんだ層と金属ブロックを積層した積層体を形成する工程と、
    前記積層体を加熱する工程、
    を有しており、
    前記半導体チップが、
    半導体基板と、
    前記半導体基板の下面に設けられた下部電極と、
    前記半導体基板の上面に設けられた上部大電極と、
    前記半導体基板の上面に設けられており、前記上部大電極よりも小さい上部小電極、
    を有しており、
    前記上部小電極から前記上部大電極に向かう方向において、前記半導体チップが、前記半導体チップの重心に対して前記上部小電極側に位置する第１部分と、前記半導体チップの前記重心に対して前記上部小電極の反対側に位置する第２部分を有しており、
    前記下部はんだ層が、はんだ母材と、前記はんだ母材中に分散されているとともに前記はんだ母材よりも融点が高い金属粒子を有しており、
    積層する前記工程では、前記配線部材上に前記下部はんだ層が配置され、前記下部はんだ層上に前記下部電極が配置され、前記上部大電極上に前記上部はんだ層が配置され、前記上部はんだ層上に前記金属ブロックが配置され、前記第２部分の上部に前記金属ブロックの重心が配置され、前記第２部分の下部に位置する前記下部はんだ層中に占める前記金属粒子の体積比率が前記第１部分の下部に位置する前記下部はんだ層中に占める前記金属粒子の体積比率よりも高くなるように積層し、
    加熱する前記工程では、前記下部はんだ層と前記上部はんだ層を溶融させ、その後、前記下部はんだ層と前記上部はんだ層を凝固させる、
    製造方法。
  6. 積層する前記工程では、前記第１部分の下部に位置する前記下部はんだ層と前記第２部分の下部に位置する前記下部はんだ層のそれぞれが前記金属粒子を有しており、前記第２部分の下部に位置する前記下部はんだ層内の前記金属粒子の平均粒径が前記第１部分の下部に位置する前記下部はんだ層内の前記金属粒子の平均粒径よりも大きくなるように積層する請求項５の製造方法。
  7. 前記下部はんだ層が、第１領域と第２領域を有しており、
    前記第２領域に含まれる前記金属粒子の粒径が、前記第１領域に含まれる前記金属粒子の粒径よりも大きく、
    積層する前記工程では、前記第１領域が前記第１部分の下部に位置し、前記第２領域が前記第２部分の下部に位置するように積層する、
    請求項６の製造方法。
  8. 前記半導体基板が、ＳｉＣ基板である請求項５〜７のいずれか一項の製造方法。
JP2017021323A 2017-02-08 2017-02-08 半導体装置とその製造方法 Active JP6551432B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017021323A JP6551432B2 (ja) 2017-02-08 2017-02-08 半導体装置とその製造方法
US15/882,242 US10347594B2 (en) 2017-02-08 2018-01-29 Semiconductor device and method of manufacturing same
DE102018102744.3A DE102018102744B4 (de) 2017-02-08 2018-02-07 Halbleitervorrichtung und Verfahren zur Herstellung von dieser
CN201810122775.4A CN108417500B (zh) 2017-02-08 2018-02-07 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017021323A JP6551432B2 (ja) 2017-02-08 2017-02-08 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2018129388A JP2018129388A (ja) 2018-08-16
JP6551432B2 true JP6551432B2 (ja) 2019-07-31

Family

ID=62910246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017021323A Active JP6551432B2 (ja) 2017-02-08 2017-02-08 半導体装置とその製造方法

Country Status (4)

Country Link
US (1) US10347594B2 (ja)
JP (1) JP6551432B2 (ja)
CN (1) CN108417500B (ja)
DE (1) DE102018102744B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508638B2 (en) * 2018-08-17 2022-11-22 Mitsubishi Electric Corporation Semiconductor device and power converter
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
JP2021005692A (ja) 2019-06-27 2021-01-14 株式会社デンソー 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2228703A1 (de) 1972-06-13 1974-01-10 Licentia Gmbh Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
JP2810285B2 (ja) * 1993-01-20 1998-10-15 株式会社日立製作所 半導体装置及びその製造方法
JP2006073554A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
CN102292803A (zh) * 2009-04-22 2011-12-21 松下电器产业株式会社 半导体装置
JP6269458B2 (ja) * 2014-01-20 2018-01-31 株式会社デンソー 半導体装置及びその製造方法
KR101706818B1 (ko) * 2014-04-30 2017-02-15 제일모직주식회사 이방 도전성 필름용 조성물, 이방 도전성 필름 및 반도체 장치
JP2016152344A (ja) * 2015-02-18 2016-08-22 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US20180226360A1 (en) 2018-08-09
DE102018102744B4 (de) 2022-07-07
JP2018129388A (ja) 2018-08-16
CN108417500A (zh) 2018-08-17
DE102018102744A1 (de) 2018-08-09
CN108417500B (zh) 2021-06-08
US10347594B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
JP4302607B2 (ja) 半導体装置
JP5598386B2 (ja) 半導体装置
US10170433B2 (en) Insulated circuit board, power module and power unit
JP6551432B2 (ja) 半導体装置とその製造方法
DE102014113694A1 (de) Substrat, chipanordnung und verfahren zur herstellung davon
JP6287789B2 (ja) パワーモジュール及びその製造方法
ES2369422T3 (es) Dispositivo electrónico con una placa base.
CN109314063A (zh) 电力用半导体装置
CN105006471B (zh) 一种igbt模块及焊接方法
JP2005260181A (ja) 樹脂封止型半導体装置及びその製造方法
JP2015050347A (ja) 半導体装置及びその製造方法
JP6366723B2 (ja) 半導体装置およびその製造方法
CN105355610A (zh) 一种电路装置及制造方法
JP5854011B2 (ja) 半導体装置、及び半導体装置の製造方法
US9859195B1 (en) Semiconductor device
US10056175B2 (en) Thermistor mounting apparatus and thermistor component
US9812376B2 (en) Electrically conductive element, power semiconductor device having an electrically conductive element and method of manufacturing a power semiconductor device
JP2019067976A (ja) 半導体装置
JP6392583B2 (ja) 回路基板、および電子装置
JP2021002637A (ja) 半導体装置及び半導体装置の製造方法
JP2018530920A (ja) 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法
US20180211930A1 (en) Semiconductor device and method for manufacturing the same
JP7298679B2 (ja) 炭化珪素半導体装置
JP7017098B2 (ja) 半導体装置
JP2016051743A (ja) 金属層間のはんだ接合の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190617

R151 Written notification of patent or utility model registration

Ref document number: 6551432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250