DE102019103355A1 - Halbleitervorrichtung mit einer Kupfersäule-Zwischenverbindungsstruktur - Google Patents

Halbleitervorrichtung mit einer Kupfersäule-Zwischenverbindungsstruktur Download PDF

Info

Publication number
DE102019103355A1
DE102019103355A1 DE102019103355.1A DE102019103355A DE102019103355A1 DE 102019103355 A1 DE102019103355 A1 DE 102019103355A1 DE 102019103355 A DE102019103355 A DE 102019103355A DE 102019103355 A1 DE102019103355 A1 DE 102019103355A1
Authority
DE
Germany
Prior art keywords
diffusion barrier
barrier layer
opening
photoresist
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019103355.1A
Other languages
English (en)
Inventor
Carlo Marbella
Swee Guan Chan
Eung San Cho
Navas Khan Oratti Kalandar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019103355.1A priority Critical patent/DE102019103355A1/de
Priority to US16/784,751 priority patent/US11152321B2/en
Publication of DE102019103355A1 publication Critical patent/DE102019103355A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren zur Herstellung einer Halbleitervorrichtung wird beschrieben. Das Verfahren umfasst das Abscheiden einer Photoresist-Schicht über einem Halbleitersubstrat. Die Photoresist-Schicht wird strukturiert, um eine Öffnung in der Photoresist-Schicht zu bilden. Eine Kupfersäule wird in der Öffnung gebildet. Eine Diffusionsbarriereschicht wird über der Kupfersäule und über einem Photoresist-Abschnitt der Photoresist-Schicht, der direkt an die Öffnung angrenzt, gebildet. Eine Lotstruktur wird über der Diffusionsbarriereschicht abgeschieden.

Description

  • Technisches Gebiet
  • Die Offenbarung betrifft das Gebiet des Herstellens einer Halbleitervorrichtung, und insbesondere des Herstellens einer Kupfersäule-Zwischenverbindungsstruktur auf einem Halbleitersubstrat.
  • Hintergrund
  • Verschiedene Technologien sind verfügbar, um ein Halbleitersubstrat elektrisch mit einem elektrischen Schaltkreis zu verbinden. Eine bekannte Technik verwendet Kupfersäulen, die als eine elektrische Zwischenverbindung zwischen dem Halbleitersubstrat und einem Package-internen oder Package-externen elektrischen Umverteilungsmedium dienen. Diese Technik kann beim Flip-Chip Bonden verwendet werden, wobei das Halbleitersubstrat (beispielsweise Chip) mit der Vorderseite nach unten elektrisch an das elektrische Umverteilungsmedium über sogenannte Höcker gebondet wird, wobei jeder Höcker eine Kupfersäule enthält.
  • Zyklische Temperaturänderungen stellen eine große Herausforderung für Kupfersäule-Zwischenverbindungsstrukturen dar. Infolgedessen sind viele der derzeitigen Halbleitervorrichtungen, die Kupfersäule-Zwischenverbindungsstrukturen verwenden, auf hausinterne Anwendungen oder Umgebungen mit begrenzten Temperaturänderungen beschränkt.
  • Zusammenfassung
  • Nach einem ersten Aspekt umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung das Abscheiden einer Photoresist-Schicht über einem Halbleitersubstrat. Die Photoresist-Schicht wird strukturiert, um eine Öffnung in der Photoresist-Schicht zu bilden. Eine Kupfersäule wird in der Öffnung gebildet. Eine Diffusionsbarriereschicht wird über der Kupfersäule und über einem Photoresist-Abschnitt der Photoresist-Schicht, der direkt an die Öffnung angrenzt, gebildet. Eine Lotstruktur wird über der Diffusionsbarriereschicht abgeschieden.
  • Nach einem zweiten Aspekt umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung das Abscheiden einer ersten Photoresist-Schicht über einem Halbleitersubstrat. Die erste Photoresist-Schicht wird strukturiert, um eine Öffnung in der ersten Photoresist-Schicht zu bilden. Eine Kupfersäule wird in der Öffnung gebildet. Eine zweite Photoresist-Schicht wird über dem Halbleitersubstrat abgeschieden. Die zweite Photoresist-Schicht wird strukturiert, um eine Überhangöffnung in der zweiten Photoresist-Schicht zu bilden, wobei die Überhangöffnung mit der Öffnung ausgerichtet ist und eine Breite aufweist, die größer als eine Breite der Öffnung ist. Eine Diffusionsbarriereschicht wird über der Kupfersäule und in der Überhangöffnung gebildet. Eine Kupferstruktur wird über der Diffusionsbarriereschicht abgeschieden.
  • Eine Halbleitervorrichtung umfasst ein Halbleitersubstrat und eine Kupfersäule, die an dem Halbleitersubstrat angeordnet ist. Eine Kupferstruktur ist oberhalb der Kupfersäule angeordnet. Eine Diffusionsbarriereschicht ist zwischen der Kupfersäule und der Lotstruktur angeordnet. Die Diffusionsbarriereschicht überhängt die Kupfersäule und weist eine gestufte Seitenwand auf.
  • Figurenliste
    • 1A-1H sind Schnittansichten, die Stadien eines exemplarischen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem ersten Aspekt der Offenbarung zeigen.
    • 2A-2D sind Schnittansichten, die Stadien eines exemplarischen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt der Offenbarung zeigen, wobei eine Diffusionsbarriereschicht oberhalb einer Kupfersäule eine gestufte Seitenwand aufweist.
    • 3A-3E sind Schnittansichten, die Stadien eines exemplarischen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem zweiten Aspekt der Offenbarung zeigen.
    • 4A-4B sind Schnittansichten, die Stadien eines exemplarischen Verfahrens zur Herstellung einer Halbleitervorrichtung zeigen, die alternativ zu den Stadien der 1D und 3A verwendet werden können.
    • 5A-5C sind Schnittansichten, die Stadien eines exemplarischen Verfahrens zur Herstellung einer Halbleitervorrichtung zeigen, die als eine Alternative zu dem Stadium der 3A verwendet werden können.
    • 6A-6E sind Schnittansichten, die Stadien eines exemplarischen Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Aspekt der Offenbarung zeigen, wobei eine Diffusionsbarriereschicht oberhalb einer Kupfersäule eine gestufte Seitenwand aufweist.
    • 7A-7C sind Schnittansichten, die Stadien eines exemplarischen Verfahrens zur Herstellung einer Halbleitervorrichtung zeigen, die als eine Alternative zu den Stadien der 1F und 1G verwendet werden können.
    • 8A-8B sind Schnittansichten, die Stadien eines exemplarischen Verfahrens zur Herstellung einer Halbleitervorrichtung zeigen, die als eine Alternative zu dem Stadium der 2C verwendet werden können.
    • 9A-9C sind Schnittansichten, die Stadien eines exemplarischen Verfahrens zur Herstellung einer Halbleitervorrichtung zeigen, die als eine Alternative zu dem Stadium der 8A verwendet werden können.
  • Detaillierte Beschreibung
  • Es versteht sich, dass die Merkmale der verschiedenen exemplarischen Ausführungsformen und Beispiele, die hier beschrieben werden, miteinander kombiniert werden können, sofern nicht speziell Gegenteiliges angegeben ist.
  • Die in dieser Beschreibung verwendeten Begriffe „gebondet“ oder „abgeschieden“ oder „aufgebracht“ oder „beschichtet“ sollen nicht bedeuten, dass die Elemente oder Schichten direkt miteinander kontaktiert sein müssen; zwischenliegende Elemente oder Schichten können jeweils zwischen den „gebondeten“ oder „abgeschiedenen“ oder „aufgebrachten“ oder „beschichteten“ Elementen vorhanden sein. Gemäß der Offenbarung können die oben genannten Begriffe jedoch optional auch die spezielle Bedeutung haben, dass die Elemente oder Schichten direkt miteinander kontaktiert sind, d.h. dass keine zwischenliegenden Elemente oder Schichten jeweils zwischen den „gebondeten“ oder „abgeschiedenen“ oder „aufgebrachten“ oder „beschichteten“ Elementen vorhanden sind.
  • Das Wort „über“, verwendet in Bezug auf ein Teil, Element oder eine Materialschicht, die „über“ einer Oberfläche gebildet oder angeordnet sind, können hier verwendet werden um zu bedeuten, dass das Teil, Element oder die Materialschicht „indirekt auf“ der bezeichneten Oberfläche angeordnet (beispielsweise platziert, gebildet, abgeschieden, aufgebracht usw.) sind, wobei ein oder mehrere zusätzliche Teile, Elemente oder Schichten zwischen der bezeichneten Oberfläche und dem Teil, Element oder der Materialschicht angeordnet sind. Gemäß der Offenbarung kann das Wort „über“, verwendet bezüglich eines Teils, Elements oder einer Materialschicht, die „über“ einer Oberfläche gebildet oder angeordnet sind, hier jedoch auch verwendet werden um speziell zu bedeuten, dass das Teil, Element oder die Materialschicht „direkt auf“, beispielsweise in direktem Kontakt mit der bezeichneten Oberfläche angeordnet (beispielsweise platziert, gebildet, abgeschieden, aufgebracht usw.) sind.
  • Bezugnehmend auf 1A kann eine Oberfläche 111 eines Halbleitersubstrats 110 mit einer Saatschicht 112 beschichtet sein. Die Saatschicht 112 kann über der Oberfläche 111 des Halbleitersubstrats 110 durch Sputtern oder irgendeine andere geeignete Technologie abgeschieden werden.
  • Das Halbleitersubstrat 110 kann beispielsweise ein Wafer oder ein Chip sein. Das Halbleitersubstrat 110 kann Frontend-prozessiert sein, das heißt Transistoren und/oder Kondensatoren usw. und eine interne Metallverdrahtung können in dem Halbleitersubstrat 110 vorhanden sein. Ferner zeigt 1A exemplarisch ein optionales Chippad 114, das an der Oberfläche 111 des Halbleitersubstrats 110 freiliegend ist. Das Chippad 114 kann mit einem Substrat-internen Schaltkreis verbunden sein. Mit anderen Worten kann das Halbleitersubstrat 110 einen integrierten Schaltkreis (IC) oder einen ICs enthaltenden Wafer darstellen.
  • Das Halbleitersubstrat 110 kann aus irgendeinem Halbleitermaterial gemacht sein oder ein solches aufweisen, beispielsweise Si, SiC, SiGe, GaAs, GaN, usw. Das (optionale) Chippad 114 kann aus irgendeinem elektrisch leitenden Material bestehen, beispielsweise Al, Cu, Au, Ag, usw.
  • 1B zeigt das Abscheiden einer Photoresist-Schicht 120 über der Saatschicht 112. Die Photoresist-Schicht 120 kann mit einer Dicke von beispielsweise zwischen 20 und 200 µm aufgebracht werden. Insbesondere kann die Dicke der Photoresist-Schicht 120 gleich oder geringer als oder größer als 40, 80, 120 oder 160 µm sein.
  • Die Photoresist-Schicht 120 kann beispielsweise durch einen Spinning-Prozess aufgebracht werden und kann die Saatschicht 112 und/oder die Oberfläche 111 des Halbleitersubstrats 110 vollständig überdecken.
  • Bezugnehmend auf 1C ist die Photoresist-Schicht 120 strukturiert, um eine Öffnung 122 in der Photoresist-Schicht 120 zu bilden. Die Strukturierung (Bemusterung) kann durch Projizieren von Licht durch eine Fotomaske (nicht gezeigt) auf die Photoresist-Schicht 120 um den Photoresist zu belichten, Entwickeln des Photoresists, Auswaschen des beispielsweise nicht entwickelten Photoresists und Ätzen zur Reinigung der Bereiche, wo der Photoresist weggewaschen wurde, herbeigeführt werden. Der Photoresist kann entweder ein positiver oder ein negativer Photoresist sein, d.h. der belichtete Photoresist kann löslich sein um weggewaschen zu werben oder er kann unlöslich sein um das Photoresist-Muster (die Photoresist-Struktur) zu bilden.
  • Bezugnehmend auf 1D wird eine Kupfersäule 130 in der Öffnung 122 gebildet. Das Säulenmaterial ist Kupfer, das möglicherweise beabsichtigte Verunreinigungen wie beispielsweise Schwefel oder andere nicht metallische oder metallische Elemente enthält.
  • Das Kupfermetall der Kupfersäule kann durch Elektroplattieren abgeschieden werden. Die strukturierte Photoresist-Schicht dient als eine Plattierungsmaske.
  • In 1D ist die Kupfersäule 130 so gebildet, dass sie die Öffnung 122 vollständig füllt, d.h. eine obere Oberfläche 131 der Kupfersäule 130 ist ungefähr auf demselben Niveau wie eine obere Oberfläche 121 der strukturierten Photoresist-Schicht 120. Wie jedoch genauer im Folgenden beschrieben wird, kann die Kupfersäule 130 auch auf eine Höhe plattiert werden, die geringer als die Dicke der Photoresist-Schicht 120 ist.
  • 1E zeigt die Bildung einer Diffusionsbarriereschicht 140 über der Kupfersäule 130. Die Diffusionsbarriereschicht 140 kann beispielsweise durch Elektroplattieren gebildet werden. Die Diffusionsbarriereschicht 140 kann aus Nickel (Ni) bestehen oder dieses aufweisen. Die Diffusionsbarriereschicht 140 kann auf eine Dicke zwischen 2 und 10 µm, beispielsweise auf eine Dicke gleich oder geringer als oder größer als 3 µm, 4 µm, 5 µm, 6 µm, 7 µm, 8 µm, 9 µm abgeschieden werden. Vorzugsweise ist die Dicke der Diffusionsbarriereschicht 140 gleich oder größer als 3 µm oder 4 µm.
  • Wie in 1E dargestellt, bedeckt die Diffusionsbarriereschicht 140 vollständig die obere Oberfläche 131 der Kupfersäule 130 und erstreckt sich ferner über einen Abschnitt 123 der Photoresist-Schicht 120, der unmittelbar an die Öffnung 122 angrenzt.
  • Die Diffusionsbarriereschicht 140 kann durch ein pilzartiges Plattieren hergestellt werden. Pilzartiges Plattieren (mushroom plating) ist ein Elektroplattierungs- oder stromloser Plattierungsprozess, in welchem die Schicht auch in der seitlichen Richtung auf der Photoresist-Schicht 120 wächst.
  • Seitliches Wachstum der Diffusionsbarriereschicht 140 führt einen Überhang 143 der Diffusionsbarriereschicht 140 herbei. Der Überhang 143 der Diffusionsbarriereschicht 140 überlappt den Abschnitt 123 der Photoresist-Schicht 120, der von der Diffusionsbarriereschicht 140 bedeckt ist. Der Überhang 143 kann als ein umlaufender Rand der Diffusionsbarriereschicht 140 geformt sein.
  • Wachstum in der seitlichen Richtung kann mit derselben Rate wie Wachstum in der vertikalen Richtung auftreten, das heißt die seitliche Dimension des Überhangs (das heißt der Teil der Diffusionsbarriereschicht 140, der den Abschnitt 123 der Photoresist-Schicht 120 überdeckt (überlappt)) kann beispielsweise ungefähr gleich der Dicke der Diffusionsbarriereschicht 140 sein.
  • 1F zeigt ein Abscheiden einer Lotstruktur 150 über der Diffusionsbarriereschicht 140. Die Lotstruktur 150 kann aus irgendeinem geeigneten Lotmaterial, beispielsweise SnAg sein. Die Lotstruktur 150 kann durch Elektroplattieren oder irgendeinen anderen geeigneten Lotabscheidungsprozess aufgebracht werden.
  • Die Lotstruktur 150 kann beispielsweise ebenfalls durch pilzartiges Plattieren aufgebracht werden. In diesem Fall würde sich ein Lotrand (nicht gezeigt) bilden und die Seitenflanken der Diffusionsbarriereschicht 140 bedecken und könnte auch in einem bestimmten Ausmaß über die obere Oberfläche 121 der strukturierten Photoresist-Schicht 120 hinausragen.
  • Bezugnehmend auf 1G werden die Photoresist-Schicht 120 und (optional) die Saatschicht 112 entfernt (abgestreift). Das Entfernen der Photoresist-Schicht 120 und der Saatschicht 112 kann beispielsweise durch Ätzen herbeigeführt werden.
  • Ein optionaler Lot-Reflow-Prozess kann dann eine Halbleitervorrichtung 110 mit einer Kupfersäule-Zwischenverbindungsstruktur wie in 1H gezeigt schaffen. Typischerweise wird die Halbleitervorrichtung 100 mit einer großen Anzahl solcher Kupfersäule-Zwischenverbindungsstrukturen vorgesehen sein, die als eine I/O Schnittstelle zwischen der Halbleitervorrichtung 100 und einem Package-internen oder Package-externen elektrischen Umverteilungsmedium, wie beispielsweise einer PCB (gedruckte Leiterplatte), einem Interposer oder irgendeiner anderen Art von Chipträger dienen können.
  • Die Diffusionsbarriereschicht 140 verhindert einen direkten Kontakt der Lotstruktur 150 und der Kupfersäule 130 sowie ihre Diffusion während Hochtemperaturprozessen wie beispielsweise einem Lot-Reflow oder während eines Betriebs der Halbleitervorrichtung 100. Darüber hinaus erhöht der Überhang 143 der Diffusionsbarriereschicht 140 die Trennung zwischen der Lotstruktur 150 und den Seitenwänden der Kupfersäule 130. Auf diese Weise ist der Überhang 143 der Diffusionsbarriereschicht 140 wirksam als ein Seitenwandschutz der Kupfersäule 130 gegen Benetzung, Migration oder Kontamination der Kupfersäulenseitenwände durch Kupfermaterial.
  • Dieser Seitenwandschutz verhindert wirksam die Bildung von intermetallischen Verbindungen (IMCs: intermetallic compounds) und Hohlräumen in dem Kupfer bei hohen Temperaturen während der Zeit. Folglich wird die Halbleitervorrichtung 100 weniger anfällig gegenüber einer zeitlichen Degradation sein als Halbleitervorrichtungen, die mit konventionellen Kupfersäule-Zwischenverbindungsstrukturen ausgerüstet sind. Somit kann die Halbleitervorrichtung 100 in Anwendungen mit kritischen zyklischen Temperaturänderungen, wie beispielsweise in der Automobilindustrie, eingesetzt werden, wo Temperaturschwankungen auftreten können, die von ungefähr -40°C zu +150°C reichen.
  • 2A-2D zeigen Stadien eines exemplarischen Verfahrens zur Herstellung einer Halbleitervorrichtung 200, wie sie in 2D gezeigt ist. Der exemplarische Prozess kann mit den Herstellungsstadien der 1A-1C starten, und es wird zur Vermeidung einer Wiederholung auf die obige Beschreibung Bezug genommen.
  • 2A zeigt ein Herstellungsstadium, das identisch mit dem Herstellungsstadium der 1D ist, außer dass die Kupfersäule 130 lediglich auf eine Höhe kleiner als die Dicke der Photoresist-Schicht 120 plattiert ist. Anders gesagt ist das Niveau der oberen Oberfläche 131 der Kupfersäule 130 durch einen Abstand D1 von dem Niveau der oberen Oberfläche 121 der Photoresist-Schicht 120 beabstandeten.
  • 2B zeigt die Bildung der Diffusionsbarriereschicht 140 über der Kupfersäule 130 und über dem Photoresist-Abschnitt 123 der Photoresist-Schicht 120, der direkt an die Öffnung 122 angrenzt. Der Prozess enthält ein Plattieren eines Basisabschnitts 140 1 (der Dicke D1) der Diffusionsbarriereschicht 140 in die Öffnung 122 und ein Plattieren eines Überhangabschnitts 140_2 der Diffusionsbarriereschicht 140 über dem Basisabschnitt 140_1 und über dem Photoresist-Abschnitt 123 der Photoresist-Schicht 120. Der Überhangabschnitt 140_2 enthält den umlaufenden Überhang 143, der den Abschnitt 123 der Photoresist-Schicht 120 bedeckt.
  • Eine Ebene (nicht gezeigt), definiert durch die obere Oberfläche 121 der Photoresist-Schicht 120, kann als eine imaginäre Trennebene zwischen dem Basisabschnitt 140_1 und dem Überhangabschnitt 140_2 der Diffusionsbarriereschicht 140 dienen. Der Basisabschnitt 140_1 kann direkt an die obere Oberfläche 131 der Kupfersäule 130 angrenzen. Der Überhangabschnitt 140_2 kann direkt an die Lotstruktur 150 angrenzen. Darüber hinaus wird zur Vermeidung einer Wiederholung auf die Beschreibung der 1E Bezug genommen.
  • Die Dicke D1 des Basisabschnitts 140_1 der Diffusionsbarriereschicht 140 kann gleich oder geringer oder größer als 1 µm, 2 µm, 3 µm, 4 µm, 5 µm, 6 µm, 7 µm, 8 µm, 9 µm sein. Die Dicke der Diffusionsbarriereschicht 140 der 2B kann beispielsweise gleich der Dicke der Diffusionsbarriereschicht 140 der 1E sein. Als ein Beispiel kann die Dicke D1 des Basisabschnitts 140_1 der Diffusionsbarriereschicht 140 etwa die Hälfte der Dicke der Diffusionsbarriereschicht 140 sein oder kann innerhalb eines Bereichs von 40-60% oder 30-70% der Dicke der Diffusionsbarriereschicht 140 sein.
  • Der Überhangabschnitt 140_2 der Diffusionsbarriereschicht 140 kann eine Dicke innerhalb desselben Bereichs wie D1 aufweisen. Ferner kann, wie im Zusammenhang mit der 1E erläutert, die seitliche Dimension des Überhangs 143 beispielsweise etwa gleich der Dicke des Überhangabschnitts 140 2 sein.
  • 2C und 2D zeigen Stadien eines Herstellungsprozesses zur Herstellung einer Halbleitervorrichtung 200, die ähnlich den in den 1G bzw. 1H gezeigten Stadien sind, und zur Vermeidung einer Wiederholung wird auf die obige Beschreibung Bezug genommen. Insbesondere kann die Diffusionsbarriereschicht 140, wie in 2D ersichtlich, einen ersten Seitenwandabschnitt 145 des Basisabschnitts 140_1 der Diffusionsbarriereschicht 140 und einen zweiten Seitenwandabschnitt 146 des Überhangsabschnitts 140_2 der Diffusionsbarriereschicht 140 aufweisen. Der Basisabschnitt 140 1 weist eine erste Breite und der Überhangabschnitt 140_2 weist eine zweite Breite auf, wobei die zweite Breite wie oben erläutert größer als die erste Breite ist. Beispielsweise können der erste Seitenwandabschnitt 145 und der zweite Seitenwandabschnitt 146 die Form einer Stufe haben, um die Differenz in der Breite herbeizuführen. Ferner kann der zweite Seitenwandabschnitt 146 sich zu der Lotstruktur 150 hin verjüngenden.
  • Die Halbleitervorrichtungen 200 der 2C und 2D haben eine gestufte Barriereschicht 140, die auch durch andere Herstellungsverfahren als die in den 2A-2D exemplarisch gezeigten Verfahren hergestellt sein kann.
  • 3A-3E zeigen Stadien eines Herstellungsprozesses gemäß einem zweiten Aspekt der Offenbarung. Dieser Herstellungsprozess kann mit den in 1A-1D gezeigten Stadien starten, und zur Vermeidung einer Wiederholung wird auf die obige Beschreibung Bezug genommen.
  • In 3A ist eine zweite Photoresist-Schicht 320 oberhalb der (ersten) Photoresist-Schicht 120 hinzugefügt worden. Die zweite Photoresist-Schicht 320 kann eine Dicke aufweisen, die gleich oder geringer als die Dicke der Photoresist-Schicht 120 ist. Die zweite Photoresist-Schicht 320 kann (beispielsweise durch einen Spinning-Prozess) aufgebracht sein um die erste Photoresist-Schicht 120 und die Kupfersäule 130 vollständig zu bedecken.
  • Weiterhin zu 3A kann die zweite Photoresist-Schicht 320 dann strukturiert werden, um eine Überhangöffnung 322 in der zweiten Photoresist-Schicht 320 zu schaffen. Die Überhangöffnung 322 ist mit der Öffnung 122 der ersten Photoresist-Schicht 120 ausgerichtet. Wenn die erste Öffnung 122 bereits mit der Kupfersäule 130 gefüllt ist (wie in 3A beispielhaft gezeigt), ist die Überhangöffnung 122 ebenfalls mit der Kupfersäule 130 ausgerichtet. Die Breite der Überhangöffnung 322 ist größer als die Breite der Öffnung 122 (die der Breite der Kupfersäule 130 entspricht).
  • 3B zeigt eine Bildung einer Diffusionsbarriereschicht 340 über der Kupfersäule 130 und in der Überhangöffnung 322. Die Diffusionsbarriereschicht 340 kann identisch mit der Diffusionsbarriereschicht 140 sein, und zur Vermeidung einer Wiederholung wird auf die obige Beschreibung Bezug genommen.
  • Die Breite der Diffusionsbarriereschicht 340 kann jedoch durch die strukturierte zweite Photoresist-Schicht 320 statt durch den Plattierungsprozess (beispielsweise pilzartiges Plattieren) gesteuert werden. Dies ermöglicht es, die Dicke und die Breite der Diffusionsbarriereschicht 340 unabhängig zu steuern (kontrollieren) . Insbesondere ist es möglich, einen Überhang 343 der Diffusionsbarriereschicht 340 zu schaffen, der eine seitliche Dimension hat die signifikant (beispielsweise mehr als 2, 3 oder 4 Mal) größer ist als die Dicke der Diffusionsbarriereschicht 340.
  • 3C zeigt ein Abscheiden der Lotstruktur 350 über der Diffusionsbarriereschicht 340. Wiederum wird zur Vermeidung einer Wiederholung auf die obige Beschreibung der 1F Bezug genommen. Das Abscheiden (beispielsweise Elektroplattieren) der Lotstruktur 350 ist jedoch durch die Überhangöffnung 322 der zweiten Photoresist-Schicht 320 statt durch einen Plattierungsprozess (beispielsweise pilzartiges Plattieren), wie in Verbindung mit 1F beschrieben, gesteuert (kontrolliert).
  • 3D-3E zeigen Halbleitervorrichtungen 300, die eine Kupfersäule-Zwischenverbindungsstruktur vor bzw. nach dem Lot-Reflow zeigen. Zur Vermeidung einer Wiederholung wird auf die Beschreibung der 1G, 1H Bezug genommen.
  • 4A und 4B zeigen Herstellungsstadien, die alternativ zu den Herstellungsstadien der 1D und 3A verwendet werden können. Genauer zeigen 4A und 4B, dass die zweite Photoresist-Schicht 320 aufgebracht und strukturiert wird bevor die Kupfersäule 130 in der Öffnung 122 gebildet wird.
  • 5A-5C zeigen eine andere mögliche Variation des Herstellungsprozesses, welche beispielsweise den in den 1A-1D gezeigten Herstellungsstadien folgt. Hier wird die Photoresist-Schicht 120 nach der Bildung der Kupfersäule 130 entfernt. Dann wird eine dicke zweite Photoresist-Schicht 320 aufgebracht, wie dies in 5B gezeigt ist. Die zweite Photoresist-Schicht 320 kann die Kupfersäule 130 vollständig bedecken. Dann wird, wie in 5C dargestellt, die Überhangöffnung 322 in der zweiten Photoresist-Schicht 320 gebildet, um die obere Oberfläche 131 der Kupfersäule 130 freizulegen.
  • Die in 4A-4B und 5A-5C gezeigten Prozesse können wie in den Herstellungsstadien der 3B-3E gezeigt fortgesetzt werden.
  • 6A-6E zeigen Stadien der Herstellung einer Halbleitervorrichtung 600. Die in den 6A-6E gezeigten Herstellungsstadien können identisch zu den jeweils in den 3A-3E gezeigten Herstellungsstadien sein, mit der Ausnahme, dass das Niveau der oberen Oberfläche 131 der Kupfersäule 130 von dem Niveau der oberen Oberfläche 121 der ersten Photoresist-Schicht 120 durch eine Dimension D1 beanstandet ist. In diesem Kontext wird aus Gründen der Kürze auf die Beschreibung im Zusammenhang mit den 2A-2D Bezug genommen.
  • Folglich enthält die Halbleitervorrichtung 600 eine Kupfersäule-Zischenverbindungsstruktur mit einer Diffusionsbarriereschicht 640, die einen ersten Seitenwandabschnitt 645 eines Basisabschnitts 640_1 der Diffusionsbarriereschicht 640 und einen zweiten Seitenwandabschnitt 646 eines Überhangabschnitts 640_2 der Diffusionsbarriereschicht 640 aufweist. Der Basisabschnitt 640_1 hat eine erste Breite, die geringer als eine zweite Breite des Überhangabschnitts 640_2 ist. Die erste Breite kann identisch mit der Breite der Kupfersäule 130 sein. Auf diese Weise werden ähnliche Merkmale und Vorteile erreicht wie sie im Zusammenhang mit der Halbleitervorrichtung 200 (in Hinblick auf die gestufte Diffusionsbarrierenschicht) und der Halbleitervorrichtung 300 (in Hinblick darauf, die Breite und Dicke des Überhangabschnitts 640_2 der Diffusionsbarrieren Schicht 640 unabhängig zu gestalten) beschrieben sind. Insbesondere können der erste Seitenwandabschnitt 645 und der zweite Seitenwandabschnitt 646 eine gestufte Seitenwand der Diffusionsbarriereschicht 640 bilden. Ferner kann im Gegensatz zu der sich verjüngenden Form des Überhangabschnitts 140_2 der Diffusionsbarriereschicht 140 (siehe 2B-2D) die zweite Breite konstant entlang der Dicke des Überhangabschnitts 640_2 sein.
  • Insbesondere enthält der Überhangabschnitt 640_2 einen Überhang 643, der als ein umlaufender Rand der Diffusionsbarriereschicht 640 geformt sein kann. Die seitliche Dimension des Überhangs 643 kann durch Festlegen der ersten Breite und der zweiten Breite gesteuert werden. Insbesondere ist es möglich, einen Überhang 643 der Diffusionsbarriereschicht 640 zu schaffen, der eine seitliche Dimension aufweist die signifikant größer (beispielsweise mehr als 2, 3 oder 4 Mal) als die Dicke des Überhangabschnitts 640 2 der Diffusionsbarriereschicht 640 ist.
  • Verschiedene Modifikationen und Kombinationen der Stadien des Herstellens einer Halbleitervorrichtung 100, 200, 300, 400 sind überall in den ersten und zweiten Aspekten der Offenbarung durchführbar. Bezugnehmend auf die 7A-7C kann der in den 1A-1H dargestellte Prozess optional modifiziert werden durch ein Aufbringen einer dritten Photoresist-Schicht 720 nach dem in 1E gezeigten Herstellungsstadium. Die dritte Photoresist-Schicht 720 wird oben auf der (ersten) Photoresist-Schicht 120 und oben auf der Diffusionsbarriereschicht 140 (siehe 7A) hinzugefügt.
  • Weiter zu 7A kann die dritte Photoresist-Schicht 720 dann strukturiert werden um eine Lotöffnung 750 zu schaffen. Die Lotöffnung 750 kann entworfen werden, nach Wunsch eine jede Breite und Tiefe aufzuweisen um die Menge der Kupferabscheidung geeignet zu steuern. Die Lotöffnung 750 kann beispielsweise eine Breite gleich der Dicke der Kupfersäule 130 aufweisen.
  • Die Lotöffnung 750 wird dann durch Lotmaterial gefüllt um die Lotstruktur 150 zu bilden. Sämtliche Lotabscheidungsprozesse wie sie oben in Verbindung mit dem zweiten Aspekt der Offenbarung beschrieben sind können verwendet werden.
  • Weitere Stadien der Herstellung umfassen das Entfernen (Abstreifen) der strukturierten dritten Photoresist-Schicht (siehe 7B) und der strukturierten (ersten) Photoresist-Schicht 120 (siehe 7C). Es wird auf die Beschreibung der 1F und 1G (die den 7B bzw. 7C entsprechen) Bezug genommen um eine Wiederholung zu vermeiden.
  • Dem in 7C gezeigten Herstellungsstadium folgend kann der Prozess mit einem Lot-Reflow weitergeführt werden um mit einer Halbleitervorrichtung 100 zu enden, wie sie in 1H gezeigt ist.
  • Bezugnehmend auf die 8A-8B kann der in den 2A-2D gezeigte Prozess optional in einer ähnlichen Weise modifiziert werden, wie sie oben durch das Aufbringen einer dritten Photoresist-Schicht 720 beschrieben ist. Beginnend bei dem in 2B gezeigten Herstellungsstadium wird die dritte Photoresist-Schicht 720 oben auf der (ersten) Photoresist-Schicht 120 und oben auf der Diffusionsbarriereschicht 140 (siehe 8A) hinzugefügt. Die dritte Photoresist-Schicht 720 kann dann strukturiert werden um die Lotöffnung 750 zu schaffen. Die Lotöffnung 750 kann entworfen sein, nach Wunsch jede Breite und Tiefe aufzuweisen, hier beispielsweise eine Breite, die einem ebenen Oberflächenabschnitt der Diffusionsbarriereschicht 140 entspricht (oder, wie oben beschrieben, einer Breite gleich der Breite der Kupfersäule 130).
  • Die Lotöffnung 750 wird dann mit Lotmaterial gefüllt um die Lotstruktur 150 zu bilden. Ähnlich wie in Verbindung mit den 7B und 7C beschrieben kann der Prozess dann zu dem Herstellungsstadium in der 8B, die der 2C entspricht, voranschreiten. Eine Halbleitervorrichtung 200 (siehe 2D) mit einer gestuften Diffusionsbarriereschicht 140 kann dann durch einen Lot-Reflow erhalten werden.
  • Die optionale dritte Photoresist-Schicht 720 hat eine Funktion, die ähnlich der Funktion der zweiten Photoresist-Schicht 320 in Hinblick auf die Aufbringung von Lot ist, aber unterstützt nicht die Bildung der Diffusionsbarriereschicht 140. Die dritte Photoresist-Schicht 720 hilft, die Aufbringung der Lotstruktur 150 präzise zu steuern und kann daher dem Herstellungsverfahren einer Halbleitervorrichtung 100, 200 gemäß dem ersten Aspekt der Offenbarung Zuverlässigkeit hinzufügen.
  • Bezugnehmend auf die 9A-9C kann der in den 8A-8B gezeigte Prozess optional gemäß Prinzipien, die oben mit Bezug auf 5A-5C und 7A-7C beschrieben wurden, modifiziert werden. Genauer wird beginnend bei dem in 2B gezeigten Herstellungsstadium (das heißt die Kupfersäule 130 mit einer Höhe geringer als die Dicke der ersten Photoresist-Schicht 120 und die Diffusionsbarriereschicht 140 sind bereits hergestellt) die erste Photoresist-Schicht 120 entfernt (abgestreift). Daraus kann sich eine freigelegte Kupfersäule-Zwischenverbindungsstruktur ohne Lotstruktur wie in 9A gezeigt ergeben.
  • Ähnlich dem in 5B gezeigten Herstellungsstadium wird dann eine dicke zweite Photoresist-Schicht 320 angebracht, siehe 9B.
  • Bezugnehmend auf 9C kann die dicke zweite Photoresist-Schicht 320 dann strukturiert werden um eine Lotöffnung 750 zu schaffen. In Hinblick auf die Eigenschaften der Lotöffnung 750 wird auf die obige Beschreibung der 7A-7C Bezug genommen.
  • Die Lotöffnung 750 (die hier in der dicken zweiten Photoresist-Schicht 320 statt wie in 8A gezeigt in der dritten Photoresist-Schicht 720 hergestellt ist) wird dann mit Lotmaterial beispielsweise durch Elektroplattieren gefüllt, um die Lotstruktur 150 zu bilden. Es wird auf die Beschreibung der 8A-8B und 2D für die nachfolgenden Herstellungsstadien Bezug genommen.
  • Die folgenden Beispiele betreffen weitere Aspekte der Offenbarung:
    • Beispiel 1 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren ein Abscheiden einer Photoresist-Schicht über einem Halbleitersubstrat; ein Strukturieren der Photoresist-Schicht, um eine Öffnung in der Photoresist-Schicht zu bilden; ein Bilden einer Kupfersäule in der Öffnung; ein Bilden einer Diffusionsbarriereschicht über der Kupfersäule und über einem Photoresist-Abschnitt der Photoresist-Schicht, der direkt an die Öffnung angrenzt; und ein Abscheiden einer Lotstruktur über der Diffusionsbarriereschicht enthält.
    • In Beispiel 2 kann der Gegenstand des Beispiels 1 optional enthalten wobei das Bilden der Diffusionsbarriereschicht ferner ein Plattieren eines Basisabschnitts der Diffusionsbarriereschicht in der Öffnung; und ein Plattieren eines Überhangabschnitts der Diffusionsbarriereschicht über dem Basisabschnitt und über dem Photoresist-Abschnitt umfasst.
    • In Beispiel 3 kann der Gegenstand des Beispiels 2 optional enthalten wobei der Überhangabschnitt der Diffusionsbarriereschicht durch pilzartiges Plattieren gebildet wird.
    • In Beispiel 4 kann der Gegenstand eines der vorhergehenden Beispiele optional enthalten wobei das Abscheiden der Lotstruktur ein Abscheiden einer dritten Photoresist-Schicht über der Diffusionsbarriereschicht; ein Strukturieren der dritten Photoresist-Schicht, um eine Lotöffnung in der dritten Photoresist-Schicht zu bilden; und ein Abscheiden einer Lotstruktur in der Lotöffnung umfasst.
    • Beispiel 5 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren ein Abscheiden einer ersten Photoresist-Schicht über einem Halbleitersubstrat; ein Strukturieren der ersten Photoresist-Schicht, um eine Öffnung in der ersten Photoresist-Schicht zu bilden; ein Bilden einer Kupfersäule in der Öffnung; ein Abscheiden einer zweiten Photoresist-Schicht über dem Halbleitersubstrat; ein Strukturieren der zweiten Photoresist-Schicht um eine Überhangöffnung in der zweiten Photoresist-Schicht zu bilden, wobei die Überhangöffnung mit der Öffnung ausgerichtet ist und eine Breite aufweist, die größer als eine Breite der Öffnung ist; ein Bilden einer Diffusionsbarriereschicht über der Kupfersäule und in der Überhangöffnung; und ein Abscheiden einer Kupferstruktur über der Diffusionsbarriereschicht enthält.
    • In Beispiel 6 kann der Gegenstand des Beispiels 5 optional enthalten wobei das Abscheiden der zweiten Photoresist-Schicht über dem Halbleitersubstrat und das Strukturieren der zweiten Photoresist-Schicht, um die Überhangöffnung in der zweiten Photoresist-Schicht zu bilden, durchgeführt wird bevor die Kupfersäule in der Öffnung gebildet wird.
    • In Beispiel 7 kann der Gegenstand des Beispiels 5 optional ein Abscheiden der zweiten Photoresist-Schicht über der ersten Photoresist-Schicht, insbesondere nach dem Bilden der Kupfersäule in der Öffnung, enthalten.
    • In Beispiel 8 kann der Gegenstand eines der Beispiele 5 bis 7 optional enthalten wobei das Bilden der Diffusionsbarriereschicht ferner ein Plattieren eines Basisabschnitts der Diffusionsbarriereschicht in der Öffnung; und ein Plattieren eines Überhangabschnitts auf der Diffusionsbarriereschicht in der Überhangöffnung umfasst.
    • In Beispiel 9 kann der Gegenstand eines der Beispiele 4 bis 7 optional enthalten wobei das Abscheiden der Lotstruktur ein Abscheiden der Lotstruktur in der Überhangöffnung umfasst.
    • Beispiel 10 ist eine Halbleitervorrichtung, die ein Halbleitersubstrat; eine Kupfersäule, die an dem Halbleitersubstrat angeordnet ist; eine Kupferstruktur, die oberhalb der Kupfersäule angeordnet ist; und eine Diffusionsbarriereschicht, die zwischen der Kupfersäule und der Lotstruktur angeordnet ist, enthält, wobei die Diffusionsbarriereschicht die Kupfersäule überhängt und eine gestufte Seitenwand aufweist.
    • In Beispiel 11 kann der Gegenstand des Beispiels 10 optional enthalten wobei die Diffusionsbarriereschicht einen ersten Seitenwandabschnitt eines Basisabschnitts der Diffusionsbarriereschicht, wobei der Basisabschnitt eine erste Breite aufweist; und einen zweiten Seitenwandabschnitt eines Überhangabschnitts der Diffusionsbarriereschicht, wobei der Überhangabschnitt eine zweite Breite aufweist, enthält, wobei die zweite Breite größer als die erste Breite ist.
    • In Beispiel 12 kann der Gegenstand des Beispiels 11 optional enthalten wobei der Basisabschnitt direkt an die Oberseite der Kupfersäule angrenzt; und der Überhangabschnitt direkt an die Lotstruktur angrenzt.
    • In Beispiel 13 kann der Gegenstand des Beispiels 11 oder 12 optional enthalten wobei die erste Breite im Wesentlichen gleich einer Breite der Kupfersäule ist.
    • In Beispiel 14 kann der Gegenstand des Beispiels 11 oder 12 optional enthalten wobei der zweite Seitenwandabschnitt sich zur Lotstruktur hin verjüngt.
    • In Beispiel 15 kann der Gegenstand eines der Beispiele 11 bis 14 optional enthalten wobei die zweite Breite konstant entlang dem Überhangabschnitt ist.
    • In Beispiel 16 kann der Gegenstand eines der Beispiele 11 bis 15 optional enthalten wobei die Diffusionsbarriereschicht aus einem Metall basierend auf Ni gebildet ist.
  • Während diese Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht in einem einschränkenden Sinn ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen sowie auch andere Ausführungsformen der Erfindung sind für den Fachmann bei Bezugnahme auf die Beschreibung ersichtlich. Es ist daher beabsichtigt, dass die beigefügten Ansprüche sämtliche derartigen Modifikationen oder Ausführungsformen abdecken.

Claims (16)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Abscheiden einer Photoresist-Schicht über einem Halbleitersubstrat; Strukturieren der Photoresist-Schicht, um eine Öffnung in der Photoresist-Schicht zu bilden; Bilden einer Kupfersäule in der Öffnung; Bilden einer Diffusionsbarriereschicht über der Kupfersäule und über einem Photoresist-Abschnitt der Photoresist-Schicht, der direkt an die Öffnung angrenzt; Abscheiden einer Lotstruktur über der Diffusionsbarriereschicht.
  2. Verfahren nach Anspruch 1, wobei das Bilden der Diffusionsbarriereschicht ferner umfasst: Plattieren eines Basisabschnitts der Diffusionsbarriereschicht in der Öffnung; und Plattieren eines Überhangabschnitts der Diffusionsbarriereschicht über dem Basisabschnitt und über dem Photoresist-Abschnitt.
  3. Verfahren nach Anspruch 2, wobei der Überhangabschnitt der Diffusionsbarriereschicht durch pilzartiges Plattieren gebildet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden der Lotstruktur umfasst: Abscheiden einer dritten Photoresist-Schicht über der Diffusionsbarriereschicht; Strukturieren der dritten Photoresist-Schicht, um eine Lotöffnung in der dritten Photoresist-Schicht zu bilden; und Abscheiden einer Lotstruktur in der Lotöffnung.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Abscheiden einer ersten Photoresist-Schicht über einem Halbleitersubstrat; Strukturieren der ersten Photoresist-Schicht, um eine Öffnung in der ersten Photoresist-Schicht zu bilden; Bilden einer Kupfersäule in der Öffnung; Abscheiden einer zweiten Photoresist-Schicht über dem Halbleitersubstrat; Strukturieren der zweiten Photoresist-Schicht um eine Überhangöffnung in der zweiten Photoresist-Schicht zu bilden, wobei die Überhangöffnung mit der Öffnung ausgerichtet ist und eine Breite aufweist, die größer als eine Breite der Öffnung ist; Bilden einer Diffusionsbarriereschicht über der Kupfersäule und in der Überhangöffnung; und Abscheiden einer Kupferstruktur über der Diffusionsbarriereschicht.
  6. Verfahren nach Anspruch 5, ferner aufweisend; wobei das Abscheiden der zweiten Photoresist-Schicht über dem Halbleitersubstrat und das Strukturieren der zweiten Photoresist-Schicht, um die Überhangöffnung in der zweiten Photoresist-Schicht zu bilden, durchgeführt wird bevor die Kupfersäule in der Öffnung gebildet wird.
  7. Verfahren nach Anspruch 5, ferner umfassend: Abscheiden der zweiten Photoresist-Schicht über der ersten Photoresist-Schicht, insbesondere nach dem Bilden der Kupfersäule in der Öffnung.
  8. Verfahren nach einem der Ansprüche 5 bis 7, wobei das Bilden der Diffusionsbarriereschicht ferner umfasst: Plattieren eines Basisabschnitts der Diffusionsbarriereschicht in der Öffnung; und Plattieren eines Überhangabschnitts auf der Diffusionsbarriereschicht in der Überhangöffnung.
  9. Verfahren nach einem der Ansprüche 5 bis 8, wobei das Abscheiden der Lotstruktur umfasst: Abscheiden der Lotstruktur in der Überhangöffnung.
  10. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat; eine Kupfersäule, die an dem Halbleitersubstrat angeordnet ist; eine Kupferstruktur, die oberhalb der Kupfersäule angeordnet ist; und eine Diffusionsbarriereschicht, die zwischen der Kupfersäule und der Lotstruktur angeordnet ist, wobei die Diffusionsbarriereschicht die Kupfersäule überhängt und eine gestufte Seitenwand aufweist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die Diffusionsbarriereschicht aufweist: einen ersten Seitenwandabschnitt eines Basisabschnitts der Diffusionsbarriereschicht, wobei der Basisabschnitt eine erste Breite aufweist; und einen zweiten Seitenwandabschnitt eines Überhangabschnitts der Diffusionsbarriereschicht, wobei der Überhangabschnitt eine zweite Breite aufweist, wobei die zweite Breite größer als die erste Breite ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei der Basisabschnitt direkt an die Oberseite der Kupfersäule angrenzt; und der Überhangabschnitt direkt an die Lotstruktur angrenzt.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei die erste Breite im Wesentlichen gleich einer Breite der Kupfersäule ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, wobei der zweite Seitenwandabschnitt sich zur Lotstruktur hin verjüngt.
  15. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, wobei die zweite Breite konstant entlang dem Überhangabschnitt ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 10 bis 15, wobei die Diffusionsbarriereschicht aus einem Metall basierend auf Ni gebildet ist.
DE102019103355.1A 2019-02-11 2019-02-11 Halbleitervorrichtung mit einer Kupfersäule-Zwischenverbindungsstruktur Pending DE102019103355A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019103355.1A DE102019103355A1 (de) 2019-02-11 2019-02-11 Halbleitervorrichtung mit einer Kupfersäule-Zwischenverbindungsstruktur
US16/784,751 US11152321B2 (en) 2019-02-11 2020-02-07 Semiconductor device having a copper pillar interconnect structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019103355.1A DE102019103355A1 (de) 2019-02-11 2019-02-11 Halbleitervorrichtung mit einer Kupfersäule-Zwischenverbindungsstruktur

Publications (1)

Publication Number Publication Date
DE102019103355A1 true DE102019103355A1 (de) 2020-08-13

Family

ID=71739142

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019103355.1A Pending DE102019103355A1 (de) 2019-02-11 2019-02-11 Halbleitervorrichtung mit einer Kupfersäule-Zwischenverbindungsstruktur

Country Status (2)

Country Link
US (1) US11152321B2 (de)
DE (1) DE102019103355A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530819A (zh) * 2021-02-18 2021-03-19 中芯集成电路制造(绍兴)有限公司 金属凸块及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150340332A1 (en) * 2014-05-23 2015-11-26 Amkor Technology, Inc. Copper pillar sidewall protection
US20160322321A1 (en) * 2015-04-30 2016-11-03 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US20190164923A1 (en) * 2016-06-20 2019-05-30 Sony Corporation Substrate device, electronic apparatus, and method for manufacturing substrate device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158508B2 (en) 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8232193B2 (en) * 2010-07-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming Cu pillar capped by barrier layer
US8610285B2 (en) 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9508674B2 (en) * 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
KR102430984B1 (ko) 2015-09-22 2022-08-09 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN111508919A (zh) * 2019-01-31 2020-08-07 联华电子股份有限公司 半导体装置及半导体装置的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150340332A1 (en) * 2014-05-23 2015-11-26 Amkor Technology, Inc. Copper pillar sidewall protection
US20160322321A1 (en) * 2015-04-30 2016-11-03 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US20190164923A1 (en) * 2016-06-20 2019-05-30 Sony Corporation Substrate device, electronic apparatus, and method for manufacturing substrate device

Also Published As

Publication number Publication date
US11152321B2 (en) 2021-10-19
US20200258855A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE69512991T2 (de) Löthocker-herstellungsverfahren
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE4301408C2 (de) Verfahren zur Herstellung von Halbleiterchips
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE102005025452B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Durchgangselektrode
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE102013103015A1 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE102010038264A1 (de) Induktoren und Verfahren für integrierte Schaltungen
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE102014114004B4 (de) Metallumverdrahtungsschicht für geformte Substrate
DE2510757A1 (de) Verfahren zum herstellen von traegersubstraten fuer hochintegrierte halbleiter-schaltungsplaettchen und durch dieses verfahren hergestellte substrate
DE102015111492A1 (de) Bauelement und Verfahren zur Herstellung von Bauelementen
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE102009010885A1 (de) Metallsystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE102015115809A9 (de) Verfahren zum elektrolytischen Abscheiden von Gold auf einer Kupfer-Keimschicht, um eine Goldmetallisierungsstruktur auszubilden

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021283000

Ipc: H01L0021600000

R016 Response to examination communication