FR3094564A1 - Refroidissement de circuits électroniques - Google Patents

Refroidissement de circuits électroniques Download PDF

Info

Publication number
FR3094564A1
FR3094564A1 FR1903261A FR1903261A FR3094564A1 FR 3094564 A1 FR3094564 A1 FR 3094564A1 FR 1903261 A FR1903261 A FR 1903261A FR 1903261 A FR1903261 A FR 1903261A FR 3094564 A1 FR3094564 A1 FR 3094564A1
Authority
FR
France
Prior art keywords
base
grooves
chip
microns
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1903261A
Other languages
English (en)
Inventor
Romain Coffy
Alexandre Coullomb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1903261A priority Critical patent/FR3094564A1/fr
Publication of FR3094564A1 publication Critical patent/FR3094564A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Refroidissement de circuits électroniques La présente description concerne un boitier comprenant une embase (7) de réception d'au moins une puce (9), l'embase comprenant des rainures de section adaptée à ce qu'un matériau de fixation (11) de la puce y pénètre. Figure pour l'abrégé : Fig. 1

Description

Refroidissement de circuits électroniques
La présente description concerne de façon générale les circuits électroniques et, plus particulièrement, le refroidissement de puces électroniques.
De nombreuses techniques de refroidissement de puces électroniques une fois montées en boîtier sont connues.
Un mode de réalisation pallie tout ou partie des inconvénients des circuits connus.
Un mode de réalisation prévoit un boitier, comprenant une embase de réception d'au moins une puce, l'embase comprenant des rainures de section adaptée à ce qu'un matériau de fixation de la puce y pénètre.
Selon un mode de réalisation, les rainures sont des rainures d'accrochage du matériau de fixation.
Selon un mode de réalisation, les rainures ont une largeur comprise entre 20 et 100 microns, de préférence comprise entre 40 et 80 microns.
Selon un mode de réalisation, les rainures ont une profondeur comprise entre 8 et 35 microns, de préférence comprise entre 10 et 18 microns.
Selon un mode de réalisation, le boitier comprend en outre un substrat supportant l'embase.
Selon un mode de réalisation, le substrat comprend des vias thermiques traversant le substrat, en contact avec l'embase.
Selon un mode de réalisation, l'épaisseur de l'embase est comprise entre 10 et 40 microns.
Selon un mode de réalisation, l'embase est en un métal, de préférence en cuivre.
Selon un mode de réalisation, la face de l'embase destinée à recevoir la puce est revêtue d'or, de nickel, ou d'un alliage d'or et de nickel.
Selon un mode de réalisation, les rainures décrivent :
une pluralité de cercles concentriques ; ou
une pluralité de polygones réguliers concentriques ; ou
une pluralité de lignes parallèles et/ou horizontales ; ou
une pluralité de lignes concourantes au centre de la face destinée à recevoir la puce.
Selon un mode de réalisation, le boitier comprend en outre un matériau d'encapsulation de la puce.
Un mode de réalisation prévoit un circuit électronique, comprenant :
un boitier tel que décrit ;
une puce sur l'embase ; et
un matériau de fixation, entre la puce et l'embase et comblant les rainures de l'embase.
Selon un mode de réalisation, le matériau de fixation est une colle conductrice.
Selon un mode de réalisation, la colle conductrice comprend des filaments d'argent et de la résine époxy.
Selon un mode de réalisation, le matériau de fixation est une pâte à braser.
Selon un mode de réalisation, le circuit électronique comprend en outre un ou plusieurs fils conducteurs de reprise de contact entre une face de la puce et le substrat.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une vue en coupe transversale, schématique et partielle, d'un mode de réalisation d'un circuit électronique ;
la figure 2 est une vue en coupe transversale, très schématique et partielle, d'un mode de réalisation d'un boitier pour circuit électronique comprenant une embase de réception de puce ; et
la figure 3 représente, par des vues (A) à (D), des vues de dessus schématiques illustrant des rainures en surface de l'embase de réception de puce selon différents modes de réalisation du circuit électronique.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
La figure 1 est une vue en coupe transversale, schématique et partielle, d'un mode de réalisation d'un circuit électronique.
Le circuit électronique 1 comprend un substrat ou support 3. Le substrat 3 est traversé par une pluralité de vias thermique 5. Une embase 7 repose sur la face supérieure du substrat, dans le sens d'orientation de la figure. L'embase est en métal, de préférence en cuivre. L'embase 7 est en contact avec les vias thermique 5. L'embase 7 illustrée en figure 1 reçoit une puce électronique 9. En variante, l'embase 7 reçoit une pluralité de puces.
La puce électronique 9 est fixée à l'embase par un matériau de fixation 11. Le matériau de fixation est par exemple une pâte à braser ou une colle conductrice, préférentiellement une colle conductrice comprenant des filaments d'argent et de la résine époxy.
Des fils conducteurs 13 servent à reprendre des contacts ou plots de connexions 15 situés sur une face accessible, par exemple supérieure, de la puce 9 pour les connecter à des métallisations 17 situées en face supérieure du substrat. Deux ensembles de fils conducteurs 13, plots de connexions 15 et métallisations 17 sont visibles en figure 1, mais le circuit en comporte en pratique un plus grand nombre.
La puce 9 ainsi que les fils 13 et l'embase 7 sont encapsulés dans un bloc 19 d’encapsulation. Le bloc 19 est par exemple constitué d’une matière plastique ou résine, typiquement une résine époxy.
Le bloc 19 d'encapsulation, le substrat 3 comprenant les vias 5 et l'embase 7 forment un boitier pour la puce 9.
Dans un boîtier usuel, la fixation entre la puce 9 et l'embase 7 risque de se détériorer avec le temps. En particulier, sous l'effet de changements de température répétés, par exemple simplement liés au fonctionnement du circuit, la périphérie de la surface de contact entre la puce 9 et l'embase 7 a tendance à se décoller et une délamination entre les deux surfaces en contact se produit.
Selon les modes de réalisation décrits, on prévoit de pourvoir la surface supérieure de l'embase 7, réceptrice de la puce 9, de rainures d'accroche (non visibles en figure 1). Les modes de réalisations décrits tirent profit d'une nouvelle analyse du décollement des surfaces en contact dans les circuits usuels. En particulier, on s'aperçoit que les rainures d'accroche évitent un phénomène de propagation d'une délamination entre deux surfaces.
La figure 2 est une vue en coupe transversale, très schématique et partielle, d'un mode de réalisation d'un boitier pour circuit électronique comprenant une embase de réception de puce.
L'embase 7 comprend une pluralité de rainures 71 en face supérieure. La section des rainures est choisie pour que le matériau de fixation utilisé y pénètre. Ainsi le matériau de fixation présent dans les rainures engendre une meilleure résistance aux efforts radiaux engendrés par une délamination.
Les rainures 71 ont une largeur w comprise entre 20 et 100 microns, de préférence comprise entre 40 et 80 microns. Les rainures 71 ont une profondeur d comprise entre 8 et 35 microns, de préférence comprise entre 10 et 18 microns.
L'embase 7 a de préférence une épaisseur h, comprise entre 10 et 40 microns, typiquement selon la technique utilisée, 15, 18, 26 ou 35 microns.
En variante l'embase 7 est formée de nervures en saillie du substrat 3, les rainures 71 s'étendent alors jusqu'au substrat.
Dans l'exemple illustré en figure 2, l'embase 7 de réception de puce comprend une couche 73 de revêtement ou de plaquage. La couche 73 constitue la face de l'embase destinée à recevoir la puce. La couche 73 de revêtement, ou de plaquage, est par exemple en or, en nickel ou en un alliage d'or et de nickel. La couche 73 est réalisée de façon à recouvrir l'ensemble des parois (côtés et fond) des rainures. En d'autres termes, le dépôt est effectué de façon conforme.
Le plaquage peut avoir tendance à lisser d'éventuels reliefs. Par conséquent, on tient compte de ce phénomène pour dimensionner les rainures, de sorte que les rainures de l'embase 7 obtenues après plaquage aient les dimensions adaptées à l'accroche.
Le lissage engendré par le plaquage est ainsi négligeable par rapport aux sections des rainures 71 et donc sur la tenue du matériau de fixation dans les rainures d'accroche.
Ces modes de réalisation s'appliquent plus particulièrement aux puces pourvues d'un plan conducteur en face arrière, qui favorise le contact électrique et thermique.
La figure 3 représente, par des vues (A) à (D), des vues de dessus schématiques illustrant des rainures en surface de l'embase de réception de puce selon différent modes de réalisation du circuit électronique.
Les rainures 71 en surface de l'embase 7 de réception de puce peuvent former différents motifs.
Selon le mode de réalisation de la figure 3(A), les rainures 71 décrivent une pluralité de cercles concentriques. Dans l'exemple illustré par la vue (A) de la figure 3, quatre cercles concentriques sont représentés.
Selon le mode de réalisation de la figure 3(B), les rainures 71 décrivent une pluralité de polygones réguliers concentriques. Dans l'exemple illustré par la vue (B) de la figure 3, trois hexagones réguliers concentriques sont représenté. En variante, tout polygone régulier concentrique peut être utilisé.
Selon le mode de réalisation de la figure 3(C), les rainures 71 décrivent une pluralité de lignes parallèles et/ou horizontales. Dans l'exemple illustré par la vue (C) de la figure 3, quatre rainures verticales et trois rainures horizontales sont représentés. En pratique tout nombre de rainures verticales et/ou horizontales peut être utilisé.
Selon le mode de réalisation de la figure 3(D), les rainures 71 décrivent une pluralité de lignes concourantes au centre de la face supérieur de l'embase 7. Dans l'exemple illustré par la vue (D) de la figure 3, huit lignes concourantes en un seul point, ou en étoile, sont représentées. En pratique tout nombre de lignes concourantes peut être utilisé.
Une analyse comparative des différents modes de réalisation a permis de déterminer que les circuits électroniques implémentant les modes de réalisation des figures 3(A) et 3(B) bénéficient d'une tenue dans le temps supérieure à celle des autres modes. En particulier, on s'aperçoit que le matériau de fixation présent dans les rainures d'accroche de ces modes de réalisation résistent mieux aux efforts radiaux engendrés par une délamination. Les modes de réalisation des figures 3(A) et 3(B) sont ainsi préférés aux modes de réalisation des figures 3(C) et 3(D).
Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à l’homme de l’art.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus. En particulier, le choix du matériau de fixation pour obtenir les performances thermique et structurelles souhaitées dépend de l'application.

Claims (16)

  1. Boitier, comprenant une embase (7) de réception d'au moins une puce (9), l'embase comprenant des rainures (71) de section adaptée à ce qu'un matériau de fixation (11) de la puce y pénètre.
  2. Boitier selon la revendication 1, dans lequel les rainures (71) sont des rainures d'accrochage du matériau de fixation (11).
  3. Boitier selon la revendication 1 ou 2, dans lequel les rainures (71) ont une largeur (w) comprise entre 20 et 100 microns, de préférence comprise entre 40 et 80 microns.
  4. Boitier selon l'une quelconque des revendications 1 à 3, dans lequel les rainures (71) ont une profondeur (d) comprise entre 8 et 35 microns, de préférence comprise entre 10 et 18 microns.
  5. Boitier selon l'une quelconque des revendications 1 à 4, comprenant en outre un substrat (3) supportant l'embase (7).
  6. Boitier selon la revendication 5, dans lequel le substrat (7) comprend des vias thermiques (5) traversant le substrat, en contact avec l'embase (7).
  7. Boitier selon l'un quelconque des revendications 1 à 6, dans lequel l'épaisseur (h) de l'embase (7) est comprise entre 10 et 40 microns.
  8. Boitier selon l'un quelconque des revendications 1 à 7, dans lequel l'embase (7) est en un métal, de préférence en cuivre.
  9. Boitier selon la revendication 8, dans lequel la face de l'embase (7) destinée à recevoir la puce (9) est revêtue d'or, de nickel, ou d'un alliage d'or et de nickel.
  10. Boitier selon l'une quelconque des revendications 1 à 9, dans lequel les rainures (71) décrivent :
    une pluralité de cercles concentriques ; ou
    une pluralité de polygones réguliers concentriques ; ou
    une pluralité de lignes parallèles et/ou horizontales ; ou
    une pluralité de lignes concourantes au centre de la face destinée à recevoir la puce.
  11. Boitier selon l'une quelconque des revendications 1 à 10, comprenant en outre un matériau d'encapsulation de la puce.
  12. Circuit électronique (1), comprenant :
    un boitier selon l'une quelconque des revendications 1 à 11 ;
    une puce (9) sur l'embase (7) ; et
    un matériau de fixation (11), entre la puce (9) et l'embase (7) et comblant les rainures (71) de l'embase.
  13. Circuit selon la revendication 12, dans lequel le matériau de fixation (11) est une colle conductrice.
  14. Circuit selon la revendication 13, dans lequel la colle conductrice comprend des filaments d'argent et de la résine époxy.
  15. Circuit selon la revendication 12, dans lequel le matériau de fixation (11) est une pâte à braser.
  16. Circuit selon l'une quelconque des revendications 12 à 15, comprenant en outre un ou plusieurs fils conducteurs (13) de reprise de contact entre une face de la puce (9) et le substrat (3).
FR1903261A 2019-03-28 2019-03-28 Refroidissement de circuits électroniques Pending FR3094564A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1903261A FR3094564A1 (fr) 2019-03-28 2019-03-28 Refroidissement de circuits électroniques

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1903261A FR3094564A1 (fr) 2019-03-28 2019-03-28 Refroidissement de circuits électroniques
FR1903261 2019-03-28

Publications (1)

Publication Number Publication Date
FR3094564A1 true FR3094564A1 (fr) 2020-10-02

Family

ID=67810740

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1903261A Pending FR3094564A1 (fr) 2019-03-28 2019-03-28 Refroidissement de circuits électroniques

Country Status (1)

Country Link
FR (1) FR3094564A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2004071898A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2007134394A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 半導体装置
US20080150163A1 (en) * 2006-12-22 2008-06-26 Fujitsu Component Limited Mounting structure for semiconductor element
US20170323844A1 (en) * 2016-08-03 2017-11-09 Soliduv, Inc. Strain-Tolerant Die Attach with Improved Thermal Conductivity, and Method of Fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2004071898A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2007134394A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 半導体装置
US20080150163A1 (en) * 2006-12-22 2008-06-26 Fujitsu Component Limited Mounting structure for semiconductor element
US20170323844A1 (en) * 2016-08-03 2017-11-09 Soliduv, Inc. Strain-Tolerant Die Attach with Improved Thermal Conductivity, and Method of Fabrication

Similar Documents

Publication Publication Date Title
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP0321340B1 (fr) Support de composant électronique, notamment pour carte mémoire, et produit ainsi obtenu
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
EP0647357A1 (fr) Procede d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procede et application a l'interconnexion de pastilles en trois dimensions
EP1788514B1 (fr) Micromodule électronique et procédé de fabrication
EP0584349A1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
EP1715520A1 (fr) Dispositif de protection d'un circuit électronique
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
EP0694965B1 (fr) Boítier BGA de circuit intégré et procédé de réalisation d'un tel boítier
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
FR2715002A1 (fr) Détecteur de rayonnement électromagnétique et son procédé de fabrication.
EP0735582B1 (fr) Boítier de montage d'une puce de circuit intégré
FR3093230A1 (fr) Boîtier de puce électronique
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
FR3094564A1 (fr) Refroidissement de circuits électroniques
FR3094138A1 (fr) Circuits superposés interconnectés
FR3094565A1 (fr) Refroidissement de dispositifs électroniques
FR3104315A1 (fr) Procédé de fabrication de puces électroniques
FR3104316A1 (fr) Procédé de fabrication de puces électroniques
FR3126811A1 (fr) Boîtier pour plusieurs circuits integres
EP1054446B1 (fr) Procédé de mise en boítier d'une puce semiconductrice
FR3094137A1 (fr) Boîtier électronique comportant des pistes contactant des fils
FR3103315A1 (fr) Procédé de fabrication de puces électroniques
FR2742000A1 (fr) Composant semiconducteur a montage par brasure
FR3113775A1 (fr) Puce électronique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20201002

RX Complete rejection

Effective date: 20210412