JPH0661276A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH0661276A
JPH0661276A JP4210208A JP21020892A JPH0661276A JP H0661276 A JPH0661276 A JP H0661276A JP 4210208 A JP4210208 A JP 4210208A JP 21020892 A JP21020892 A JP 21020892A JP H0661276 A JPH0661276 A JP H0661276A
Authority
JP
Japan
Prior art keywords
paste
semiconductor chip
die pad
lead frame
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4210208A
Other languages
English (en)
Inventor
Masami Matsuura
正美 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4210208A priority Critical patent/JPH0661276A/ja
Publication of JPH0661276A publication Critical patent/JPH0661276A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体チップの接着に際して、ペーストの膜
厚の均一安定化が図れ、ペーストの広がり性が必要とさ
れる場合には、ペーストの流し方向やその流動性を制御
することができるリードフレームを提供する。 【構成】 ダイパット２の半導体チップ１が接着される
接着面には凹部４が形成され、凹部４の周囲には凸部５
が形成されている。凹部４にペースト３を塗布し、半導
体チップ１を凹部４側に押し下げていくと、凹部４には
ペースト溜まりができ、凹部４の深さに応じて膜厚が確
保されることになり、余分のペースト３が凸部５側へ流
れ出すことで、ペースト３の膜厚が均一に安定して形成
される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ダイシングされた半
導体チップがペースト状の接着剤によって固着されるリ
ードフレームに関する。
【０００２】
【従来の技術】ダイシング工程により切断・分離された
半導体チップは、パッケージ基体となるリードフレーム
に固着されるが、このダイスボンド工程ではいわゆるグ
ルーイング方式によってチップの固定位置決めが行われ
ている。例えば、図４に示すように、半導体チップ１
は、リードフレーム内のダイパット２上に塗布されたペ
ースト状の接着剤であるグルーイング剤（以下ペースト
という）３によって接着される。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
たグルーイング方式では、半導体チップ１に圧力や振幅
振動等を加えてペースト３を均等に厚みを確保しながら
押し拡げることが困難で、ペースト３の膜厚の均一安定
化を図ることができないという問題点があった。これ
は、ペーストの流し方向やその流動性を制御することが
できず、ダイパット２とチップ１の平行度やチップ１を
加圧する時の均等加重の確保できなかったからである。
【０００４】したがって、この発明の目的は、半導体チ
ップの接着に際して、ペーストの膜厚の均一安定化が図
れ、ペーストの広がり性が必要とされる場合には、ペー
ストの流し方向やその流動性を制御することができるリ
ードフレームを提供することである。
【０００５】
【課題を解決するための手段】請求項１記載のリードフ
レームは、ダイパット上に塗布されたペースト状の接着
剤によって半導体チップが接着されるリードフレームで
あって、ダイパットの半導体チップとの接着面に、ペー
スト状の接着剤溜りとなる凹部および半導体チップが当
接する凸部が形成されている。
【０００６】請求項２記載のリードフレームは、ダイパ
ット上に塗布されたペースト状の接着剤によって半導体
チップが接着されるリードフレームであって、ダイパッ
トの半導体チップ接着面に、ペースト状の接着剤が流れ
込む放射状の切り込み溝が形成されている。
【０００７】
【作用】請求項１の構成によれば、ペースト溜りとなる
凹部および半導体チップが当接する凸部が形成されてい
るので、凹部または凸部の間にペーストの溜部が形成さ
れ、凹部の深さまたは凸部の高さ分だけペーストの膜厚
が均一に確保される。請求項２の構成によれば、ペース
トが流れ込む放射状の切り込み溝が形成されているの
で、接着中心部にペーストを塗布し、半導体チップをダ
イパット側に押し下げていくと、ペーストは切り込み溝
に流れ込み、この溝に沿って押し拡げられいき、均一に
速く拡散していく。このように、放射状の溝部がペース
トの流動経路となるので、形成する溝の向きや溝の深さ
や幅によってペーストの流し方向や膜厚並びに流動性を
制御することができる。
【０００８】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図１は、この発明の第１の実施例で
あるリードフレームのダイパット２に半導体チップ１を
接着するダイスボンド工程を示す図である。この実施例
のダイパット２の半導体チップ１を接着する接着面には
凹部４が形成され凹部４の周囲には凸部５が形成されて
いる。
【０００９】このダイパット２に半導体チップ１を接着
するには、まず、同図（ａ）に示すように、凹部４にペ
ースト３を塗布する。次に、同図（ｂ）（ｃ）に示すよ
うに、半導体チップ１を凹部４側に押し下げ、振幅振動
を加えてペースト３を伸ばしていく。この時、凹部４に
はペースト溜まりができ、凹部４の深さに応じて膜厚が
確保されることになり、余分のペースト３は凸部５側へ
流れ出すことで、ペースト３の膜厚が安定して形成され
る（同図（ｄ））。
【００１０】図２は、この発明の第２の実施例であるリ
ードフレームのダイパット２に半導体チップ１を接着す
るダイスボンド工程を示す図である。この実施例のダイ
パット２の半導体チップ１を接着する接着面には半導体
チップ１と当接する３点または４点以上の凸部５が形成
されている。このダイパット２に半導体チップ１を接着
するには、まず、同図（ａ）に示すように、凸部５間の
凹部４にペースト３を塗布する。次に、同図（ｂ）
（ｃ）に示すように、半導体チップ１を凸部５側に押し
下げ、振幅振動を加えてペースト３を伸ばしていく。こ
の時、凸部５間の凹部４にはペースト溜まりができ、凸
部５の高さ分だけ膜厚が確保されることになり、余分の
ペースト３は凸部５から外周部に流れ出すことで、ペー
スト３の膜厚が安定して形成される（同図（ｄ））。
【００１１】図３は、この発明の第３の実施例であるリ
ードフレームのダイパット２の構成を示す斜視図であ
る。この実施例のダイパット２の半導体チップ１を接着
する接着面には、接着中心から周辺部に向かって放射状
に切り込み溝６が形成されている。このダイパット２に
半導体チップ１を接着するには、接着中心部にペースト
を塗布し、半導体チップ１をダイパット２側に押し下
げ、振幅振動を加えてペースト３を伸ばしていく。この
時、ペースト３は切り込み溝６に流れ込み、この溝６に
沿って押し拡げられいき、均一に速く拡散していく。し
たがって、この切り込み溝６の形成方向や深さや本数を
適宜適当に決めて形成しておけば、ペーストの流し方向
や厚み流動性を制御することができる。
【００１２】この発明の実施例では、上記したように、
ダイパット２に形成される凹部４の深さや凸部５の高さ
を調節することにより、これらの深さや高さに応じてペ
ースト３の膜厚を均一に確保することができる。また、
ペースト３の広がり性が必要とされる場合は、切り込み
溝６を形成することにより、この溝６がペーストの流動
経路となるので、形成する溝の向きや溝の深さ幅によっ
てペーストの流し方向や膜厚並びに流動性を制御するこ
とができる。
【００１３】
【発明の効果】この発明のリードフレームによれば、半
導体組立工程におけるダイスボンド工程において、半導
体チップをダイパットに接着する際に、ペーストの膜厚
の均一安定化や広がり性の向上を図ることができるの
で、より安定した信頼性の高い半導体装置を得ることが
できる。
【図面の簡単な説明】
【図１】この発明の第１の実施例であるリードフレーム
のダイパット２に半導体チップ１を接着するダイスボン
ド工程を示す図である。
【図２】図２は、この発明の第２の実施例であるリード
フレームのダイパット２に半導体チップ１を接着するダ
イスボンド工程を示す図である。
【図３】この発明の第３の実施例であるリードフレーム
のダイパット２の構成を示す斜視図である。
【図４】従来例の構成を示す断面図である。
【符号の説明】
１ 半導体チップ ２ ダイパット ３ ペースト ４ 凹部 ５ 凸部 ６ 切り込み溝

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ダイパット上に塗布されたペースト状の
    接着剤によって半導体チップが接着されるリードフレー
    ムであって、 前記ダイパットの半導体チップとの接着面に、ペースト
    状の接着剤溜りとなる凹部および半導体チップが当接す
    る凸部が形成されたことを特徴とするリードフレーム。
  2. 【請求項２】 ダイパット上に塗布されたペースト状の
    接着剤によって半導体チップが接着されるリードフレー
    ムであって、 前記ダイパットの半導体チップ接着面に、ペースト状の
    接着剤が流れ込む放射状の切り込み溝が形成されたこと
    を特徴とするリードフレーム。
JP4210208A 1992-08-06 1992-08-06 リードフレーム Pending JPH0661276A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4210208A JPH0661276A (ja) 1992-08-06 1992-08-06 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4210208A JPH0661276A (ja) 1992-08-06 1992-08-06 リードフレーム

Publications (1)

Publication Number Publication Date
JPH0661276A true JPH0661276A (ja) 1994-03-04

Family

ID=16585585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4210208A Pending JPH0661276A (ja) 1992-08-06 1992-08-06 リードフレーム

Country Status (1)

Country Link
JP (1) JPH0661276A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000029128A1 (fr) * 1998-11-13 2000-05-25 Musashi Engineering, Inc. Procede de formation d'une pate
JP2008159742A (ja) * 2006-12-22 2008-07-10 Fujitsu Component Ltd 半導体素子の実装構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000029128A1 (fr) * 1998-11-13 2000-05-25 Musashi Engineering, Inc. Procede de formation d'une pate
US6861095B1 (en) 1998-11-13 2005-03-01 Musashi Engineering, Inc. Method of uniformly applying a paste on a paste applying body
JP2008159742A (ja) * 2006-12-22 2008-07-10 Fujitsu Component Ltd 半導体素子の実装構造
US7948091B2 (en) 2006-12-22 2011-05-24 Fujitsu Component Limited Mounting structure for semiconductor element

Similar Documents

Publication Publication Date Title
JP3526731B2 (ja) 半導体装置およびその製造方法
US6051875A (en) Semiconductor chip
JP2009076658A (ja) 半導体装置及びその製造方法
JPH0423441A (ja) セラミックパッケージ半導体装置およびその製造方法
JPH0661276A (ja) リードフレーム
JP2001060658A (ja) 半導体装置およびその製造方法
JPH01241828A (ja) 半導体パッケージ
JPH09153576A (ja) ヒートシンクを備える半導体装置
JP2003318350A (ja) チップの実装基板および実装方法
JPH10116954A (ja) 半導体装置
US5686362A (en) Method of manufacturing a semiconductor integrated circuit device
JPH02144954A (ja) 半導体装置
JPH07254622A (ja) 半導体装置とその製造方法
JPH0831773A (ja) 半導体装置とダイシングブレードおよびこれを用いたダイシング方法
JPS6373544A (ja) リ−ドフレ−ム
JPH07221222A (ja) 半導体装置
JPH11251510A (ja) リードフレームおよびこれを用いた半導体装置
JPH05235087A (ja) 半導体集積回路装置
JPH07254840A (ja) 弾性表面波装置
JP3945017B2 (ja) 半導体装置の製造方法
JPH08250545A (ja) 半導体装置およびその製造方法
JPH0855953A (ja) リードフレームおよび半導体装置
JPH05299444A (ja) 薄型樹脂封止半導体装置の製造方法
JP2002203935A (ja) リードフレーム及びこれを用いた半導体装置
JPH05267358A (ja) 半導体素子