JPH10116954A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10116954A
JPH10116954A JP8268367A JP26836796A JPH10116954A JP H10116954 A JPH10116954 A JP H10116954A JP 8268367 A JP8268367 A JP 8268367A JP 26836796 A JP26836796 A JP 26836796A JP H10116954 A JPH10116954 A JP H10116954A
Authority
JP
Japan
Prior art keywords
inner leads
semiconductor element
bonding
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8268367A
Other languages
English (en)
Other versions
JP2908350B2 (ja
Inventor
Masaaki Abe
雅明 阿部
Yukihiro Tsuji
幸弘 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP8268367A priority Critical patent/JP2908350B2/ja
Priority to US08/946,790 priority patent/US5988707A/en
Priority to KR1019970051762A priority patent/KR100254749B1/ko
Publication of JPH10116954A publication Critical patent/JPH10116954A/ja
Application granted granted Critical
Publication of JP2908350B2 publication Critical patent/JP2908350B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ＬＯＣ構造の半導体装置を形成するにあたり、
半導体素子にボンディング接続するインナーリード側の
ボンディング性能を向上させることにある。 【解決手段】インナーリード１側のワイヤボンディング
部分の直下近傍を半導体素子３に対し直接接触させた
り、薄いエポキシ樹脂により接着させる。直接接触させ
るときは、インナーリード１の下面の一部に凹部５を形
成し、そこに両面接着テープ２を収容する。これによ
り、半導体素子３の上面とインナーリード１の上面間に
ボンディングワイヤ４によりボンディング接続を行って
ＬＯＣ構造とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にリード・オン・チップ（ＬＯＣ）構造の半導体装置
に関する。
【０００２】
【従来の技術】従来、かかるＬＯＣ構造を採用した半導
体装置は、例えば特開平５−２９５２８号公報にもある
ように、半導体素子上に接着テープを介してインナーリ
ード（内部リード）を貼り付ける構造が一般的である。
【０００３】図３（ａ），（ｂ）はそれぞれかかる従来
の一例を説明するための半導体装置の断面図および平面
図である。図３（ａ），（ｂ）に示すように、従来の半
導体装置は、インナーリード１の下面に接着テープ２を
貼り付けたリードフレームに半導体素子３を接着し、ボ
ンディングワイヤ４により半導体素子３の電極パッドと
インナーリード１とをボンディング接続している。この
接着テープ２としては、いわゆる両面接着テープを用い
ればよく、半導体素子３の上にリードを形成した半導体
装置が実現される。
【０００４】このようなＬＯＣ構造の半導体装置におい
て、インナーリード側のワイヤ接続部の下面には、接着
テープ２が設けられる構造になるので、この接着テープ
２はバッファ部材として機能する。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置は、半導体素子とインナーリード間に接着テープが
介在し、直接接触しない構造になっている。このため、
ボンディング接続を行うときには、熱および超音波のエ
ネルギーが伝わりにくく、ボンディング性が悪いという
問題がある。特に、インナーリード側のボンディング性
が悪くなるという欠点がある。
【０００６】本発明の目的は、このようなインナーリー
ド側のボンディング性能を向上させることのできる半導
体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子と、前記半導体素子の上面に直接接触させる
とともに、それぞれ下面の一部に凹部を形成した複数の
インナーリードと、前記複数のインナーリードの前記凹
部に収容され、前記複数のインナーリードを前記半導体
素子に接着する両面接着テープとを有し、前記半導体素
子の上面および前記複数のインナーリードの上面間にボ
ンディングワイヤによりボンディング接続を行ってリー
ド・オン・チップ構造とするように構成される。
【０００８】また、本発明の半導体装置における前記複
数のインナーリードの凹部は、前記複数のインナーリー
ドのワイヤボンディング部分の直下近傍を除く領域に、
ハーフエッチングを施して形成することができる。
【０００９】さらに、本発明の半導体装置は、半導体素
子と、前記半導体素子の上面に搭載する複数のインナー
リードと、前記複数のインナーリード間に充填される絶
縁性接着部材と、前記複数のインナーリードの下面の一
部にコーティングされ、前記半導体素子の上面に前記複
数のインナーリードを接着するエポキシ系樹脂とを有
し、前記半導体素子の上面および前記複数のインナーリ
ードの上面間にボンディングワイヤによりボンディング
接続を行ってリード・オン・チップ構造とするように構
成される。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態ついて
図面を参照して説明する。
【００１１】図１（ａ），（ｂ）はそれぞれ本発明の第
１の実施の形態を説明するための半導体装置の断面図お
よび平面図である。図１（ａ），（ｂ）に示すように、
この実施の形態は、ＬＯＣ構造の半導体装置であり、半
導体素子３と、リードフレームの一部分とを表わしてい
る。すなわち、かかる半導体装置は、半導体素子３と、
リードフレームの一部であり且つ下面の一部に凹部５を
形成した複数のインナーリード１と、インナーリード１
の凹部５に収容され、インナーリード１を半導体素子３
の上面に接着する両面接着テープ２と、半導体素子３の
上面に形成したパッドおよびインナーリード１の上面を
ボンディング接続するボンディングワイヤ４とをを備え
ている。
【００１２】このインナーリード１は、半導体素子３の
上面に直接接触させるとともに、凹部５に収容される両
面接着テープ２により接着固定され、ボンディングワイ
ヤ４により、半導体素子３の上面および複数のインナー
リード１の上面間をボンディング接続している。しか
も、このインナーリード１の凹部５は、インナーリード
１のワイヤボンディング部分の直下近傍を除く領域に、
ハーフエッチングを施して形成される。
【００１３】なお、図１（ｂ）からも解るように、両面
接着テープ２は、インナーリード１の凹部５に収容され
るだけでなく、リード間も含めて平面的に設けられる。
【００１４】上述した本実施の形態によれば、インナー
リード１のワイヤボンディング部分の直下近傍を除く領
域に両面接着テープ２を介在させずに済むため、ボンデ
ィング時の熱や超音波エネルギーを伝え易く、ボンディ
ング性を向上させている。
【００１５】図２（ａ），（ｂ）はそれぞれ本発明の第
２の実施の形態を説明するための半導体装置の断面図お
よび平面図である。図２（ａ），（ｂ）に示すように、
この実施の形態は、インナーリード１間を絶縁性接着部
材６で固め、その下面にエポキシ系樹脂７をコーティン
グしたリードフレームに半導体素子３を接続したもので
ある。すなわち、この半導体装置は、半導体素子３と、
半導体素子３の上面に搭載する複数のインナーリード１
と、インナーリード１間に充填される絶縁性接着部材６
と、インナーリード１の下面の一部にコーティングさ
れ、半導体素子３の上面にインナーリード１を接着する
エポキシ系樹脂７とを備え、半導体素子３の上面および
インナーリード１の上面間にボンディングワイヤ４によ
りボンディング接続を行ってリード・オン・チップ構造
としている。
【００１６】なお、図２（ｂ）からも解るように、エポ
キシ系樹脂７は、インナーリード１の下面の一部に設け
られるだけでなく、絶縁性接着部材６の下面をも含めて
平面的に設けられる。
【００１７】しかし、かかるエポキシ系樹脂７は、イン
ナーリード１のボンディング部分の直下近傍に設けられ
るが、インナーリード１を固定するだけでよいため、接
着テープに比べて極く薄くて済み、ボンディング時の熱
や超音波エネルギーを伝え易く、ボンディング性を向上
させている。また、前述した実施の形態と比較すると、
ボンディング性では劣るが、インナーリード１に対する
ハーフエッチングを行わなくて済むという利点がある。
【００１８】要するに、上述した２つの発明の実施の形
態によれば、半導体素子に接着され且つボンディング接
続されるインナーリードの下面のうち、リード側のワイ
ヤボンディング部分の直下近傍は、直接接触させるか、
あるいは薄いエポキシ樹脂を介するだけであり、従来の
ような厚い両面接着テープを介在させないので、ボンデ
ィング時の熱や超音波エネルギーが伝わり易く、ボンデ
ィング性を向上させることができる。
【００１９】
【発明の効果】以上説明したように、本発明の半導体装
置は、インナーリードのボンディング部分の直下近傍を
半導体素子の上面に対して直接接触させるか、もしくは
極く薄いエポキシ樹脂を介在させることにより、厚い両
面接着テープを介在させないので、ボンディング時の熱
や超音波エネルギーを伝わり易くすることができ、ボン
ディング性を向上させることができるという効果があ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための半
導体装置の断面および平面を表わす図である。
【図２】本発明の第２の実施の形態を説明するための半
導体装置の断面および平面を表わす図である。
【図３】従来の一例を説明するための半導体装置の断面
および平面を表わす図である。
【符号の説明】
１ インナーリード ２ 接着テープ ３ 半導体素子 ４ ボンデイングワイヤ ５ 凹部 ６ 絶縁性接着部材 ７ エポキシ系樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、前記半導体素子の上面に
    直接接触させるとともに、それぞれ下面の一部に凹部を
    形成した複数のインナーリードと、前記複数のインナー
    リードの前記凹部に収容され、前記複数のインナーリー
    ドを前記半導体素子に接着する両面接着テープとを有
    し、前記半導体素子の上面および前記複数のインナーリ
    ードの上面間にボンディングワイヤによりボンディング
    接続を行ってリード・オン・チップ構造とすることを特
    徴とする半導体装置。
  2. 【請求項２】 前記複数のインナーリードの凹部は、前
    記複数のインナーリードのワイヤボンディング部分の直
    下近傍を除く領域に、ハーフエッチングを施して形成し
    た請求項１記載の半導体装置。
  3. 【請求項３】 半導体素子と、前記半導体素子の上面に
    搭載する複数のインナーリードと、前記複数のインナー
    リード間に充填される絶縁性接着部材と、前記複数のイ
    ンナーリードの下面の一部にコーティングされ、前記半
    導体素子の上面に前記複数のインナーリードを接着する
    エポキシ系樹脂とを有し、前記半導体素子の上面および
    前記複数のインナーリードの上面間にボンディングワイ
    ヤによりボンディング接続を行ってリード・オン・チッ
    プ構造とすることを特徴とする半導体装置。
JP8268367A 1996-10-09 1996-10-09 半導体装置 Expired - Fee Related JP2908350B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8268367A JP2908350B2 (ja) 1996-10-09 1996-10-09 半導体装置
US08/946,790 US5988707A (en) 1996-10-09 1997-10-08 Semiconductor device of lead-on-chip structure
KR1019970051762A KR100254749B1 (ko) 1996-10-09 1997-10-09 리드 온 칩 구조의 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8268367A JP2908350B2 (ja) 1996-10-09 1996-10-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH10116954A true JPH10116954A (ja) 1998-05-06
JP2908350B2 JP2908350B2 (ja) 1999-06-21

Family

ID=17457532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8268367A Expired - Fee Related JP2908350B2 (ja) 1996-10-09 1996-10-09 半導体装置

Country Status (3)

Country Link
US (1) US5988707A (ja)
JP (1) JP2908350B2 (ja)
KR (1) KR100254749B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
KR20020031719A (ko) * 2000-10-23 2002-05-03 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임 구조
KR100652517B1 (ko) * 2004-03-23 2006-12-01 삼성전자주식회사 리드-칩 직접 부착형 반도체 패키지, 그 제조 방법 및 장치
KR100584699B1 (ko) * 2004-11-04 2006-05-30 삼성전자주식회사 고정 테이프를 갖는 리드 프레임
JP2006324543A (ja) * 2005-05-20 2006-11-30 Nec Electronics Corp 固体撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
US5202577A (en) * 1990-02-06 1993-04-13 Dai Nippon Printing Co., Ltd. Leadframe having a particular dam bar
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
JPH0529528A (ja) * 1991-07-19 1993-02-05 Hitachi Ltd 半導体集積回路装置およびそれに用いるリードフレーム
US5177591A (en) * 1991-08-20 1993-01-05 Emanuel Norbert T Multi-layered fluid soluble alignment bars
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
KR0167297B1 (ko) * 1995-12-18 1998-12-15 문정환 엘.오.씨 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making

Also Published As

Publication number Publication date
KR100254749B1 (ko) 2000-05-01
JP2908350B2 (ja) 1999-06-21
US5988707A (en) 1999-11-23
KR19980032685A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
JP2569939B2 (ja) 樹脂封止型半導体装置
JPH08116016A (ja) リードフレーム及び半導体装置
JP2003100986A (ja) 半導体装置
JPS61166051A (ja) 樹脂封止型半導体装置
JP2908350B2 (ja) 半導体装置
JPH1140601A (ja) 半導体装置の構造
JPH1081857A (ja) 両面接着テープ、リードフレーム及び集積回路装置
JPH09326463A (ja) 樹脂封止型半導体装置
JP2970060B2 (ja) 樹脂封止型半導体装置用リードフレーム
JP2758677B2 (ja) 半導体装置及びその製造方法
JPH06216313A (ja) 樹脂封止半導体装置
JPH0526760Y2 (ja)
JP2963952B2 (ja) 半導体装置
JP2968769B2 (ja) 樹脂封止型半導体装置
JP2002203935A (ja) リードフレーム及びこれを用いた半導体装置
JPH04368140A (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH05243476A (ja) 半導体装置
JPH06326230A (ja) 樹脂封止型半導体装置
JPH10107198A (ja) Ｉｃ封止パッケージ
JPH0513490A (ja) 樹脂封止型半導体装置
JPH06151644A (ja) 樹脂封止型半導体装置
JPH10242370A (ja) 半導体装置
JPS63288029A (ja) 樹脂封止型半導体装置
JPH1012772A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990302

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees