KR19980032685A - 리드 온 칩 구조의 반도체 장치 - Google Patents

리드 온 칩 구조의 반도체 장치 Download PDF

Info

Publication number
KR19980032685A
KR19980032685A KR1019970051762A KR19970051762A KR19980032685A KR 19980032685 A KR19980032685 A KR 19980032685A KR 1019970051762 A KR1019970051762 A KR 1019970051762A KR 19970051762 A KR19970051762 A KR 19970051762A KR 19980032685 A KR19980032685 A KR 19980032685A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor device
lead
major surface
wire bonding
Prior art date
Application number
KR1019970051762A
Other languages
English (en)
Other versions
KR100254749B1 (ko
Inventor
아베마사아끼
쯔지유끼히로
Original Assignee
가네꼬히사시
닛본덴기가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬히사시, 닛본덴기가부시끼가이샤 filed Critical 가네꼬히사시
Publication of KR19980032685A publication Critical patent/KR19980032685A/ko
Application granted granted Critical
Publication of KR100254749B1 publication Critical patent/KR100254749B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드 온 칩(lead-on-chip) 구조의 반도체 장치에서, 내부 리드들 각각은 와이어 본딩 영역 내의 반도체 칩의 주 표면과 직접 접촉하는 하부면을 구비하고, 이 각각의 내부 리드의 하부면은 와이어 본딩 영역과 다른 위치에 형성된 오목부를 구비한다. 이중 코팅 접착 테이프는 내부 리드를 반도체 칩의 주 표면에 접착하기 위해 각각의 내부 리드의 오목부 내에 수용된다. 본딩 와이어들 각각은 반도체 칩의 주 표면 상의 대응 전극 패드에 접속된 한 단부와 와이어 본딩 영역 내의 대응 내부 리드의 상부면에 접속된 다른 단부를 구비한다.

Description

리드 온 칩 구조의 반도체 장치
본 발명은 반도체 장치에 관한 것이며, 구체적으로는, 리드 온 칩 구조를 갖는 반도체 장치에 관한 것이다.
그 내용이 본 출원에 참조로서 기재된 미심사 일본 특허 공보 제 JP-A-5-029528호에 개시되어 있는 바와 같이, 리드 온 칩 구조(이하 LOC 구조)를 갖는 반도체 장치는 일반적으로 접착성 테이프를 통해 반도체 칩 상에 부착된 내부 리드를 구비한다(JP-A-5-029528의 영문 요약은 일본 특허청으로부터 입수할 수 있으며, JP-A-5-029528의 영문 요약의 내용은 본 본 출원에 참조로서 기재되어 있다).
도 1을 참조하면, JP-A-5-029528에 개시된 종래 기술의 LOC 구조 반도체 장치의 개략적인 사시도가 부분적으로 절개된 형태로 도시되어 있다. 도 2는 도 1에 도시되고 또한 JP-A-5-029528에도 도시되어 있는 종래 기술의 LOC 구조 반도체 장치의 개략적인 부분 확대 단면도이다. 도 3a는 도 1에 도시된 종래 기술의 LOC 구조 반도체 장치의 개략적인 부분 확대 단면도이며, 반도체 칩 상에 부착된 내부 리드를 도시하고 있고, 도 3b는 도 1에 도시된 종래 기술의 LOC 구조 반도체 장치의 개략적인 부분 확대 평면도이며, 도 3a에 도시된 부분의 반도체 칩 상에 부착된 내부 리드를 도시하고 있다.
도시된 LSI 패키지는 통상 참조 기호(10)으로 표시되고, 에폭시 수지로 형성된 패키지 본체(12)를 포함한다. 에폭시 수지 패키지 본체(12) 내에 반도체 칩(14)이 캡슐화된다. 상기의 반도체 칩(14)의 주 표면(14a)은 패키지 본체(12)로부터 외부로 연장한 대응 외부 리드들(20)(리드 프레임)과 일체인 내부 리드들(18)의 하부면에 절연성 접착 테이프를 통해서 부착된다. 각각의 내부 리드(18)는 본딩 와이어(22)를 통해 반도체 칩(14)의 대응 전극 패드(24)에 접속된다. 접착 테이프(16)는 소위 압력 감지 이중 코팅 접착 테이프로 구성된다. 특히, 내부 리드들을 반도체 칩에 부착하는 기능만이 아니라 내부 리드들이 반도체 칩에 부착되기 이전에 서로 연관되게 내부 리드들을 고정하는 기능도 있으므로, 접착 테이프(16)는 예를 들어 0.1mm인 비교적 두꺼운 폴리이미드 이중 코팅 테이프가 된다.
상술한 종래의 LOC 구조 반도체 장치에서는, 접착 테이프(16)가 반도체 칩(14)의 주 표면과 각각의 내부 리드의 와이어 본딩 사이에 존재하므로, 각각의 내부 리드의 와이어 본딩부는 반도체 칩(14)의 주 표면과 직접 접촉하지 않으며, 한편, 비교적 두꺼운 접착 테이프(16)는 완충 부재로서 작용한다. 본딩 와이어가 내부 리드의 와이어 본딩부에 접착될 때, 와이어 본딩에 사용되는 열 및/또는 초음파는 전도 혹은 전송이 어려워, 내부 리부로의 본딩 와이어의 접착 특성이 불만족스러운 경우가 자주 발생한다.
따라서, 본 발명의 목적은 상술한 종래 기술의 LOC 구조 반도체 장치의 결점을 극복한 LOC 구조 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 내부 리드에 대해 본딩 와이어가 만족스러운 접착 특성을 갖는 LOC 구조 반도체 장치를 제공하는 것이다.
본 발명의 상기 및 다른 목적들은, 본 발명에 따라서, 주 표면과, 상기 주 표면 위에 제공된 복수의 전극 패드(pad)를 구비한 반도체 칩; 와이어 본딩 영역에서 상기 반도체 칩의 상기 주 표면과 직접 접촉하고, 상기 와이어 본딩 영역과 다른 위치에 형성된 오목부(recess)를 갖는 하부면을 구비한 복수의 내부 리드(inner lead); 상기 내부 리드들을 상기 반도체 칩의 상기 주 표면에 부착하기 위해, 상기 각각의 내부 리드의 오목부 내에 수용되어 상기 각각의 내부 리드의 상기 오목부의 하부에 부착된 상부면과 상기 반도체 칩의 상기 주 표면에 부착된 하부면을 구비한 이중 코팅 접착 테이프(adhesive double coated tape); 및 상기 반도체 칩의 상기 주 표면 상의 대응 전극 패드에 접속된 한 단부와 상기 와이어 본딩 영역 내의 대응 내부 리드의 상부면에 접속된 다른 단부를 각각 구비한 복수의 본딩 와이어를 구비한 리드 온 칩 구조의 반도체 장치에 의해 이루어진다.
본 실시예에서, 각각의 내부 리드의 오목부는 실질적으로 내부 리드의 절반 두께에 대응하는 깊이를 갖는다. 또한, 각각의 내부 리드의 오목부는 실질적으로 이중 코팅 접착 테이프의 두께에 대응하는 깊이를 갖는다.
특히, 이중 코팅 접착 테이프는 내부 리드에 수직 방향으로 내부 리드들 각각을 가로질러 연장됨으로써 각각의 내부 리드의 오목부 내에 수용되면서 인접한 내부 리드들의 각 쌍 사이의 반도체 칩의 주 표면 상에 존재하게 된다.
본 발명의 또다른 특징에 따라서, 주 표면과, 상기 주 표면 위에 제공된 복수의 전극 패드를 구비한 반도체 칩; 하부면을 각각 구비하되, 상기 각각의 하부면은, 상기 각각의 하부면과 상기 주 표면에 부착되어 와이어 본딩을 위한 접착력을 실질적인 손실없이 전달하는 초박층을 통해 적어도 와이어 본딩 영역 내에서 상기 반도체 칩의 상기 주 표면 상에 부착된 복수의 내부 리드; 인접한 내부 리드들의 각각의 쌍 사이의 상기 반도체 칩의 상기 주 표면 상의 공간 내에 채워지는 절연성 접착제; 및 상기 반도체 칩의 상기 주 표면 상의 대응 전극 패드에 접속된 한 단부와 상기 와이어 본딩 영역 내의 대응 내부 리드의 상부면에 접속된 다른 단부를 각각 구비한 복수의 본딩 와이어를 구비한 리드 온 칩 구조의 반도체 장치가 제공된다.
예를 들어, 초박층은 폴리 이미드 이중 코팅 테이프와 같은 종래의 압력 감지 이중 코팅 접착 테이프보다 충분히 낮은 탄성 계수를 갖고 종래의 압력 감지 이중 코팅 접착 테이프의 두께보다 충분히 얇은 두께로 필수적인 정도의 접착 특성을 갖는 수지층으로 형성된다. 바람직하게, 초박층은 5㎛ - 30㎛ 범위 내의 두께를 가지며, 예를 들어 에폭시 수지로 형성될 수 있다.
본 실시예에서, 초박층은 반도체 칩의 주 표면 상에 상기 내부 리드에 수직 방향으로 내부 리드를 가로질러 연장됨으로써 각각의 내부 리드 아래에 존재하면서 인접한 내부 리드들의 각 쌍 사이의 반도체 칩의 주 표면 상에 존재하게 된다.
본 발명의 상기 및 다른 목적, 특징, 및 장점은 첨부된 도면을 참조로한 본 발명의 양호한 실시예에 대한 다음 설명으로서 명백해질 것이다.
도 1은 종래 기술의 LOC 구조 반도체 장치의 일례의 부분적으로 절개된 개략적인 사시도.
도 2는 반도체 칩 상에 부착된 내부 리드를 도시하기 위한, 도 1에 도시된 종래 기술의 LOC 구조 반도체 장치의 개략적인 부분 확대 단면도.
도 3a는 반도체 칩 상에 부착된 내부 리드를 도시하기 위한, 도 1에 도시된 종래 기술의 LOC 구조 반도체 장치의 또다른 개략적인 부분 확대 단면도.
도 3b는 도 3a에 도시된 부분 내의 반도체 칩 상에 부착된 내부 리드를 도시하기 위한, 도 1에 도시된 종래 기술의 LOC 구조 반도체 장치의 개략적인 부분 확대 평면도.
도 4a는 도 3a와 유사하지만, 본 발명에 따른 LOC 구조 반도체 장치의 제1 실시예를 도시한 개략적인 부분 확대 단면도.
도 4b는 도 3b와 유사하지만, 도 4a에 도시된 본 발명에 따른 LOC 구조 반도체 장치의 제1 실시예를 도시한 개략적인 부분 확대 평면도.
도 5a는 도 3a와 유사하지만, 본 발명에 따른 LOC 구조 반도체 장치의 제2 실시예를 도시한 개략적인 부분 확대 단면도.
도 5b는 도 3b와 유사하지만, 도 5a에 도시된 본 발명에 따른 LOC 구조 반도체 장치의 제2 실시예를 도시한 개략적인 부분 확대 평면도.
도면의 주요 부분에 대한 부호의 설명
14 : 반도체 칩
16 : 접착 테이프
18 : 내부 리드
22 : 본딩 와이어
24 : 전극 패드
도 4a를 참조하면, 반도체 칩 상에 내부 리드가 부착된 방법을 도시하기 위한, LOC 구조의 제1 실시예의 개략적인 부분 확대 단면도가 도시되어 있다. 도 4b는 도 4a에 도시된 LOC 구조 반도체 장치의 개략적인 부분 확대 평면도이며, 도 4a에 도시된 부분에 대응하는 부분을 도시하고 있다. 상기의 도면들에서, 도 3a 및 3b에 도시된 바에 대응하는 소자들은 동일한 참조 기호로 표시되어 있다.
본 발명에 따른 LOC 구조 반도체 장치의 도시된 제1 실시예는 반도체 칩(14), 리드 프레임부를 각각 구성하고 내부 리드의 와이어 본딩 영역(34)에 인접하거나 혹은 와이어 본딩 영역(34)에서 얼마간 분리된 위치의 하부면 상에 형성된 오목부(32)를 구비한 복수의 내부 리드(30), 내부 리드들(30)을 반도체 칩(14)의 주 표면(14a)에 접착하기 위해 내부 리드들(30)의 오목부(32)에 수용되는 압력 감지 이중 코팅 접착 테이프(36), 및 와이어 본딩 기술에 의해 본도체 칩(14)의 주 표면(14a) 상의 대응 전극 패드(24)에 접속된 한 단부와 와이어 본딩 기술에 의해 와이어 본딩 영역(34) 내의 대응 내부 리드(30)의 상부면에 접속된 다른 단부를 각각 구비한 복수의 본딩 와이어(22)를 포함한다. 이러한 와이어 본딩 영역(34)은 와이어 본딩을 위한 은판 영역에 대응한다.
본 실시예에서, 오목부(32)는 그 깊이가 내부 리드 두께의 절반이 되도록 에칭에 의해 내부 리드(30)의 하부면 상에 형성될 수 있다. 또한, 내부 리드(30)의 오목부(32)는 실질적으로 접착 테이프(32)의 두께에 대응하는 깊이를 갖는다.
도 4b에 도시된 바와 같이, 이중 코팅 접착 테이프(36)는 반도체 칩(14)의 주 표면(14a) 위에 내부 리드와 수직 방향으로 내부 리드들(30) 각각을 가로질러 연장하므로, 이중 코팅 접착 테이프(36)는 각각의 내부 리드(30)의 오목부(32)에 수용되면서 인접한 내부 리드들(30)의 각 쌍 사이의 반도체 칩(14)의 주 표면(14a) 상에 존재한다. 그러나, 이중 코팅 접착 테이프(36)는 내부 리드(32)의 하부면과 와이어 본딩 구역(34) 내의 반도체 칩(14)의 주 표면(14a) 사이에는 존재하지 않는다.
상술한 반도체 장치는 다음과 같이 형성될 수 있다. 오목부(32)는 리드 프레임의 각각의 내부 리드(30)의 하부면 상에 미리 형성되고, 이중 코팅 접착 테이프(36)는 리드 프레임의 각각의 내부 리드(30)의 오목부(32) 내에 사용되어, 내부 리드에 수직 방향으로 내부 리드들(30) 각각을 가로질러 연장된다. 이러한 조건에서, 도 1 - 3b에 도시된 종래 기술의 접착 테이프(16)와 유사하게, 이중 코팅 접착 테이프(36)는 내부 리드들을 반도체 칩으로 접착하는 기능만이 아니라 내부 리드들이 반도체 칩에 부착되기 전에 리드 프레임 내에서 서로에 관련된 내부 리드들을 서로 연관되게 고정하는 기능도 있으므로, 이중 코팅 접착 테이프(36)는 접착 테이프(16)와 유사한 실질적인 두께를 가질 것이 요구된다. 이후에, 이와 같이 준비된 리드 프레임은 이중 코팅 접착 테이프가 반도체 칩(14)의 주 표면(14a) 상에 부착된 것과 동일한 방식으로 반도체 칩(14)의 주 표면(14a) 상에 부착된다.
살술한 제1 실시예에서, 내부 리드(32)는 내부 리드(30)의 오목부(32) 내에 수용된 이중 코팅 접착 테이프(36)를 사용함으로써 반도체 칩(14)의 주 표면(14a) 상에 부착되고, 한편, 와이어 본딩 영역(34) 내에서, 내부 리드(32)의 하부면은 반도체 칩(14)의 주 표면(14a)과 직접 접촉된다. 그러므로, 본딩 와이어(22)가 와이어 본딩 영역(34) 내의 내부 리드(30)의 상부면으로 접착될 때, 와이어 본딩에 사용되는 열 및/또는 초음파는 이중 코팅 접착 테이프(36)에 의해 결코 완충될 수 없다. 즉, 와이어 본딩에 사용되는 열 및/또는 초음파는 효율적으로 전도 혹은 전송되므로, 본딩 와이어는 만족스러운 접착 특성으로 내부 리드의 상부면에 접착된다.
도 5a를 참조하면, 내부 리드가 반도체 칩에 부착되는 방법을 도시하기 위한, 본 발명에 따른 LOC 구조 반도체 장치의 제2 실시예의 개략적인 부분 확대 단면도가 도시되어 있다. 도 5b는 도 5a에 도시된 LOC 구조 반도체 장치의 개략적인 부분 확대 평면도이며, 도 5a에 도시된 부분에 대응하는 부분을 도시하고 있다. 상기의 도면들에서, 도 3a 및 3b에 도시된 바에 대응하는 소자들은 동일한 참조 기로로 표시되어 있다.
본 발명에 따른 LOC 구조 반도체 장치의 도시된 제2 실시예는 반도체 칩(14), 반도체 칩(14)의 주 표면(14a) 상에 설치된 복수의 내부 리드(40), 내부 리드들(40)을 부착 구간(44) 내의 반도체 칩(14)의 주 표면(14a)에 부착하기 위해 와이어 본딩 영역(46)을 포함하는 부착 구간(44) 내의 반도체 칩(14)의 주 표면(14a) 상의 에폭시 수지 박층(42)을 포함한다. 에폭시 수지 박층(42)은 반도체 칩(14)의 주 표면(14a) 위에 내부 리드에 수직 방향으로 내부 리드들(40)을 가로질러 연장되어 에폭시 수지 박층(42)은 각각의 내부 리드(40) 아래에 존재하면서 인접한 내부 리드(40)의 각 쌍 사이의 반도체 칩(14)의 주 표면(14a) 상에 존재하게 된다.
제2 실시예는 또한 인접한 내부 리드들(40)의 각 쌍 사이의 공간 내에 채워지는 3절연성 접착제, 및 와이어 본딩 기술에 의해 반도체 칩(14)의 주 표면(14a) 상의 대응 전극 패드(24)에 접속된 한 단부와 와이어 본딩 기술에 의해 본딩 구간 내의 대응 내부 리드(40)의 상부면에 접속된 다른 단부를 각각 구비한 복수의 본딩 와이어(22)를 포함한다.
상술한 반도체 장치는 다음과 같이 형성될 수 있다. 절연성 접착제(48)는 부착 구간(44) 내의 리드 프레임의 인접한 내부 리드들(40)의 각 쌍 사이의 공간 내에 미리 채워지고, 그 다음에 리드 프레임 내에서 서로에 연관된 내부 리드들을 고정하도록 응고된다. 이후에, 부착 구간(44) 내에서, 에폭시 수지 박층(42)은 내부 리드의 하부면과 인접한 리드(4)의 각 쌍 사이의 공간 내에 채워진 절연성 접착제(48)의 하부면 위에 코팅된다. 그러므로, 에폭시 수지 박층(42)은 내부 리드들을 반도체 칩에 접착하는 기능만이 아니라, 내부 리드들이 반도체 칩에 접착되기 이전에 서로 연관된 내부 리드들을 고정시키는 기능도 갖는다. 이후에, 이와 같이 준비된 리드 프레임은 에폭시 수지 박층(42)이 반도체 칩(14)의 주 표면(14a) 상에 부착된 것과 동일한 방식으로 반도체 칩(14)의 주 표면(14a) 상에 부착된다.
살술한 실시예에서, 에폭시 박층(42)은 와이어 본딩 영역(46) 내의 각각의 내부 리드(40) 아래에 제공된다. 그러나, 에폭시 수지층(42)은 내부 리드들을 반도체 칩에 부착하는 기능만을 가지므로, 에폭시 수지층(42)은 종래 기술의 예의 접착 테이프(16) 및 제1 실시예의 접착 테이프(36)에 비해 매우 얇게 제작되면서도 필수적인 정도의 접착 특성을 가질 수 있고, 또한 에폭시 수지층(42)은 폴리이미드 이중 코팅 테이프보다 충분히 낮은 탄성 계수를 가지게 되어, 본딩 와이어(22)가 와이어 본딩 영역(46) 내의 내부 리드(40)의 상부면에 접착될 때, 와이어 본딩에 사용되는 열 및/또는 초음파는 에폭시 수지층(42)에 의해 결코 완충되지 않는다. 즉, 와이어 본딩에 사용되는 열 및/또는 초음파는 실질적인 손실없이 효율적으로 전도 혹은 전송되므로, 본딩 와이어는 만족스러운 접착 특성으로 내부 리드의 상부면에 접착된다. 그러므로, 에폭시 수지층(42)은 내부 리드들을 반도체 칩에 부착할 수 있고 실질적인 손실없이 와이어 본딩 에너지를 전달할 수 있는 또다른 재료의 초박층으로 대체될 수 있다.
상기 제2 실시예는 와이어 본딩 특성이 제1 실시예보다 어느 정도 나쁘지만, 각각의 내부 리드에 오목부(32)를 형성할 필요가 없다는 점에서 우수하다.
상술한 바와 같이, 본 발명에 따른 LOC 구조 반도체 장치의 제1 실시예에서는, 내부 리드가 와이어 본딩 영역 내의 반도체 칩의 주 표면과 직접 접촉되고, 본 발명에 따른 LOC 구조 반도체 장치의 제2 실시예에서는, 내부 리드가 실질적인 손실없이 와이어 본딩 에너지를 전달하는 에폭시 수지 초박층과 같은 초박층만을 통해 와이어 본딩 영역 내의 반도체 칩의 주 표면 상에 부착된다. 그러므로, 상술한 양 실시예에서는, 종래 기술에서 와이어 본딩을 위한 열 및/또는 초음파와 같은 본딩 에너지를 흡수 및/또는 와이어 본딩을 위한 본딩 에너지의 전달을 방해하는 완충 부재로서 작용하는 내부 리드의 하부면과 와이어 본딩 영역 내의 반도체 칩의 주 표면 사이에 제공되는 두꺼운 이중 코팅 접첵 테이프가 없으므로, 와이어 본딩을 위해 사용되는 열 및/또는 초음파와 같은 본딩 에너지가 실질적인 손실없이 전도되고 전송되어, 만족스럽게 향상된 접착 특성으로 본딩 와이어가 내부 리드의 상부면에 접착된다.
본 발명은 특정한 실시예들을 참조로 도시되고 설명되었다. 그러나, 본 발명은 설명된 구조의 세부 사항만으로 제한되는 것이 아니라, 첨부된 특허 청구의 범위 내에서 변화 및 변경을 가할 수 있다는 것이 인식될 수 있을 것이다.

Claims (7)

  1. 리드 온 칩(lead-on-chip) 구조의 반도체 장치에 있어서,
    주 표면과, 상기 주 표면 위에 제공된 복수의 전극 패드(pad)를 구비한 반도체 칩;
    와이어 본딩 영역에서 상기 반도체 칩의 상기 주 표면과 직접 접촉하고, 상기 와이어 본딩 영역과 다른 위치에 형성된 오목부(recess)를 갖는 하부면을 각각 구비한 복수의 내부 리드(inner lead);
    상기 내부 리드들을 상기 반도체 칩의 상기 주 표면에 부착하기 위해, 상기 각각의 내부 리드의 오목부 내에 수용되어 상기 각각의 내부 리드의 상기 오목부의 하부에 부착된 상부면과 상기 반도체 칩의 상기 주 표면에 부착된 하부면을 구비한 이중 코팅 접착 테이프(adhesive double coated tape); 및
    상기 반도체 칩의 상기 주 표면 상의 대응 전극 패드에 접속된 한 단부와 상기 와이어 본딩 영역 내의 대응 내부 리드의 상부면에 접속된 다른 단부를 각각 구비한 복수의 본딩 와이어
    를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 각각의 내부 리드의 오목부는 실질적으로 상기 내부 리드 두께의 절반에 대응하는 깊이를 갖는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 각각의 내부 리드의 오목부는 실질적으로 상기 이중 코팅 접착 테이프의 두께에 대응하는 깊이를 갖는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 이중 코팅 접착 테이프는 상기 내부 리드에 수직 방향으로 상기 내부 리드들 각각을 가로질러 연장됨으로써 상기 각각의 내부 리드의 오목부 내에 수용되면서 인접한 내부 리드들의 각 쌍 사이의 상기 반도체 칩의 상기 주 표면 상에 존재하는 것을 특징으로 하는 반도체 장치.
  5. 리드 온 칩 구조의 반도체 장치에 있어서,
    주 표면과, 상기 주 표면 위에 제공된 복수의 전극 패드를 구비한 반도체 칩;
    하부면을 각각 구비하되, 상기 각각의 하부면은, 상기 각각의 하부면과 상기 반도체 칩의 상기 주 표면에 부착되어 와이어 본딩을 위한 접착력을 실질적인 손실없이 전달하는 초박층을 통해 적어도 와이어 본딩 영역 내에서 상기 반도체 칩의 상기 주 표면 상에 부착된 복수의 내부 리드;
    인접한 내부 리드들의 각각의 쌍 사이의 상기 반도체 칩의 상기 주 표면 상의 공간 내에 채워지는 절연성 접착제; 및
    상기 반도체 칩의 상기 주 표면 상의 대응 전극 패드에 접속된 한 단부와 상기 와이어 본딩 영역 내의 대응 내부 리드의 상부면에 접속된 다른 단부를 각각 구비한 복수의 본딩 와이어
    를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 초박층은 에폭시 수지로 형성된 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서, 상기 초박층은 상기 반도체 칩의 상기 주 표면 상에 상기 내부 리드에 수직 방향으로 상기 내부 리드를 가로질러 연장됨으로써 상기 각각의 내부 리드 아래에 존재하면서 인접한 내부 리드들의 각 쌍 사이의 상기 반도체 칩의 상기 주 표면 상에 존재하는 것을 것을 특징으로 하는 반도체 장치.
KR1019970051762A 1996-10-09 1997-10-09 리드 온 칩 구조의 반도체 장치 KR100254749B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8268367A JP2908350B2 (ja) 1996-10-09 1996-10-09 半導体装置
JP96-268367 1996-10-09

Publications (2)

Publication Number Publication Date
KR19980032685A true KR19980032685A (ko) 1998-07-25
KR100254749B1 KR100254749B1 (ko) 2000-05-01

Family

ID=17457532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051762A KR100254749B1 (ko) 1996-10-09 1997-10-09 리드 온 칩 구조의 반도체 장치

Country Status (3)

Country Link
US (1) US5988707A (ko)
JP (1) JP2908350B2 (ko)
KR (1) KR100254749B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
KR20020031719A (ko) * 2000-10-23 2002-05-03 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임 구조
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
KR100652517B1 (ko) * 2004-03-23 2006-12-01 삼성전자주식회사 리드-칩 직접 부착형 반도체 패키지, 그 제조 방법 및 장치
KR100584699B1 (ko) * 2004-11-04 2006-05-30 삼성전자주식회사 고정 테이프를 갖는 리드 프레임
JP2006324543A (ja) * 2005-05-20 2006-11-30 Nec Electronics Corp 固体撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
CA2035857A1 (en) * 1990-02-06 1991-08-07 Kikuo Ichigi Leadframe
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
JPH0529528A (ja) * 1991-07-19 1993-02-05 Hitachi Ltd 半導体集積回路装置およびそれに用いるリードフレーム
US5177591A (en) * 1991-08-20 1993-01-05 Emanuel Norbert T Multi-layered fluid soluble alignment bars
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
KR0167297B1 (ko) * 1995-12-18 1998-12-15 문정환 엘.오.씨 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JPH10116954A (ja) 1998-05-06
JP2908350B2 (ja) 1999-06-21
US5988707A (en) 1999-11-23
KR100254749B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
KR940010546B1 (ko) 반도체장치
US5357139A (en) Plastic encapsulated semiconductor device and lead frame
KR100254749B1 (ko) 리드 온 칩 구조의 반도체 장치
KR960019621A (ko) 수지 봉합형 반도체장치의 구조
US6101101A (en) Universal leadframe for semiconductor devices
KR100382965B1 (ko) 수지밀봉반도체장치및그의제조방법
KR0185383B1 (ko) 반도체 장치
KR100600176B1 (ko) 반도체패키지
US5969410A (en) Semiconductor IC device having chip support element and electrodes on the same surface
JP3196821B2 (ja) 樹脂封止型回路装置
JP2002203935A (ja) リードフレーム及びこれを用いた半導体装置
US20040130007A1 (en) Flat lead package for a semiconductor device
JPH11186469A (ja) 半導体装置
KR20000003001A (ko) 양면 테이프를 이용한 멀티 칩 패키지
JPH06101493B2 (ja) プラスチツクチツプキヤリア
KR0185571B1 (ko) 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR20020022268A (ko) 반도체패키지
JP2834074B2 (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置
JP2968769B2 (ja) 樹脂封止型半導体装置
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
KR970013255A (ko) 요홈이 형성된 리드프레임 패드 및 그를 이용한 칩 패키지
JP2516704B2 (ja) 複合リ―ドフレ―ム
KR960002763A (ko) 초박형 반도체 패키지 및 그 제조방법
JPH04359461A (ja) 樹脂封止型半導体装置用リードフレーム
JPH08264682A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030123

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee