JPH07221222A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07221222A JPH07221222A JP6024712A JP2471294A JPH07221222A JP H07221222 A JPH07221222 A JP H07221222A JP 6024712 A JP6024712 A JP 6024712A JP 2471294 A JP2471294 A JP 2471294A JP H07221222 A JPH07221222 A JP H07221222A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- adhesive
- mounting surface
- groove
- package base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Measuring Fluid Pressure (AREA)
Abstract
(57)【要約】
【目的】 歩留まり、信頼性及び作業性向上を可能とし
たパッケージング構造の半導体装置を提供する。 【構成】 パッケージ基台１１の凹部をなすチップ搭載
面１２に接着剤１４を介して圧力センサチップ１５が搭
載される。パッケージ基台１１のチップ搭載面１２に
は、搭載されるセンサチップ１５の中央部で交差しセン
サチップ１５の縁より外まで延びるように余分な接着剤
を逃がすための溝１７が加工されている。
たパッケージング構造の半導体装置を提供する。 【構成】 パッケージ基台１１の凹部をなすチップ搭載
面１２に接着剤１４を介して圧力センサチップ１５が搭
載される。パッケージ基台１１のチップ搭載面１２に
は、搭載されるセンサチップ１５の中央部で交差しセン
サチップ１５の縁より外まで延びるように余分な接着剤
を逃がすための溝１７が加工されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に半導体素子チップを搭載するパッケージ基台部の改良
に関する。
に半導体素子チップを搭載するパッケージ基台部の改良
に関する。
【０００２】
【従来の技術】半導体圧力センサチップは、シリコンウ
ェハに同時に多数形成された後、ダイシングにより個々
のセンサチップに切り出されて、パッケージに搭載され
る。パッケージ基台への搭載は一般に、シリコーン樹脂
等の熱硬化性樹脂からなる接着剤による接着固定によっ
ている。
ェハに同時に多数形成された後、ダイシングにより個々
のセンサチップに切り出されて、パッケージに搭載され
る。パッケージ基台への搭載は一般に、シリコーン樹脂
等の熱硬化性樹脂からなる接着剤による接着固定によっ
ている。
【０００３】図５は、小型のボタンセンサ等に適用され
る従来の半導体圧力センサのチップ搭載の様子を示す。
パッケージ基台１１には中央部に凹部をなすチップ搭載
面１２が形成され、周辺部にリード端子１３が取り付け
られている。チップ搭載面１２を凹部としているのは、
搭載したセンサチップの面とリード端子１３と高さがほ
ぼ揃うようにするためである。このパッケージ基台１１
のチップ搭載面１２にシリコーン樹脂等の接着剤１４を
塗布して、圧力センサチップ１５が接着固定される。圧
力センサチップ１５上の端子はボンディングワイヤ１６
によりリード端子１３に接続される。
る従来の半導体圧力センサのチップ搭載の様子を示す。
パッケージ基台１１には中央部に凹部をなすチップ搭載
面１２が形成され、周辺部にリード端子１３が取り付け
られている。チップ搭載面１２を凹部としているのは、
搭載したセンサチップの面とリード端子１３と高さがほ
ぼ揃うようにするためである。このパッケージ基台１１
のチップ搭載面１２にシリコーン樹脂等の接着剤１４を
塗布して、圧力センサチップ１５が接着固定される。圧
力センサチップ１５上の端子はボンディングワイヤ１６
によりリード端子１３に接続される。
【０００４】
【発明が解決しようとする課題】このような従来の圧力
センサのパッケージ構造では、例えば２mm角前後もしく
はそれ以下のセンサチップを用いて超小型ボタンセンサ
を作ろうとすると、製造歩留まりや信頼性、作業性が非
常に低いものとなる。これは、超小型であるために接着
剤の塗布量の制御が難しく、その結果搭載されるセンサ
チップが搭載面内で大きくずれたり、回転したりし、こ
れが次工程でのトラブルの原因となる。これらの問題を
より具体的に説明すれば、次の通りである。
センサのパッケージ構造では、例えば２mm角前後もしく
はそれ以下のセンサチップを用いて超小型ボタンセンサ
を作ろうとすると、製造歩留まりや信頼性、作業性が非
常に低いものとなる。これは、超小型であるために接着
剤の塗布量の制御が難しく、その結果搭載されるセンサ
チップが搭載面内で大きくずれたり、回転したりし、こ
れが次工程でのトラブルの原因となる。これらの問題を
より具体的に説明すれば、次の通りである。
【０００５】接着剤の塗布は、例えば注射器のようなデ
ィスペンサを用いて行われるが、接着剤の量が多すぎる
とセンサチップを搭載したときに余分な接着剤がはみ出
す。センサ全体を小型にするため凹部をなすチップ搭載
面１２の大きさをセンサチップのそれより僅かに大きい
程度とすると、はみ出した接着剤は容易にチップ搭載面
の側壁にまで達する。そうすると、本来図６（ａ）に示
すようにチップ搭載面１２内の中央にチップ搭載面１２
の辺とチップ１５の辺が平行になるようにセンサチップ
１５が固定されるべきところ、図６（ｂ）に示すように
センサチップ１５が回転した状態で固定されるという事
態が生じる。また同様の理由で、センサチップ１２の面
が傾いたりする。これらの結果、次工程のワイヤボンデ
ィングが正常にできなくなる。
ィスペンサを用いて行われるが、接着剤の量が多すぎる
とセンサチップを搭載したときに余分な接着剤がはみ出
す。センサ全体を小型にするため凹部をなすチップ搭載
面１２の大きさをセンサチップのそれより僅かに大きい
程度とすると、はみ出した接着剤は容易にチップ搭載面
の側壁にまで達する。そうすると、本来図６（ａ）に示
すようにチップ搭載面１２内の中央にチップ搭載面１２
の辺とチップ１５の辺が平行になるようにセンサチップ
１５が固定されるべきところ、図６（ｂ）に示すように
センサチップ１５が回転した状態で固定されるという事
態が生じる。また同様の理由で、センサチップ１２の面
が傾いたりする。これらの結果、次工程のワイヤボンデ
ィングが正常にできなくなる。
【０００６】また、センサチップ１５の下には気泡が残
り易く、これが原因となってセンサチップ１５の接着固
定の位置決めの信頼性が低下する。特に塗布する接着剤
の量が多すぎると、気泡が取り残され易い。また接着剤
が少なすぎれば、接着強度不良が生じる。従って小型チ
ップ、小型パッケージでは微量な接着剤の塗布管理は難
しく、作業性が低いものとなる。
り易く、これが原因となってセンサチップ１５の接着固
定の位置決めの信頼性が低下する。特に塗布する接着剤
の量が多すぎると、気泡が取り残され易い。また接着剤
が少なすぎれば、接着強度不良が生じる。従って小型チ
ップ、小型パッケージでは微量な接着剤の塗布管理は難
しく、作業性が低いものとなる。
【０００７】本発明は、このような事情を考慮してなさ
れたもので、歩留まり向上、信頼性向上及び作業性向上
を可能としたパッケージング構造の半導体装置を提供す
ることを目的としている。
れたもので、歩留まり向上、信頼性向上及び作業性向上
を可能としたパッケージング構造の半導体装置を提供す
ることを目的としている。
【０００８】
【課題を解決するための手段】本発明は、パッケージ基
台の凹部をなすチップ搭載面に接着剤を介して半導体素
子チップが搭載される半導体装置において、前記パッケ
ージ基台のチップ搭載面に余分な接着剤を逃がすための
溝が加工されていることを特徴とする。本発明において
好ましくは、接着剤を逃がすための溝を、搭載される半
導体素子チップの中央部から半導体素子チップの外まで
放射状に延びる溝とする。
台の凹部をなすチップ搭載面に接着剤を介して半導体素
子チップが搭載される半導体装置において、前記パッケ
ージ基台のチップ搭載面に余分な接着剤を逃がすための
溝が加工されていることを特徴とする。本発明において
好ましくは、接着剤を逃がすための溝を、搭載される半
導体素子チップの中央部から半導体素子チップの外まで
放射状に延びる溝とする。
【０００９】
【作用】本発明によると、チップ搭載面に余分な接着剤
の逃げ場となる溝を設けておくことにより、必要以上の
接着剤が塗布されて半導体素子チップが固定されたとき
にも、接着剤の中で半導体素子チップが位置ずれを起こ
したり回転したりすることがなくなる。従って、半導体
素子チップは、チップ搭載面内の中央に面が傾くことも
なく正確に位置決めされて接着固定される。これにより
良好なワイヤボンディングが可能になり、半導体装置の
製造歩留まりが高いものとなる。特に接着剤を逃がす溝
を、搭載される半導体素子チップの中央部からチップの
縁より外側まで延びる放射状溝とすると、余分な接着剤
を確実に逃がすことができ、また半導体素子チップの下
からの気泡抜きも確実になる。以上により半導体装置の
信頼性向上が図られる。更に、用いる接着剤の最適量の
管理幅に余裕ができるため、パッケージングの作業性も
向上する。
の逃げ場となる溝を設けておくことにより、必要以上の
接着剤が塗布されて半導体素子チップが固定されたとき
にも、接着剤の中で半導体素子チップが位置ずれを起こ
したり回転したりすることがなくなる。従って、半導体
素子チップは、チップ搭載面内の中央に面が傾くことも
なく正確に位置決めされて接着固定される。これにより
良好なワイヤボンディングが可能になり、半導体装置の
製造歩留まりが高いものとなる。特に接着剤を逃がす溝
を、搭載される半導体素子チップの中央部からチップの
縁より外側まで延びる放射状溝とすると、余分な接着剤
を確実に逃がすことができ、また半導体素子チップの下
からの気泡抜きも確実になる。以上により半導体装置の
信頼性向上が図られる。更に、用いる接着剤の最適量の
管理幅に余裕ができるため、パッケージングの作業性も
向上する。
【００１０】また、本発明の作用効果は、半導体素子チ
ップが２mm角程度あるいはそれ以下であって、これに見
合ってパッケージも超小型とした場合に一層顕著にな
る。このような超小型半導体装置の場合には、必要とす
る接着剤が微量であって、その微量の接着剤を制御性よ
く塗布することが難しいからである。
ップが２mm角程度あるいはそれ以下であって、これに見
合ってパッケージも超小型とした場合に一層顕著にな
る。このような超小型半導体装置の場合には、必要とす
る接着剤が微量であって、その微量の接着剤を制御性よ
く塗布することが難しいからである。
【００１１】
【実施例】以下、図面を参照して、本発明の実施例を説
明する。図１は、本発明の第１の実施例に係る半導体圧
力センサのチップ搭載構造を示すもので、（ａ）が平面
図、（ｂ）はそのＡ−Ａ′断面図である。パッケージ基
台１１の中央に凹部をなすチップ搭載面１２が形成され
ており、このチップ搭載面１２に半導体圧力センサチッ
プ１５がシリコーン樹脂等の接着剤１４により接着固定
される。パッケージ基台１１の周囲にはリード端子１３
が設けられていて、センサチップ１５の端子電極はボン
ディングワイヤ１６によりこのリード端子１３に接続さ
れる。この基本構造は、従来と同様である。
明する。図１は、本発明の第１の実施例に係る半導体圧
力センサのチップ搭載構造を示すもので、（ａ）が平面
図、（ｂ）はそのＡ−Ａ′断面図である。パッケージ基
台１１の中央に凹部をなすチップ搭載面１２が形成され
ており、このチップ搭載面１２に半導体圧力センサチッ
プ１５がシリコーン樹脂等の接着剤１４により接着固定
される。パッケージ基台１１の周囲にはリード端子１３
が設けられていて、センサチップ１５の端子電極はボン
ディングワイヤ１６によりこのリード端子１３に接続さ
れる。この基本構造は、従来と同様である。
【００１２】パッケージ基台１１のチップ搭載面１２に
は予め、余分な接着剤を逃がすためのくぼみとなる放射
状溝１７が加工されている。溝１７は、好ましくはパッ
ケージ基台１１の成形時に同時に形成するが、成形後に
加工してもよい。溝１７の断面形状は図ではＵ字状とし
ているが、Ｖ字状でもよいし角溝でもよい。また溝１７
は、図１（ａ）に示すように、搭載されるセンサチップ
１５の中央部で交差し、センサチップ１５の縁よりも外
側まで延びるように加工される。具体的にこの実施例の
場合、溝１７はその端部がチップ搭載面１２の側壁に達
するように十字状に加工されている。
は予め、余分な接着剤を逃がすためのくぼみとなる放射
状溝１７が加工されている。溝１７は、好ましくはパッ
ケージ基台１１の成形時に同時に形成するが、成形後に
加工してもよい。溝１７の断面形状は図ではＵ字状とし
ているが、Ｖ字状でもよいし角溝でもよい。また溝１７
は、図１（ａ）に示すように、搭載されるセンサチップ
１５の中央部で交差し、センサチップ１５の縁よりも外
側まで延びるように加工される。具体的にこの実施例の
場合、溝１７はその端部がチップ搭載面１２の側壁に達
するように十字状に加工されている。
【００１３】具体的な数値例を挙げれば、センサチップ
１５が１．６mm角〜２．８mm角の大きさであって、チッ
プ搭載面１２は、その側壁と搭載されるセンサチップ１
５との間に０．１mm〜０．６mm程度のスペースができる
ように大きさが設定される。また溝１７の幅や深さは、
パッケージ基台１１の機械的強度を及びセンサチップ１
５の接着強度を損なうことなく、余分な接着剤の逃げ場
として充分機能するように最適設定される。
１５が１．６mm角〜２．８mm角の大きさであって、チッ
プ搭載面１２は、その側壁と搭載されるセンサチップ１
５との間に０．１mm〜０．６mm程度のスペースができる
ように大きさが設定される。また溝１７の幅や深さは、
パッケージ基台１１の機械的強度を及びセンサチップ１
５の接着強度を損なうことなく、余分な接着剤の逃げ場
として充分機能するように最適設定される。
【００１４】この実施例では、チップ搭載面１２に対し
て接着剤１４は例えば、溝１７で区切られた４箇所に滴
下してセンサチップ１５を接着固定する。そうすると、
塗布した接着剤が多すぎる場合でも、余分な接着剤は溝
１７に流れ込んで逃げることができ、チップ周辺に接着
剤が大きくはみ出してチップ搭載面１２の側壁にまで達
するといった事態は防止される。従って、センサチップ
１５は位置ずれや回転を起こしたり面が傾いたりするこ
となく、正常に接着固定される。また、溝１７はセンサ
チップ１５の下に残る気泡の逃げ道ともなり、気泡が残
らない状態でセンサチップ１５の接着固定ができる。更
に、接着剤の塗布量の最適幅に余裕ができるから、工程
管理が容易になり作業性が改善される。
て接着剤１４は例えば、溝１７で区切られた４箇所に滴
下してセンサチップ１５を接着固定する。そうすると、
塗布した接着剤が多すぎる場合でも、余分な接着剤は溝
１７に流れ込んで逃げることができ、チップ周辺に接着
剤が大きくはみ出してチップ搭載面１２の側壁にまで達
するといった事態は防止される。従って、センサチップ
１５は位置ずれや回転を起こしたり面が傾いたりするこ
となく、正常に接着固定される。また、溝１７はセンサ
チップ１５の下に残る気泡の逃げ道ともなり、気泡が残
らない状態でセンサチップ１５の接着固定ができる。更
に、接着剤の塗布量の最適幅に余裕ができるから、工程
管理が容易になり作業性が改善される。
【００１５】図２は、本発明の第２の実施例に係る半導
体圧力センサのチップ搭載構造を示すもので、（ａ）が
平面図、（ｂ）はそのＢ−Ｂ′断面図である。図１の実
施例と対応する部分には、図１と同一符号を付して詳細
な説明は省略する。この実施例では、パッケージ基台１
１のチップ搭載面１２に、その周囲を取り囲むように接
着剤を逃がすための溝１８が加工されている。この実施
例によっても、センサチップ１５の下からはみ出す余分
な接着剤は溝１８に流れ込んで逃げる。従って先の実施
例と同様の効果が得られる。
体圧力センサのチップ搭載構造を示すもので、（ａ）が
平面図、（ｂ）はそのＢ−Ｂ′断面図である。図１の実
施例と対応する部分には、図１と同一符号を付して詳細
な説明は省略する。この実施例では、パッケージ基台１
１のチップ搭載面１２に、その周囲を取り囲むように接
着剤を逃がすための溝１８が加工されている。この実施
例によっても、センサチップ１５の下からはみ出す余分
な接着剤は溝１８に流れ込んで逃げる。従って先の実施
例と同様の効果が得られる。
【００１６】図３は更に、本発明の第３の実施例に係る
半導体圧力センサのチップ搭載構造を示すもので、
（ａ）が平面図、（ｂ）はそのＣ−Ｃ′断面図である。
この実施例は、図１の実施例と図２の実施例を組み合わ
せたもので、チップ搭載面１２には放射状溝１７と共
に、その周囲を取り囲む溝１８が加工されている。この
実施例によっても、先の実施例と同様の効果が得られ
る。
半導体圧力センサのチップ搭載構造を示すもので、
（ａ）が平面図、（ｂ）はそのＣ−Ｃ′断面図である。
この実施例は、図１の実施例と図２の実施例を組み合わ
せたもので、チップ搭載面１２には放射状溝１７と共
に、その周囲を取り囲む溝１８が加工されている。この
実施例によっても、先の実施例と同様の効果が得られ
る。
【００１７】図４は、本発明の第４の実施例に係る半導
体圧力センサのチップ搭載部を示す平面図である。これ
は、溝１７を直線による十字状パターンとした図１の実
施例に対して、その溝１７の交差部にコーナーを付けた
ものである。換言すれば、凹部をなすチップ搭載部１２
の４隅に円弧を描いてセンサチップ１５の隅を接着固定
する台座部を形成したものということができる。この実
施例によっても、先の実施例と同様の効果が得られる。
またこの実施例の場合、図１の実施例に対して放射状溝
１７の中央部に大きな面積が確保されており、これは溝
１７を含めてパッケージ基台を一体成形する際の金型の
耐久性向上という効果につながる。
体圧力センサのチップ搭載部を示す平面図である。これ
は、溝１７を直線による十字状パターンとした図１の実
施例に対して、その溝１７の交差部にコーナーを付けた
ものである。換言すれば、凹部をなすチップ搭載部１２
の４隅に円弧を描いてセンサチップ１５の隅を接着固定
する台座部を形成したものということができる。この実
施例によっても、先の実施例と同様の効果が得られる。
またこの実施例の場合、図１の実施例に対して放射状溝
１７の中央部に大きな面積が確保されており、これは溝
１７を含めてパッケージ基台を一体成形する際の金型の
耐久性向上という効果につながる。
【００１８】本発明は上記実施例に限られない。例えば
実施例では半導体圧力センサを説明したが、同様のパッ
ケージ構造を用いる他の半導体装置にも同様に本発明を
適用することができる。
実施例では半導体圧力センサを説明したが、同様のパッ
ケージ構造を用いる他の半導体装置にも同様に本発明を
適用することができる。
【００１９】
【発明の効果】以上述べたように本発明によれば、パッ
ケージ基台のチップ搭載面に余分な接着剤を逃がすため
の溝を設けることによって、特に小型チップ、小型パッ
ケージの半導体装置の歩留まり向上、信頼性向上及び作
業性向上を図ることができる。
ケージ基台のチップ搭載面に余分な接着剤を逃がすため
の溝を設けることによって、特に小型チップ、小型パッ
ケージの半導体装置の歩留まり向上、信頼性向上及び作
業性向上を図ることができる。
【図１】 本発明の第１の実施例に係る半導体圧力セン
サのパッケージング構造を示す平面図と断面図である。
サのパッケージング構造を示す平面図と断面図である。
【図２】 本発明の第２の実施例に係る半導体圧力セン
サのパッケージング構造を示す平面図と断面図である。
サのパッケージング構造を示す平面図と断面図である。
【図３】 本発明の第３の実施例に係る半導体圧力セン
サのパッケージング構造を示す平面図と断面図である。
サのパッケージング構造を示す平面図と断面図である。
【図４】 本発明の第４の実施例に係る半導体圧力セン
サのパッケージング構造を示す平面図である。
サのパッケージング構造を示す平面図である。
【図５】 従来の半導体圧力センサのパッケージング構
造を示す平面図と断面図である。
造を示す平面図と断面図である。
【図６】 従来の問題を説明するための図である。
【符号の説明】 １１…パッケージ基台、１２…チップ搭載面、１３…リ
ード端子、１４…接着剤、１５…圧力センサチップ、１
６…ボンディングワイヤ、１７，１８…溝。
ード端子、１４…接着剤、１５…圧力センサチップ、１
６…ボンディングワイヤ、１７，１８…溝。
Claims (2)
- 【請求項１】 パッケージ基台の凹部をなすチップ搭載
面に接着剤を介して半導体素子チップが搭載される半導
体装置において、前記パッケージ基台のチップ搭載面に
余分な接着剤を逃がすための溝が加工されていることを
特徴とする半導体装置。 - 【請求項２】 パッケージ基台の凹部をなすチップ搭載
面に接着剤を介して半導体素子チップが搭載される半導
体装置において、前記パッケージ基台のチップ搭載面
に、搭載される半導体素子チップの中央部から半導体素
子チップの外まで放射状に延びる余分な接着剤を逃がす
ための溝が加工されていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024712A JPH07221222A (ja) | 1994-01-27 | 1994-01-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024712A JPH07221222A (ja) | 1994-01-27 | 1994-01-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221222A true JPH07221222A (ja) | 1995-08-18 |
Family
ID=12145792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6024712A Pending JPH07221222A (ja) | 1994-01-27 | 1994-01-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221222A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007192662A (ja) * | 2006-01-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 角速度センサ |
| JP2009111352A (ja) * | 2007-09-11 | 2009-05-21 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 発光装置 |
| CN103646926A (zh) * | 2013-11-27 | 2014-03-19 | 芜湖通和汽车管路系统有限公司 | 一种压力传感器芯片安装结构 |
-
1994
- 1994-01-27 JP JP6024712A patent/JPH07221222A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007192662A (ja) * | 2006-01-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 角速度センサ |
| JP2009111352A (ja) * | 2007-09-11 | 2009-05-21 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 発光装置 |
| CN103646926A (zh) * | 2013-11-27 | 2014-03-19 | 芜湖通和汽车管路系统有限公司 | 一种压力传感器芯片安装结构 |
| CN103646926B (zh) * | 2013-11-27 | 2016-04-06 | 芜湖致通汽车电子有限公司 | 一种压力传感器芯片安装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004004005A1 (ja) | 半導体装置およびその製造方法 | |
| JP2003037219A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2002231919A (ja) | 固体撮像装置及びその製造方法 | |
| JPH0794627A (ja) | 半導体装置 | |
| US9633932B2 (en) | Lead frame package having discharge hole and method of manufacturing the same | |
| JP2001035972A (ja) | 半導体装置及びその製造方法 | |
| JPH07221222A (ja) | 半導体装置 | |
| US20050042844A1 (en) | Method of making a package structure by dicing a wafer from the backside surface thereof | |
| JPH05335474A (ja) | 樹脂封止半導体装置 | |
| JPH11126865A (ja) | 半導体素子および製造方法 | |
| JP2002359338A (ja) | リードフレーム及びそれを用いた半導体装置並びにその製造方法 | |
| WO2019146339A1 (ja) | 半導体装置 | |
| KR100252228B1 (ko) | 반도체 패키지 및 이것의 제조방법 | |
| JPH07335912A (ja) | 半導体センサのパッケージ | |
| KR100384333B1 (ko) | 웨이퍼로부터 반도체패키지용 반도체칩의 가공 방법 | |
| JP2002039887A (ja) | 半導体力学量センサおよびその製造方法 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JP2730352B2 (ja) | Ｔａｂテープ | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JPH04217375A (ja) | 半導体装置とその作製方法 | |
| KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
| JP2002203935A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JP2000260814A (ja) | 半導体装置の製造方法 | |
| JPH0513490A (ja) | 樹脂封止型半導体装置 | |
| KR20030083561A (ko) | 수지밀봉형 반도체장치 |