JP2023126979A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2023126979A JP2023126979A JP2023113325A JP2023113325A JP2023126979A JP 2023126979 A JP2023126979 A JP 2023126979A JP 2023113325 A JP2023113325 A JP 2023113325A JP 2023113325 A JP2023113325 A JP 2023113325A JP 2023126979 A JP2023126979 A JP 2023126979A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electronic device
- grooves
- bonding material
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000007788 liquid Substances 0.000 claims description 84
- 239000000203 mixture Substances 0.000 claims description 73
- 229920005989 resin Polymers 0.000 claims description 54
- 239000011347 resin Substances 0.000 claims description 54
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 239000007787 solid Substances 0.000 claims description 12
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000000994 depressogenic effect Effects 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 239000010949 copper Substances 0.000 description 8
- 239000000470 constituent Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 244000205754 Colocasia esculenta Species 0.000 description 1
- 235000006481 Colocasia esculenta Nutrition 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003592 biomimetic effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 235000011837 pasties Nutrition 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】信頼性の向上を図った電子装置および当該電子装置の製造方法を提供する。【解決手段】電子装置A1は、電子部品1と、電子部品1が搭載された搭載面(主面211)を有する支持部材(リードフレーム2のダイパッド部21)と、電子部品1と支持部材(ダイパッド部21)との間に介在し、電子部品1を支持部材(ダイパッド部21)に固着させる接合材3と、を備えている。搭載面(主面211)は、複数の溝711が形成された第1領域211aおよびz方向に見て第1領域211aを包囲する第2領域211bを有している。接合材3は、第1領域211aに接しており、第2領域211bに接していない。このような構成により、電子装置の信頼性の向上を図ることができる。【選択図】図2
Description
本開示は、電子装置および電子装置の製造方法に関する。
特許文献1には、従来の電子装置が記載されている。特許文献1に記載の電子装置は、リードフレーム(金属部材)と、半導体素子(電子部品)と、モールド樹脂(樹脂部材)とを備えている。半導体素子は、たとえばはんだ付けにより、リードフレームに搭載されている。モールド樹脂は、リードフレームの一部と半導体素子とを覆っている。
先述のはんだ付けには、たとえばリフロー方式がある。このリフロー方式のはんだ付けにおいては、はんだが、一時的に液体となる。このとき、液体状のはんだが意図せぬ場所に流出する可能性がある。このようなはんだの流出は、電子装置における、短絡異常、電気特性や熱特性の低下、および、半導体素子の接合異常などの原因であり、電子装置の信頼性の低下を招く。
本開示は、上記課題に鑑みて考え出されたものであり、その目的は、信頼性の向上を図った電子装置および当該電子装置の製造方法を提供することにある。
本開示の第1の側面によって提供される電子装置は、電子部品と、前記電子部品が搭載された搭載面を有する支持部材と、前記電子部品と前記支持部材との間に介在し、前記電子部品を前記支持部材に固着させる接合材と、を備えており、前記搭載面は、複数の溝が形成された第1領域、および、第1方向に見て前記第1領域を包囲する第2領域を有しており、前記接合材は、前記第1領域に接しており、前記第2領域に接していない。
本開示の第2の側面によって提供される電子装置の製造方法は、搭載面を有する支持部材を準備する第1工程と、前記搭載面に、第1領域、および、第1方向に見て前記第1領域を包囲する第2領域を形成する第2工程と、前記第1領域に接合材を塗布する第3工程と、前記接合材の上に電子部品を載置する第4工程と、前記接合材を加熱および冷却し、前記接合材によって前記電子部品を前記支持部材に固着させる第5工程と、を有しており、前記第2工程において、前記搭載面の一部に複数の溝を形成することで前記第1領域を形成し、前記第5工程の後の前記接合材は、前記第1領域に接しており、前記第2領域に接していない。
本開示の電子装置によれば、信頼性の向上を図ることができる。また、本開示の製造方法によれば、信頼性の向上を図った電子装置を製造できる。
本開示の電子装置の好ましい実施の形態について、図面を参照して、以下に説明する。なお、同一あるいは類似の構成要素については、同じ符号を付して、重複する説明を省略する。
図1~図7は、第1実施形態にかかる電子装置を示している。第1実施形態の電子装置A1は、電子部品1、リードフレーム2、接合材3、接続部材4および樹脂部材5を備えている。
図1は、電子装置A1を示す平面図であり、樹脂部材5を想像線(二点鎖線)で示している。図2は、図1の平面図において、接合材3および接続部材4を省略し、かつ、電子部品1を想像線で示している。図3は、電子装置A1を示す底面図である。図4は、電子装置A1を示す側面図(右側面図)である。図5は、図1のV-V線に沿う断面図である。図6は、図5の領域VIを拡大した部分拡大断面図である。図7は、図5の領域VIIを拡大した部分拡大断面図である。
説明の便宜上、図1~図7において、互いに直交する3つの方向を、x方向、y方向、z方向と定義する。z方向は、電子装置A1の厚さ方向である。x方向は、電子装置A1の平面図(図1参照)における左右方向である。y方向は、電子装置A1の平面図(図1参照)における上下方向である。なお、以下の説明において、z方向の一方(図5に示す断面図において上)を上方、z方向の他方(図5に示す断面図において下)を下方という場合があるが、電子装置A1の姿勢を限定するものではない。z方向が、特許請求の範囲に記載の「第1方向」に相当する。
電子装置A1は、表面実装されるパッケージ型である。電子装置A1は、図1~図7に示すように、平面視において、リード線(後述の端子リード部23)が樹脂部材5から突き出ていないパッケージで構成されている。
電子部品1は、電子装置A1における機能中枢である。電子部品1は、たとえばLSI(Large Scale Integration)などの集積回路(IC)である。なお、電子部品1は、ICに限定されず、LDO(Low Drop Out)などの電圧制御用素子、オペアンプなどの増幅用素子、あるいは、トランジスタやダイオード、LED、テラヘルツ素子などのディスクリート部品などであってもよい。また、電子部品1は、たとえば抵抗器、インダクタ、キャパシタなどであってもよい。
電子部品1は、たとえば平面視矩形状である。電子部品1は、接合材3によって、リードフレーム2の一部(後述のダイパッド部21)に接合されている。電子部品1は、図4および図5に示すように、主面11および裏面12を有する。
主面11および裏面12は、z方向において離間している。主面11は、電子部品1の上面であり、裏面12は、電子部品1の下面である。主面11および裏面12はともに、平坦である。
電子部品1は、複数の電極パッド13を有している。各電極パッド13は、電子部品1の端子である。各電極パッド13は、主面11から露出している。
リードフレーム2は、電子機器などの回路基板に実装されることにより、電子部品1と回路基板との導通経路をなす。リードフレーム2は、電子部品1を支持する。リードフレーム2は、導電性材料を含んでいる。この導電性材料は、たとえばCu(銅)を含む金属である。具体的には、リードフレーム2は、CuあるいはCu合金の金属板であってもよいし、有機基板の表面にCuが形成されたものであってもよい。リードフレーム2の表層は、Cuを含む金属である。リードフレーム2が、特許請求の範囲に記載の「支持部材」に相当する。リードフレーム2は、図1に示すように、ダイパッド部21、複数の吊りリード部22および複数の端子リード部23を含んでいる。電子装置A1においてリードフレーム2は、図1に示すように、1つのダイパッド部21、2つの吊りリード部22および8つの端子リード部23を含んでいる。
ダイパッド部21は、図1および図5に示すように、接合材3を介して、電子部品1が固着されており、電子部品1が搭載される。ダイパッド部21は、たとえば平面視矩形状である。ダイパッド部21は、図5に示すように、主面211および裏面212を有する。
主面211および裏面212は、z方向において、離間している。主面211は、ダイパッド部21の上面である。裏面212は、ダイパッド部21の下面である。裏面212は、図3~図5に示すように、樹脂部材5から露出している。なお、裏面212が樹脂部材5に覆われていてもよい。ただし、裏面212を樹脂部材5から露出させることで、電子部品1からの熱を放熱させる効果が高くなる。主面211は、図2に示すように、第1領域211aおよび第2領域211bを有する。これら第1領域211aおよび第2領域211bの詳細については、後述する。主面211が、特許請求の範囲に記載の「搭載面」に相当する。
複数の吊りリード部22はそれぞれ、図1および図5に示すように、ダイパッド部21に繋がる。複数の吊りリード部22は、平面視において、ダイパッド部21のy方向の各端縁からそれぞれ1つずつy方向に延び出ている。各吊りリード部22は、一部がz方向に屈曲している。図5に示す例示においては、各吊りリード部22は、y方向において、ダイパッド部21に繋がる側の端縁が、それと反対側の端縁よりも、z方向下方に位置しているが、反対にz方向上方に位置していてもよい。
複数の端子リード部23はそれぞれ、一部が樹脂部材5から露出し、電子装置A1の外部端子となる。各端子リード部23は、図1に示すように、ダイパッド部21および吊りリード部22から離間している。各端子リード部23は、図1~図4に示すように、パッド部231および端子部232をそれぞれ含んでいる。
パッド部231は、接続部材4の一端が接合される。端子部232は、一部が樹脂部材5から露出している。各端子リード部23において、パッド部231と端子部232とは繋がっており、一体的に形成されている。
接合材3は、図4および図5に示すように、電子部品1とダイパッド部21(リードフレーム2)との間に介在し、これらを接合する。接合材3の構成材料は、第1組成物の固体を含んでいる。第1組成物は、たとえばはんだである。当該はんだは、鉛フリーはんだであってもよいし、鉛含有はんだであってよい。なお、接合材3は、はんだとは異なる導電性接合材であってもよい。また、接合材3は、導電性接合材ではなく、絶縁性接合材であってもよい。第1組成物は、加熱されることで、液体状に相転移する材料である。
接合材3は、図5に示すように、第1面31、第2面32および第3面33を有する。第1面31は、z方向上方を向き、電子部品1に接する。第2面32は、z方向下方を向き、リードフレーム2のダイパッド部21に接する。本実施形態においては、第2面32は、平面視において、第1領域211aと略一致で重なる。第3面33は、第1面31と第2面32とに繋がる。第3面33は、曲面である。本実施形態においては、第3面33の一部(平面視おける外周部)は、図2に示すように、平面視において、第2領域211bに重なる。なお、第3面33は、平面視において、第2領域211bに重ならなくてもよい。
複数の接続部材4はそれぞれ、電子部品1とリードフレーム2(各端子リード部23)とを導通させる。各接続部材4は、たとえばボンディングワイヤである。なお、各接続部材4は、ボンディングワイヤに限定されず、ボンディングリボンであってもよいし、板状のクリップ部材であってもよい。各接続部材4の構成材料は、Cu、Au(金)あるいはAl(アルミニウム)のいずれであってもよい。
各接続部材4は、一端が電子部品1の電極パッド13に接合され、他端が各端子リード部23のパッド部231にそれぞれ接合される。本実施形態においては、各接続部材4は、ボンディングワイヤであって、電極パッド13にボールボンディングによって接合され、パッド部231にウェッジボンディングによって接合される。なお、反対に、パッド部231にボールボンディングされ、電極パッド13にウェッジボンディングされてもよい。
樹脂部材5は、電子装置A1における封止材である。樹脂部材5は、図4および図5に示すように、電子部品1、リードフレーム2の一部、接合材3および複数の接続部材4を覆っている。樹脂部材5の構成材料は、第2組成物の固体を含んでいる。第2組成物は、たとえばエポキシ樹脂である。樹脂部材5は、たとえば平面視矩形状である。樹脂部材5は、図1~図5に示すように、樹脂主面51、樹脂裏面52および複数の樹脂側面53を有する。
樹脂主面51および樹脂裏面52は、z方向において、離間している。樹脂主面51は、樹脂部材5の上面である。樹脂裏面52は、樹脂部材5の下面である。図3に示すように、樹脂裏面52からは、リードフレーム2の一部(ダイパッド部21の裏面212および各端子部232の一部)が露出している。複数の樹脂側面53は、樹脂主面51および樹脂裏面52の双方に繋がり、かつ、z方向においてこれらに挟まれている。樹脂部材5は、x方向において離間した一対の樹脂側面531、および、y方向において離間した一対の樹脂側面532を有する。本実施形態においては、各端子リード部23の端子部232は、その一部が、樹脂裏面52において露出しており、かつ、一対の樹脂側面531のいずれかにおいて露出している。
次に、ダイパッド部21の主面211が有する、第1領域211aおよび第2領域211bについて、説明する。
第1領域211aは、図5に示すように、接合材3に接する。第1領域211aは、たとえば平面視矩形状である。平面視において、電子部品1は、この第1領域211aに重なる。第1領域211aは、図6に示すように、複数の溝711、複数の隆起部712および複数の介在部713を有している。
複数の溝711はそれぞれ、各介在部713よりもz方向下方に窪んでいる。複数の溝711は、たとえばレーザ光を照射するレーザ加工によって形成されうる。なお、複数の溝711の形成方法は、レーザ加工に限定されず、たとえばエッチングなどであってもよい。複数の溝711は、次に示す配置パターンとなっている。各溝711は、z方向に直交する方向に沿って直線状に延びている。本実施形態においては、各溝711は、図2に示すように、x方向に沿って延びているが、y方向に沿って延びていてもよい。複数の溝711は、互いに平行に配置されている。各溝711の幅W1(図6参照)は、たとえば20~40μm程度である。各溝711の深さd1(図6参照)は、たとえば5~20μm程度である。隣り合う2つの溝711の間隔P1(図6参照)はそれぞれ、たとえば30~200μm程度である。なお、当該間隔P1は、隣接する2つの溝711の各幅方向中央の離間距離である。
複数の隆起部712はそれぞれ、図6に示すように、1つの溝711のy方向の各端縁にそれぞれ1つずつ繋がっている。各隆起部712は、y方向の2つの端縁のうち、一方が溝711に繋がり、他方が介在部713に繋がっている。各隆起部712は、各介在部713よりもz方向上方に突き出ている。
複数の介在部713はそれぞれ、図6に示すように、隣り合う2つの溝711の間に配置される。各介在部713は、y方向において、隆起部712を介して、隣り合う2つの溝711に挟まれている。各介在部713は、各溝711の形成時において、レーザ光が照射されないために形成される。なお、レーザ加工によって形成される複数の溝711の幅W1および間隔P1によって、図8に示すように、介在部713が形成されないこともある。たとえば、間隔P1が各溝711の幅W1よりも小さい場合、介在部713が形成されない。この場合、各隆起部712は、図8に示すように、隣り合う2つの溝711に挟まれており、y方向の各端縁がともに溝711に繋がっている。
第1領域211aは、複数の溝711、複数の隆起部712および複数の介在部713によって、起伏している。よって、第1領域211aは、粗面である。また、複数の溝711および複数の隆起部712の各表面は、レーザ加工によって、微細な凹凸を有している。よって、これらの各表面は、この微細な凹凸により、粗面である。これらの各表面の粗面粗さは、第1領域211aの粗面粗さよりも微細である。
第1領域211aは、第1組成物(たとえばはんだ)の液体に対して、親液性を示す。本実施形態においては、第1領域211aに形成された複数の溝711によって、第1領域211aは第1組成物の液体に対し親液性となる。また、複数の溝711が形成された第1領域211aは、複数の溝711が形成されていない場合よりも、第1組成物の液体に対する親液性が高い。
第2領域211bは、図5に示すように、接合材3に接しておらず、樹脂部材5に接する。第2領域211bは、たとえば平面視矩形環状である。第2領域211bは、平面視において、第1領域211aを包囲する。第2領域211bは、平面視において、内縁が第1領域211aの外縁に接する。第2領域211bは、図7に示すように、複数の溝721、複数の隆起部722および複数の介在部723を有している。
複数の溝721はそれぞれ、図7に示すように、各介在部723よりもz方向下方に窪んでいる。複数の溝721は、たとえばレーザ加工によって形成されうる。なお、複数の溝721の形成方法は、レーザ加工に限定されず、たとえばエッチングなどであってもよい。複数の溝721は、次に示す配置パターンとなっている。各溝721は、z方向に直交する方向に沿って直線状に延びている。本実施形態においては、各溝721は、図2に示すように、x方向に沿って延びているが、y方向に沿って延びていてもよい。複数の溝721は、互いに平行に配置されている。各溝721の幅W2(図7参照)は、たとえば5~10μm程度である。各溝721の深さd2(図7参照)は、たとえば5~10μm程度である。隣り合う2つの溝721の間隔P2(図7参照)はそれぞれ、たとえば10~20μm程度である。なお、当該間隔P2は、隣接する2つの溝721の各幅方向中央の離間距離である。
複数の隆起部722はそれぞれ、図7に示すように、1つの溝721のy方向の各端縁にそれぞれ1つずつ繋がっている。各隆起部722は、y方向の2つの端縁のうち、一方が溝721に繋がり、他方が介在部723に繋がっている。各隆起部722は、各介在部723よりもz方向上方に突き出ている。
複数の介在部723はそれぞれ、図7に示すように、隣り合う2つの溝721の間に配置される。各介在部723は、y方向において、隆起部722を介して、隣り合う2つの溝721に挟まれている。各介在部723は、各溝721の形成時において、レーザ光が照射されないために形成される。なお、レーザ加工によって形成される複数の溝721の幅W2および間隔P2によって、介在部713と同様に、介在部723が形成されないこともある(図8参照)。たとえば、間隔P2が各溝721の幅W2よりも小さい場合、介在部723が形成されない。この場合、各隆起部722は、隣り合う2つの溝721に挟まれており、y方向の各端縁がともに溝721に繋がっている。
第2領域211bは、複数の溝721、複数の隆起部722および複数の介在部723によって、起伏している。よって、第2領域211bは、粗面である。また、複数の溝721および複数の隆起部722の各表面は、レーザ加工によって、微細な凹凸を有している。よって、これらの各表面は、この微細な凹凸により、粗面である。これらの各表面の粗面粗さは、第2領域211bの粗面粗さよりも微細である。
第2領域211bは、第2組成物(たとえばエポキシ樹脂)の液体に対して、親液性を示す。本実施形態においては、第2領域211bに形成された複数の溝721によって、第2領域211bは第2組成物の液体に対し親液性となる。
ダイパッド部21の主面211において、第1領域211aは、第2領域211bよりも、第1組成物の液体に対する親液性が高い。本実施形態においては、第1組成物がはんだであるので、第1領域211aは、第2領域211bよりも、はんだ濡れ性が高い。たとえば、第1領域211aに形成された溝711の幅W1、間隔P1および深さd1と、第2領域211bに形成された溝721の幅W2、間隔P2および深さd2と、を調整することで、第1組成物の液体に対する親液性と第2組成物の液性に対する親液性とに差を生じさせている。電子装置A1においては、たとえば溝711の幅W1は溝721の幅W2よりも大きく、かつ、溝711の間隔P1は溝721の間隔P2よりも大きい。これにより、第1領域211aの第1組成物の液体に対する親液性を、第2領域211bの第1組成物の液体に対する親液性よりも高くしている。
次に、電子装置A1の製造方法について、図9~図13を参照して、説明する。図9~図13は、電子装置A1の製造方法における一工程を示す平面図である。
まず、図9に示すように、リードフレーム2を準備する。この工程が、特許請求の範囲に記載の「第1工程」に相当する。準備するリードフレーム2は、たとえば銅板に打ち抜き加工や折り曲げ加工などを施すことにより形成されうる。この時点でのリードフレーム2は、図9に示すように、ダイパッド部21、複数の吊りリード部22、複数の端子リード部23および複数のタイバー25を含んでおり、ダイパッド部21、複数の吊りリード部22および複数の端子リード部23は、複数のタイバー25によって、繋がっている。
次いで、図10に示すように、リードフレーム2のダイパッド部21に第1領域211aおよび第2領域211bを形成する。この工程が、特許請求の範囲に記載の「第2工程」に相当する。第1領域211aは、接合材3を形成し、電子部品1を搭載する部分である。第2領域211bは、接合材3を形成させない領域である。具体的には、リードフレーム2のダイパッド部21の主面211にレーザ光を照射して、主面211を掘削し、複数の溝711および複数の溝721を形成する。レーザ光の照射は、周知のレーザ照射装置を用いる。複数の溝711は、たとえば平面視矩形状の領域内に形成される。複数の溝711が形成された領域が第1領域211aである。複数の溝721は、複数の溝711が形成された領域(第1領域211a)を包囲する平面視矩形環状の領域内に形成される。複数の溝721が形成された領域が第2領域211bである。複数の溝711および複数の溝721の各配置パターンは、先述のとおりである。第1領域211aと第2領域211bとは、どちらを先に形成してもよいし、同時に形成してもよい。なお、以降の図面(図11~図13)においては、当該溝711,721を省略する。
次いで、図11に示すように、複数の溝711が形成された領域(第1領域211a)に、ペースト状の接合材3を塗布し、当該ペースト状の接合材3上に電子部品1を載置する。ペースト状の接合材3を塗布する工程が、特許請求の範囲に記載の「第3工程」に相当し、ペースト状の接合材3の上に電子部品1を載置する工程が、特許請求の範囲に記載の「第4工程」に相当する。接合材3の構成材料は、第1組成物である。この第1組成物は、たとえばはんだである。よって、第1領域211aにはんだペーストを塗布する。
次いで、リフロー処理を行う。この工程が、特許請求の範囲に記載の「第5工程」に相当する。リフロー処理において、当該リフロー処理時の加熱によって、ペースト状の接合材3は、液体状になり、流動性が高くなる。液体状となった接合材3は、第1領域211aに広がる。これは、第1領域211aは、複数の溝711によって、液体状の接合材3に対して親液性を示すためである。このとき、液体状の接合材3は、第1領域211aの接合材3の液体に対する親液性により、第1領域211aに均等に広がる。また、液体状となった接合材3は、第1領域211aに留まり、第2領域211bへ流出しない。これは、第2領域211bが第1領域211aよりも液体状の接合材3に対する親液性が低いためであり、液体状の接合材3を第1領域211aに留まらせる力が働き、第2領域211bへの流出が抑制される。その後、リフロー処理時の冷却によって、液体状の接合材3が固化し、固体状の接合材3となる。これにより、電子部品1が、固体状の接合材3によって、リードフレーム2(ダイパッド部21)に接合される。
次いで、図12に示すように、電子部品1の主面11の各電極パッド13と、リードフレーム2の各端子リード部23のパッド部231とをそれぞれ、接続部材4で導通させる。接続部材4は、たとえばボンディングワイヤであって、接続部材4の形成は、たとえばキャピラリを備えたワイヤボンディング装置を用いて行われる。
次いで、図13に示すように、樹脂部材5を形成する。樹脂部材5の形成は、たとえばトランスファ方式のモールド成形による。樹脂部材5の構成材料は、第2組成物の固体を含んでいる。この第2組成物は、たとえばエポキシ樹脂である。
次いで、リードフレーム2および樹脂部材5を切断して、電子部品1ごとに個片化する。たとえばブレードダイシングによって個片化される。
以上の工程を経ることで、図1~図7に示す電子装置A1が形成される。なお、先述の製造方法は、一例である。
以上のように構成された電子装置A1の作用効果は、次の通りである。
電子装置A1によれば、電子部品1は、接合材3(固体)によってリードフレーム2(ダイパッド部21)に固着されている。リードフレーム2(ダイパッド部21)は、電子部品1が搭載された主面211を有している。主面211は、複数の溝711が形成された第1領域211a、および、平面視において第1領域211aを包囲する第2領域211bを有している。接合材3は、第1領域211aに接しており、第2領域211bには接していない。この構成によると、接合材3が、第1領域211aを包囲する第2領域211bには形成されていないので、第1領域211aにおいて、接合材3の厚さが薄くなることや不均一となることを抑制できる。たとえば、接合材3の厚みが不均一である場合、電子部品1が傾いた状態で固着されてしまい、電子部品1の接合不良や接続部材4の接合不良などが生じる。一方、電子装置A1は、接合材3の厚みが不均一となることを抑制できるので、先述の各接合不良を抑制できる。したがって、電子装置A1は、信頼性を向上させることができる。
電子装置A1によれば、接合材3は、第1組成物(たとえばはんだ)の固体であり、第1領域211aは、第2領域211bよりも、第1組成物の液体に対する親液性が高い。この構成によると、電子装置A1の製造過程(リフロー処理)において、接合材3が液体状になったとき、当該液体状の接合材3は、第1組成物の液体に対する親液性が比較的高い第1領域211aに留まろうとして、第1組成物の液体に対する親液性が比較的低い第2領域211bへの広がりが妨げられる。したがって、電子装置A1は、第1領域211aの第1組成物の液体に対する親液性が、第2領域211bの第1組成物の液体に対する親液性よりも高いことで、液体状の接合材3が第2領域211bに流出することを抑制できる。
電子装置A1によれば、第1領域211aは、複数の溝711が形成されている。この構成によると、第1領域211aの複数の溝711に接合材3が充填されるため、アンカー効果によって、ダイパッド部21(第1領域211a)に対する接合材3の接着強度が高くなる。さらに、複数の溝711は、レーザ加工によって形成されているため、複数の溝711の表面は、微細な凹凸が形成されている。そのため、アンカー効果によって、ダイパッド部21(第1領域211a)に対する接合材3の接着強度をさらに向上させることができる。
電子装置A1によれば、樹脂部材5は、第2組成物(たとえばエポキシ樹脂)の固体である。第2領域211bは、複数の溝721が形成されており、複数の溝721によって、第2領域211bは、第2組成物の液体に対して親液性を示す。この構成によると、第2領域211bの複数の溝721に樹脂部材5が充填されるため、アンカー効果によって、ダイパッド部21(第2領域211b)に対する樹脂部材5の接着強度が高くなる。さらに、複数の溝721は、レーザ加工によって形成されているため、複数の溝721の表面は、微細な凹凸が形成されている。そのため、アンカー効果によって、ダイパッド部21(第2領域211b)に対する樹脂部材5の接着強度をさらに向上させることができる。
図14および図15は、第2実施形態にかかる電子装置を示している。第2実施形態の電子装置A2は、電子装置A1と比較して、ダイパッド部21の主面211において、第3領域211cをさらに備えている点で異なる。図14は、電子装置A2を示す平面図である。図14においては、電子部品1、接合材3および樹脂部材5を想像線で示し、接続部材4を省略している。図15は、図14のXV-XV線に沿う断面図である。
第3領域211cは、平面視において、第1領域211aと第2領域211bとの間に介在する。第3領域211cは、たとえば平面視矩形環状である。第3領域211cは、平面視において、内縁が第1領域211aの外縁に接し、外縁が第2領域211bの内縁に接する。第3領域211cは、溝が形成されておらず、平坦である。第3領域211cは、たとえばAgめっき(銀めっき)が施されている。第3領域211cは、図15に示すように、接合材3に接する。本実施形態においては、接合材3の第2面32は、第1領域211aおよび第3領域211cの双方に接しており、かつ、平面視において、接合材3の第2面32は、第1領域211aおよび第3領域211cに重なる。なお、第3領域211cは、図15に示す例示とは異なり、第1領域211aから続く複数の溝711が形成された上に、Agめっきが施された構成であってもよい。第3領域211cは、リードフレーム2のダイパッド部21に第1領域211aおよび第2領域211bを形成する工程において、形成される。
第3領域211cは、形成されたAgめっきによって、第1組成物の液体に対して親液性を示す。第3領域211cは、第1領域211aよりも、第1組成物の液体に対する親液性が高い。先述の通り、第1領域211aは、第2領域211bよりも、第1組成物の液体に対する親液性が高いので、第3領域211cは、第2領域211bよりも、第1組成物の液体に対する親液性が高い。
電子装置A2の製造方法は、電子装置A1の製造方法と比較して、第3領域211cを形成する点が異なる。その他は、電子装置A1の製造方法と略同じである。
電子装置A2によれば、ダイパッド部21(リードフレーム2)の主面211は、複数の溝711が形成された第1領域211aを有しており、接合材3は、第1領域211aに接している。この構成によると、電子装置A2は、電子装置A1と同様に、接合材3が、第1領域211aを包囲する第2領域211bには形成されていないので、第1領域211aにおいて、接合材3の厚さが薄くなることや不均一となることを抑制できる。したがって、電子装置A2は、電子装置A1と同様に、信頼性を向上させることができる。
電子装置A2によれば、ダイパッド部21の主面211には、平面視において第1領域211aと第2領域211bとの間に介在する第3領域211cが形成されている。第3領域211cは、第2領域211bよりも、第1組成物の液体に対する親液性が高い。この構成によると、電子装置A2の製造過程(リフロー処理)において、接合材3が液体状になったとき、当該液体状の接合材3は、第1組成物の液体に対する親液性が比較的高い第3領域211cに留まろうとして、第1組成物の液体に対する親液性が比較的低い第2領域211bへの広がりが妨げられる。したがって、電子装置A2は、第3領域211cの第1組成物の液体に対する親液性が、第2領域211bの第1組成物の液体に対する親液性よりも高いことで、液体状の接合材3が第2領域211bに流出することを抑制できる。
電子装置A2によれば、第3領域211cは、第1領域211aよりも、第1組成物の液体に対する親液性が高い。この構成によると、第3領域211cと第2領域211bとの境界における、第1組成物の液体に対する親液性の差が、第1領域211aと第2領域211bとの境界における、第1組成物の液体に対する親液性の差よりも大きい。したがって、電子装置A2は、電子装置A1よりも、液体状の接合材3が第2領域211bに流出することを、より効果的に抑制できる。つまり、電子装置A2は、電子装置A1よりもさらに信頼性を向上させることができる。
電子装置A2によれば、その他、電子装置A1と共通する構成によって、電子装置A1と同様の効果を奏することができる。
第2実施形態においては、第3領域211cにAgめっきを施すことで、第3領域211cが、第1組成物(接合材3)の液体に対して親液性を示し、当該親液性を、第3領域211cを第1領域211aよりも高くする場合を示したが、これに限定されない。第3領域211cの第1組成物の液体に対する親液性が、第1領域211aの第1組成物の液体に対する親液性よりも高くなれば、Agめっきの代わりに、その他の各コーティング剤などを代用してもよい。
図16および図17は、第3実施形態にかかる電子装置を示している。第3実施形態の電子装置A3は、電子装置A2と比較して、第3領域211cが第1領域211aおよび第2領域211bよりも窪んでいる点で異なる。図16は、電子装置A3を示す平面図である。図16においては、電子部品1、接合材3および樹脂部材5を想像線で示し、接続部材4を省略している。図17は、図16のXVII-XVII線に沿う断面図である。
電子装置A3において、第3領域211cは、先述のとおり、第1領域211aおよび第2領域211bよりも窪んでいる。第3領域211cは、第1領域211aを囲う溝731が形成されている。本実施形態の第3領域211cは、図17に示すように、接合材3に接していない。本実施形態においては、接合材3の第2面32は、第1領域211aに接しており、第3領域211cには接していない。また、接合材3の第3面33は、平面視において、その一部(平面視おける外周部)が、第2領域211bには重ならず、第3領域211cに重なっている。溝731は、平面視において、たとえば矩形環状であり、内縁が第1領域211aの外縁に繋がり、外縁が第2領域211bの内縁に繋がっている。溝731の幅は、たとえば50~200μm程度であり、溝731の深さは、たとえば30~100μm程度である。溝731は、たとえばレーザ加工あるいはエッチングによって形成されうる。
電子装置A3の製造方法は、電子装置A2の製造方法と比較して、第3領域211cの形成方法が異なる。その他は、電子装置A2の製造方法と略同じである。
電子装置A3によれば、ダイパッド部21(リードフレーム2)の主面211は、複数の溝711が形成された第1領域211aを有しており、接合材3は、第1領域211aに接している。この構成によると、電子装置A3は、電子装置A1と同様に、接合材3が、第1領域211aを包囲する第2領域211bには形成されていないので、第1領域211aにおいて、接合材3の厚さが薄くなることや不均一となることを抑制できる。したがって、電子装置A3は、電子装置A1と同様に、信頼性を向上させることができる。
電子装置A3によれば、ダイパッド部21の主面211には、平面視において第1領域211aと第2領域211bとの間に介在する第3領域211cが形成されている。第3領域211cには、溝731が形成されており、当該溝731によって、第1領域211aおよび第2領域211bよりも、z方向下方に窪んでいる。この構成によると、電子装置A3の製造過程(リフロー処理)において、液体状の接合材3は、第1領域211aと第3領域211cとの境界での表面張力の作用によって、第1領域211aに留まり、第3領域211cへの流出が抑制される。このため、第3領域211cは、接合材3が接していない。したがって、電子装置A3は、液体状の接合材3が第2領域211bに流出することを抑制できる。つまり、電子装置A3は、信頼性を向上させることができる。
電子装置A3によれば、その他、電子装置A1(A2)と共通する構成によって、電子装置A1(A2)と同様の効果を奏することができる。
図18および図19は、第4実施形態にかかる電子装置を示している。第4実施形態の電子装置A4は、電子装置A2と比較して、第3領域211cが、第1組成物の液体に対して撥液性を示す点で異なる。図18は、電子装置A4を示す平面図である。図18においては、電子部品1、接合材3および樹脂部材5を想像線で示し、接続部材4を省略している。図19は、図18のXIX-XIX線に沿う断面図である。
電子装置A4において、第3領域211cは、図19に示すように、接合材3に接していない。本実施形態においては、接合材3の第2面32は、第1領域211aに接しており、第3領域211cには接していない。また、接合材3の第3面33は、平面視において、その一部(平面視における外周部)が、第2領域211bには重ならず、第3領域211cに重なっている。第3領域211cは、先述のとおり、第1組成物の液体に対して撥液性を示す。つまり、第1組成物は、はんだであるので、第3領域211cは、はんだ濡れ性が低い。第3領域211cには、溝731が形成されており、この溝731には、その底面からz方向上方に突き出た複数の突起が形成されている。よって、第3領域211cは、複数の突起がある粗面となる。この第3領域211cの表面構造(形状)は、たとえば、ハスの葉やサトイモの葉などの表面構造(形状)と類似する。第3領域211cは、その表面構造によって、第1組成物の液体に対して撥液性を示している。溝731は、たとえばレーザ加工あるいはエッチングにより形成されうる。
電子装置A4の製造方法は、電子装置A2の製造方法と比較して、第3領域211cの形成方法が異なる。その他は、電子装置A2の製造方法と略同じである。
電子装置A4によれば、ダイパッド部21(リードフレーム2)の主面211は、複数の溝711が形成された第1領域211aを有しており、接合材3は、第1領域211aに接している。この構成によると、電子装置A4は、電子装置A1と同様に、接合材3が、第1領域211aを包囲する第2領域211bには形成されていないので、第1領域211aにおいて、接合材3の厚さが薄くなることや不均一となることを抑制できる。したがって、電子装置A4は、電子装置A1と同様に、信頼性を向上させることができる。
電子装置A4によれば、ダイパッド部21の主面211には、平面視において、第1領域211aと第2領域211bとの間に介在する第3領域211cが形成されている。第3領域211cは、第1組成物の液体に対して撥液性を示す。この構成によると、電子装置A4の製造過程(リフロー処理)において、液体状の接合材3は、第1領域211aと第3領域211cとの境界での表面張力の作用によって、第1領域211aに留まり、第3領域211cへの流出が抑制される。このため、第3領域211cは、接合材3が接していない。したがって、電子装置A4は、液体状の接合材3が第2領域211bに流出することを抑制できる。つまり、電子装置A4は、信頼性を向上させることができる。
電子装置A4によれば、その他、電子装置A1(A2,A3)と共通する構成によって、電子装置A1(A2,A3)と同様の効果を奏することができる。
図20~図23は、第5実施形態にかかる電子装置を示している。第5実施形態の電子装置A5は、電子装置A1と比較して、主に、リードフレーム2の構成が異なっている。
図20は、電子装置A5を示す平面図である。図20において、樹脂部材5を想像線で示している。図21は、図20の一部を拡大した要部拡大図である。図20において、電子部品1および樹脂部材5を想像線で示し、接合材3および接続部材4を省略している。図22は、電子装置A5を示す側面図(右側面図)である。図22において、樹脂部材5を想像線で示している。図23は、図20のXXIII-XXIII線に沿う断面図である。
電子装置A5は、いわゆるTO(Transistor Outline)パッケージで構成されている。
電子装置A5において、電子部品1の電極パッド13は、図23に示すように、主面電極131および裏面電極132を含んでいる。主面電極131は、主面11において露出し、裏面電極132は、裏面12において露出している。裏面電極132は、接合材3を介して、ダイパッド部21(リードフレーム2)に導通している。よって、本実施形態における接合材3は、導電性である。
リードフレーム2において、複数の端子リード部23のうち、1つの端子リード部23がダイパッド部21に繋がっている。電子装置A5においては、図20に示すように、x方向の中央に配置された端子リード部23がダイパッド部21に繋がっている。このダイパッド部21に繋がる端子リード部23は、パッド部231を含まず、端子部232を含んでいる。また、各端子リード部23は、樹脂部材5から突き出ている。
リードフレーム2において、ダイパッド部21の主面211は、電子装置A1と同様に、第1領域211aおよび第2領域211bを有している。第1領域211aおよび第2領域211bの構成は、電子装置A1と同様である。なお、電子装置A5においては、図21に示すように、第1領域211aに形成された複数の溝711は、y方向に延びた直線状であって、互いに平行に配置されている。また、第2領域211bに形成された複数の溝721は、y方向に延びた直線状であって、互いに平行に配置されている。なお、複数の溝711および複数の溝721は、電子装置A1と同様に、x方向に延びた直線状であってもよい。
電子装置A5の製造方法は、電子装置A1の製造方法と比較して、準備するリードフレーム2が異なる。その他は、電子装置A1の製造方法と略同じである。
電子装置A5によれば、ダイパッド部21(リードフレーム2)の主面211は、複数の溝711が形成された第1領域211aを有しており、接合材3は、第1領域211aに接している。この構成によると、電子装置A5は、電子装置A1と同様に、接合材3が、第1領域211aを包囲する第2領域211bには形成されていないので、第1領域211aにおいて、接合材3の厚さが薄くなることや不均一となることを抑制できる。したがって、電子装置A5は、電子装置A1と同様に、信頼性を向上させることができる。
電子装置A5によれば、その他、電子装置A1と共通する構成によって、電子装置A1と同様の効果を奏することができる。
第5実施形態では、リードフレーム2のダイパッド部21の主面211には、第1領域211aおよび第2領域211bが形成されている場合を示したが、これに限定されない。主面211には、たとえば、第2実施形態ないし第4実施形態のいずれかにかかる各第3領域211cがさらに形成されていてもよい。この場合、第2実施形態ないし第4実施形態のいずれかと同様の効果を奏することができる。
第1実施形態ないし第5実施形態においては、第1領域211aに形成された複数の溝711が、平面視において、直線状であり、かつ、互いに平行に配置された場合を示したが、これに限定されない。たとえば、複数の溝711が、平面視において、直線状であり、かつ、メッシュ状に配置されていてもよい。図24は、平面視直線状の複数の溝711をメッシュ状に配置した場合の、第1領域211aを示している。この場合、各溝711の幅W11,W12(図24参照)や間隔P11,P12(図24参照)を調整することで、第1組成物の液体に対する親液性や第2組成物の液体に対する親液性を変化させればよい。本変形例においても、第1領域211aは、第1組成物の液体に対して親液性となる。なお、第2領域211bに形成された複数の溝721においても、同様である。つまり、複数の溝721は、平面視において、直線状であり、かつ、メッシュ状に配置されていてもよい。
第1実施形態ないし第5実施形態においては、第1領域211aに形成された複数の溝711が、平面視において、直線状である場合を示したが、これに限定されない。たとえば、複数の溝711が、平面視において、円形状(点状)であり、かつ、マトリクス状に配置されていてもよい。図25は、平面視円形状の複数の溝711をマトリクス状に配置した場合の、第1領域211aを示している。この場合、各溝711の幅W1(直径)(図25参照)や配置間隔Px,Py(図25参照)を調整することで、第1組成物の液体に対する親液性や第2組成物の液体に対する親液性を変化させればよい。本変形例においても、第1領域211aは、第1組成物の液体に対して親液性となる。なお、第2領域211bに形成された複数の溝721においても、同様である。つまり、複数の溝721は、平面視において、円形状であり、かつ、マトリクス状に配置されていてもよい。
第1実施形態ないし第5実施形態においては、第1領域211aに形成された複数の溝711が、平面視において、直線状である場合を示したが、これに限定されない。たとえば、複数の溝711の各々が、平面視において、波状あるいはクランク状の曲線であってもよい。たとえば、溝711を形成する際、レーザ光を直線状に移動させるのではなく、波状あるいはクランク状に移動させることで、平面視において、波状あるいはクランク状の溝711が形成されうる。なお、クランク状とは、屈曲した部分の屈曲角度が、直角であるものに限定されず、その角度が鋭角であるものも鈍角であるものも含む。本変形例においても、第1領域211aは、第1組成物の液体に対して親液性となる。なお、第2領域211bに形成された複数の溝721においても、同様である。つまり、複数の溝721は、平面視において、波状あるいはクランク状の曲線であってもよい。
第1実施形態ないし第5実施形態においては、第1領域211aに形成された複数の溝711、第2領域211bに形成された複数の溝721および第3領域211cに形成された溝731の配置パターンは、先述したものに限定されない。第1領域211a、第2領域211bおよび第3領域211cをそれぞれ、先述する親液性あるいは撥液性を示すように構成すればよい。たとえば、各溝711,721,731をそれぞれ、周知のバイオミメティクス(生物模倣)に基づいて、親液性あるいは撥液性を示す配置パターンにしてもよい。
第1実施形態ないし第5実施形態においては、1つの電子部品1を備える場合を示したが、複数の電子部品1を備えていてもよい。この場合、各電子部品1の下方に、第1領域211aを形成して、第1領域211a上に接合材3を介して、各電子部品1を接合すればよい。
第1実施形態ないし第5実施形態においては、第2領域211bに複数の溝721が形成されている場合を示したが、これに限定されない。たとえば第2領域211bは、平坦であってもよい。
本開示にかかる電子装置および電子装置の製造方法は、上記した実施形態に限定されるものではない。本開示の電子装置の各部の具体的な構成、および、本開示の電子装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
本開示の電子装置および電子装置の製造方法は、以下の付記に関する実施形態を含む。
[付記1]
電子部品と、
前記電子部品が搭載された搭載面を有する支持部材と、
前記電子部品と前記支持部材との間に介在し、前記電子部品を前記支持部材に固着させる接合材と、を備えており、
前記搭載面は、複数の溝が形成された第1領域、および、第1方向に見て前記第1領域を包囲する第2領域を有しており、
前記接合材は、前記第1領域に接しており、前記第2領域に接していない、電子装置。
[付記2]
前記接合材は、第1組成物の固体を含んでおり、
前記第1領域は、前記第1組成物の液体に対して親液性を示し、かつ、前記第2領域よりも、前記第1組成物の液体に対する親液性が高い、付記1に記載の電子装置。
[付記3]
前記第1組成物は、はんだである、付記2に記載の電子装置。
[付記4]
前記搭載面は、前記第1方向に見て、前記第1領域と前記第2領域との間に介在する第3領域をさらに有している、付記2または付記3のいずれかに記載の電子装置。
[付記5]
前記第3領域は、前記接合材が接する、付記4に記載の電子装置。
[付記6]
前記第3領域は、前記第1領域よりも、前記第1組成物の液体に対する親液性が高い、付記5に記載の電子装置。
[付記7]
前記第3領域は、Agめっきが施されている、付記5または付記6に記載の電子装置。
[付記8]
前記第3領域は、前記接合材が接していない、付記4に記載の電子装置。
[付記9]
前記第3領域は、前記第1領域および前記第2領域よりも窪んでいる、付記8に記載の電子装置。
[付記10]
前記第3領域は、前記第1組成物の液体に対して撥液性を示す、付記8に記載の電子装置。
[付記11]
前記電子部品および前記搭載面を覆う樹脂部材をさらに備えており、
前記樹脂部材は、第2組成物の固体を含んでいる、付記1ないし付記10のいずれかに記載の電子装置。
[付記12]
前記第2領域は、前記第2組成物の液体に対して親液性を示す、付記11に記載の電子装置。
[付記13]
前記第2組成物は、エポキシ樹脂である、付記11または付記12に記載の電子装置。
[付記14]
前記支持部材は、前記搭載面を有するダイパッド部と、前記ダイパッド部から離間した端子リード部とを含んでいる、付記1ないし付記13のいずれかに記載の電子装置。
[付記15]
前記ダイパッド部の表層は、Cuを含んだ金属である、付記14に記載の電子装置。
[付記16]
前記電子部品と前記端子リード部とを導通させる接続部材をさらに備えている、付記14または付記15に記載の電子装置。
[付記17]
前記第2領域は、複数の溝が形成されており、
前記第2領域の前記複数の溝は、前記第1領域の前記複数の溝と、異なる、付記1ないし付記16のいずれかに記載の電子装置。
[付記18]
前記第1領域の前記複数の溝の幅は、前記第2領域の前記複数の溝の幅よりも、大きい、付記17に記載の電子装置。
[付記19]
前記第1領域の前記複数の溝の配置間隔は、前記第2領域の前記複数の溝の配置間隔よりも、大きい、付記17または付記18に記載の電子装置。
[付記20]
前記第1領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、付記17ないし付記19のいずれかに記載の電子装置。
[付記21]
前記第2領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、付記17ないし付記20のいずれかに記載の電子装置。
[付記22]
前記第1領域は、前記第1方向に見て矩形状である、付記1ないし付記21のいずれかに記載の電子装置。
[付記23]
搭載面を有する支持部材を準備する第1工程と、
前記搭載面に、第1領域、および、第1方向に見て前記第1領域を包囲する第2領域を形成する第2工程と、
前記第1領域に接合材を塗布する第3工程と、
前記接合材の上に電子部品を載置する第4工程と、
前記接合材を加熱および冷却し、前記接合材によって前記電子部品を前記支持部材に固着させる第5工程と、を有しており、
前記第2工程において、前記搭載面の一部に複数の溝を形成することで前記第1領域を形成し、
前記第5工程の後の前記接合材は、前記第1領域に接しており、前記第2領域に接していない、電子装置の製造方法。
[付記1]
電子部品と、
前記電子部品が搭載された搭載面を有する支持部材と、
前記電子部品と前記支持部材との間に介在し、前記電子部品を前記支持部材に固着させる接合材と、を備えており、
前記搭載面は、複数の溝が形成された第1領域、および、第1方向に見て前記第1領域を包囲する第2領域を有しており、
前記接合材は、前記第1領域に接しており、前記第2領域に接していない、電子装置。
[付記2]
前記接合材は、第1組成物の固体を含んでおり、
前記第1領域は、前記第1組成物の液体に対して親液性を示し、かつ、前記第2領域よりも、前記第1組成物の液体に対する親液性が高い、付記1に記載の電子装置。
[付記3]
前記第1組成物は、はんだである、付記2に記載の電子装置。
[付記4]
前記搭載面は、前記第1方向に見て、前記第1領域と前記第2領域との間に介在する第3領域をさらに有している、付記2または付記3のいずれかに記載の電子装置。
[付記5]
前記第3領域は、前記接合材が接する、付記4に記載の電子装置。
[付記6]
前記第3領域は、前記第1領域よりも、前記第1組成物の液体に対する親液性が高い、付記5に記載の電子装置。
[付記7]
前記第3領域は、Agめっきが施されている、付記5または付記6に記載の電子装置。
[付記8]
前記第3領域は、前記接合材が接していない、付記4に記載の電子装置。
[付記9]
前記第3領域は、前記第1領域および前記第2領域よりも窪んでいる、付記8に記載の電子装置。
[付記10]
前記第3領域は、前記第1組成物の液体に対して撥液性を示す、付記8に記載の電子装置。
[付記11]
前記電子部品および前記搭載面を覆う樹脂部材をさらに備えており、
前記樹脂部材は、第2組成物の固体を含んでいる、付記1ないし付記10のいずれかに記載の電子装置。
[付記12]
前記第2領域は、前記第2組成物の液体に対して親液性を示す、付記11に記載の電子装置。
[付記13]
前記第2組成物は、エポキシ樹脂である、付記11または付記12に記載の電子装置。
[付記14]
前記支持部材は、前記搭載面を有するダイパッド部と、前記ダイパッド部から離間した端子リード部とを含んでいる、付記1ないし付記13のいずれかに記載の電子装置。
[付記15]
前記ダイパッド部の表層は、Cuを含んだ金属である、付記14に記載の電子装置。
[付記16]
前記電子部品と前記端子リード部とを導通させる接続部材をさらに備えている、付記14または付記15に記載の電子装置。
[付記17]
前記第2領域は、複数の溝が形成されており、
前記第2領域の前記複数の溝は、前記第1領域の前記複数の溝と、異なる、付記1ないし付記16のいずれかに記載の電子装置。
[付記18]
前記第1領域の前記複数の溝の幅は、前記第2領域の前記複数の溝の幅よりも、大きい、付記17に記載の電子装置。
[付記19]
前記第1領域の前記複数の溝の配置間隔は、前記第2領域の前記複数の溝の配置間隔よりも、大きい、付記17または付記18に記載の電子装置。
[付記20]
前記第1領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、付記17ないし付記19のいずれかに記載の電子装置。
[付記21]
前記第2領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、付記17ないし付記20のいずれかに記載の電子装置。
[付記22]
前記第1領域は、前記第1方向に見て矩形状である、付記1ないし付記21のいずれかに記載の電子装置。
[付記23]
搭載面を有する支持部材を準備する第1工程と、
前記搭載面に、第1領域、および、第1方向に見て前記第1領域を包囲する第2領域を形成する第2工程と、
前記第1領域に接合材を塗布する第3工程と、
前記接合材の上に電子部品を載置する第4工程と、
前記接合材を加熱および冷却し、前記接合材によって前記電子部品を前記支持部材に固着させる第5工程と、を有しており、
前記第2工程において、前記搭載面の一部に複数の溝を形成することで前記第1領域を形成し、
前記第5工程の後の前記接合材は、前記第1領域に接しており、前記第2領域に接していない、電子装置の製造方法。
本開示は、電子装置に関する。
Claims (23)
- 電子部品と、
前記電子部品が搭載された搭載面を有する支持部材と、
前記電子部品と前記支持部材との間に介在し、前記電子部品を前記支持部材に固着させる接合材と、を備えており、
前記搭載面は、複数の溝が形成された第1領域、および、第1方向に見て前記第1領域を包囲する第2領域を有しており、
前記接合材は、前記第1領域に接しており、前記第2領域に接していない、電子装置。 - 前記接合材は、第1組成物の固体を含んでおり、
前記第1領域は、前記第1組成物の液体に対して親液性を示し、かつ、前記第2領域よりも、前記第1組成物の液体に対する親液性が高い、
請求項1に記載の電子装置。 - 前記第1組成物は、はんだである、
請求項2に記載の電子装置。 - 前記搭載面は、前記第1方向に見て、前記第1領域と前記第2領域との間に介在する第3領域をさらに有している、
請求項2または請求項3のいずれか一項に記載の電子装置。 - 前記第3領域は、前記接合材が接する、
請求項4に記載の電子装置。 - 前記第3領域は、前記第1領域よりも、前記第1組成物の液体に対する親液性が高い、請求項5に記載の電子装置。
- 前記第3領域は、Agめっきが施されている、
請求項5または請求項6に記載の電子装置。 - 前記第3領域は、前記接合材が接していない、
請求項4に記載の電子装置。 - 前記第3領域は、前記第1領域および前記第2領域よりも窪んでいる、
請求項8に記載の電子装置。 - 前記第3領域は、前記第1組成物の液体に対して撥液性を示す、
請求項8に記載の電子装置。 - 前記電子部品および前記搭載面を覆う樹脂部材をさらに備えており、
前記樹脂部材は、第2組成物の固体を含んでいる、
請求項1ないし請求項10のいずれか一項に記載の電子装置。 - 前記第2領域は、前記第2組成物の液体に対して親液性を示す、
請求項11に記載の電子装置。 - 前記第2組成物は、エポキシ樹脂である、
請求項11または請求項12に記載の電子装置。 - 前記支持部材は、前記搭載面を有するダイパッド部と、前記ダイパッド部から離間した端子リード部とを含んでいる、
請求項1ないし請求項13のいずれか一項に記載の電子装置。 - 前記ダイパッド部の表層は、Cuを含んだ金属である、
請求項14に記載の電子装置。 - 前記電子部品と前記端子リード部とを導通させる接続部材をさらに備えている、
請求項14または請求項15に記載の電子装置。 - 前記第2領域は、複数の溝が形成されており、
前記第2領域の前記複数の溝は、前記第1領域の前記複数の溝と、異なる、
請求項1ないし請求項16のいずれか一項に記載の電子装置。 - 前記第1領域の前記複数の溝の幅は、前記第2領域の前記複数の溝の幅よりも、大きい、
請求項17に記載の電子装置。 - 前記第1領域の前記複数の溝の配置間隔は、前記第2領域の前記複数の溝の配置間隔よりも、大きい、
請求項17または請求項18に記載の電子装置。 - 前記第1領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、
請求項17ないし請求項19のいずれか一項に記載の電子装置。 - 前記第2領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、
請求項17ないし請求項20のいずれか一項に記載の電子装置。 - 前記第1領域は、前記第1方向に見て矩形状である、
請求項1ないし請求項21のいずれか一項に記載の電子装置。 - 搭載面を有する支持部材を準備する第1工程と、
前記搭載面に、第1領域、および、第1方向に見て前記第1領域を包囲する第2領域を形成する第2工程と、
前記第1領域に接合材を塗布する第3工程と、
前記接合材の上に電子部品を載置する第4工程と、
前記接合材を加熱および冷却し、前記接合材によって前記電子部品を前記支持部材に固着させる第5工程と、
を有しており、
前記第2工程において、前記搭載面の一部に複数の溝を形成することで前記第1領域を形成し、
前記第5工程の後の前記接合材は、前記第1領域に接しており、前記第2領域に接していない、電子装置の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019057932 | 2019-03-26 | ||
JP2019057932 | 2019-03-26 | ||
JP2021509011A JP7312814B2 (ja) | 2019-03-26 | 2020-03-11 | 電子装置および電子装置の製造方法 |
PCT/JP2020/010600 WO2020195847A1 (ja) | 2019-03-26 | 2020-03-11 | 電子装置および電子装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021509011A Division JP7312814B2 (ja) | 2019-03-26 | 2020-03-11 | 電子装置および電子装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023126979A true JP2023126979A (ja) | 2023-09-12 |
Family
ID=72609243
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021509011A Active JP7312814B2 (ja) | 2019-03-26 | 2020-03-11 | 電子装置および電子装置の製造方法 |
JP2023113325A Pending JP2023126979A (ja) | 2019-03-26 | 2023-07-10 | 電子装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021509011A Active JP7312814B2 (ja) | 2019-03-26 | 2020-03-11 | 電子装置および電子装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220148944A1 (ja) |
JP (2) | JP7312814B2 (ja) |
CN (1) | CN113632215A (ja) |
DE (1) | DE112020001452T5 (ja) |
WO (1) | WO2020195847A1 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6670222B1 (en) * | 1997-06-14 | 2003-12-30 | Jds Uniphase Corporation | Texturing of a die pad surface for enhancing bonding strength in the surface attachment |
JP4609172B2 (ja) * | 2005-04-21 | 2011-01-12 | 株式会社デンソー | 樹脂封止型半導体装置 |
JP2006310609A (ja) | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置 |
JP4757790B2 (ja) * | 2006-12-22 | 2011-08-24 | 富士通コンポーネント株式会社 | 半導体素子の実装構造及びプリント回路基板 |
CN101295695A (zh) * | 2007-04-29 | 2008-10-29 | 飞思卡尔半导体(中国)有限公司 | 具有焊料流动控制的引线框架 |
JP2010165990A (ja) * | 2009-01-19 | 2010-07-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
CN102148213B (zh) * | 2011-03-08 | 2014-06-04 | 日月光半导体(威海)有限公司 | 高功率芯片封装构造的导线架及其制造方法 |
JP2014203861A (ja) * | 2013-04-02 | 2014-10-27 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
JP6354286B2 (ja) * | 2013-12-24 | 2018-07-11 | アイシン精機株式会社 | 半導体装置 |
JP6610102B2 (ja) * | 2015-09-08 | 2019-11-27 | 株式会社村田製作所 | 半導体モジュール |
JP2017118050A (ja) * | 2015-12-25 | 2017-06-29 | アイシン精機株式会社 | 半導体ユニット |
JP2019040994A (ja) * | 2017-08-25 | 2019-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2019186326A (ja) * | 2018-04-05 | 2019-10-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US11302652B2 (en) * | 2019-12-20 | 2022-04-12 | Texas Instruments Incorporated | Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die |
-
2020
- 2020-03-11 CN CN202080024496.XA patent/CN113632215A/zh active Pending
- 2020-03-11 US US17/430,995 patent/US20220148944A1/en active Pending
- 2020-03-11 WO PCT/JP2020/010600 patent/WO2020195847A1/ja active Application Filing
- 2020-03-11 DE DE112020001452.5T patent/DE112020001452T5/de active Pending
- 2020-03-11 JP JP2021509011A patent/JP7312814B2/ja active Active
-
2023
- 2023-07-10 JP JP2023113325A patent/JP2023126979A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPWO2020195847A1 (ja) | 2020-10-01 |
CN113632215A (zh) | 2021-11-09 |
DE112020001452T5 (de) | 2021-12-02 |
JP7312814B2 (ja) | 2023-07-21 |
US20220148944A1 (en) | 2022-05-12 |
WO2020195847A1 (ja) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101204107B1 (ko) | 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법 | |
JP4609172B2 (ja) | 樹脂封止型半導体装置 | |
KR101388328B1 (ko) | 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
JP6076675B2 (ja) | 半導体装置 | |
US20180040487A1 (en) | Manufacturing method of semiconductor device and semiconductor device | |
KR20140140486A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US20110140256A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
JP2009054690A (ja) | リードフレーム構造体 | |
US11626352B2 (en) | Semiconductor device and method for manufacturing the same | |
JP7037368B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7646089B2 (en) | Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device | |
JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP7312814B2 (ja) | 電子装置および電子装置の製造方法 | |
US20190189881A1 (en) | Semiconductor module | |
JP6255118B2 (ja) | 半導体装置 | |
KR20120018756A (ko) | Ic 패키지용 리드프레임 및 제조방법 | |
JP2004228166A (ja) | 半導体装置及びその製造方法 | |
JP2677242B2 (ja) | 半導体装置及びその製造方法 | |
JP5011879B2 (ja) | 半導体装置及びリードフレーム組立体の製法 | |
US20070054438A1 (en) | Carrier-free semiconductor package with stand-off member and fabrication method thereof | |
JP2716355B2 (ja) | 半導体装置の製造方法 | |
US11756923B2 (en) | High density and durable semiconductor device interconnect | |
JP6619119B1 (ja) | 半導体装置 | |
JP7188915B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP4572627B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230728 |