CN101164162B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101164162B
CN101164162B CN200680013260.6A CN200680013260A CN101164162B CN 101164162 B CN101164162 B CN 101164162B CN 200680013260 A CN200680013260 A CN 200680013260A CN 101164162 B CN101164162 B CN 101164162B
Authority
CN
China
Prior art keywords
semiconductor chip
chip
island
scolding tin
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200680013260.6A
Other languages
English (en)
Other versions
CN101164162A (zh
Inventor
糟谷泰正
芳我基治
松原弘招
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005266004A external-priority patent/JP4976673B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority claimed from PCT/JP2006/311014 external-priority patent/WO2006132130A1/ja
Publication of CN101164162A publication Critical patent/CN101164162A/zh
Application granted granted Critical
Publication of CN101164162B publication Critical patent/CN101164162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明的半导体装置，包含半导体芯片和芯片接合部(该芯片接合部具有通过焊锡粘接剂与半导体芯片的背面接合的接合面)。所述接合面的面积，小于所述半导体芯片的背面的面积。所述半导体装置最好包含多个延伸部，这些延伸部分别从所述接合面的周边，向着与所述接合面平行的方向延伸。即使为了将半导体芯片的背面与岛及片凸垫等芯片接合部的接合面接合而使用焊锡粘接剂时，也能够防止半导体芯片受到损伤。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置、基板及半导体装置的制造方法。
背景技术
作为表面安装型封装的代表，例如BGA(Ball Grid Array)已经广为人知。
图9是表示采用BGA的半导体装置的结构的图解性的剖面图。该半导体装置，具备半导体芯片101、搭载半导体芯片101的内插板(interposer)102、密封树脂103。密封树脂103在密封半导体芯片101的同时，还密封内插板102与半导体芯片101相对的面。
内插板102，将由绝缘性树脂构成的树脂基板104作为基体，在该树脂基板104的一个面上，具备岛(island)105及多个内部端子106。岛105在平面图中，近似矩形地形成，具有大于半导体芯片101的尺寸。该岛105通过粘接剂107做媒介，与半导体芯片101的背面接合。多个内部端子106，配置在岛105的周围，经接合线108与接合在岛105上的半导体芯片101的表面上的电极凸台(未图示)电连接。另外，在树脂基板104的另一个面上，整齐地配置着多个旨在与安装基板(印刷布线板)上的岛电连接的球状的外部端子109。而且，树脂基板104的一个面上的内部端子106和另一个面上的外部端子109，通过贯通树脂基板104的一个面和另一个面之间的穿通孔(未图示)内设置的金属而电连接。
在这种半导体装置中，作为旨在将半导体芯片101与岛105接合的粘接剂107，通常使用环氧树脂类粘接剂及银膏、绝缘膏，目前尚未提供使用焊锡粘接剂(soldering material)的技术。
例如装入功率IC的半导体芯片，将其背面(半导体基板的背面)作为接地线动作。因此，作为图9所示的半导体芯片101，具备装入功率IC的半导体芯片时，必须在将岛105和外部端子109电连接的同时，使用具有导电性的粘接剂107，将半导体芯片101的背面与岛105接合。可是，作为粘接剂107，使用焊锡粘接剂后，在由半导体装置的温度急剧变化时以及在高温下接合后温度降低时，由粘接剂107外加给半导体芯片101的背面一侧的周边部的应力，有可能在该周边部产生裂纹等损伤。例如将焊锡粘接剂用作粘接剂107时，需要重新熔化，在该重新熔化后冷却时，在内插板102(树脂基板104)和半导体芯片101之间产生热收缩量之差，由该热收缩量之差产生的应力，由粘接剂107传递给半导体芯片101的背面一侧的周边部。
这种问题，在使用焊锡粘接剂，即使将半导体芯片101与壁厚较薄的引线框的片凸垫接合时，也要产生。
另一方面，作为半导体芯片的片接合(die-bonding)方法，有一种方法是在引线框或表面形成银、钯或金等电镀层的有机基板等上，涂敷焊锡，然后将涂敷的焊锡作为接合材料，将半导体芯片按压搭载到该接合材料上。
近几年来，伴随着半导体芯片的高集成化，片接合技术的进步带来的片凸垫的小型化及小芯片化，致使可以在相同的半导体芯片尺寸中进行片接合的根数即为了给1个半导体芯片布线所需的接合线的根数，正在增加。
因此，半导体芯片的位置偏移后，就不能够进行线接合，或者线接合后的接合线的形状(回路形状)不匀，形成边缘接触及短路等不良情况，接合线彼此的间隔变窄容易出现不良情况等问题，所以对半导体芯片的安装位置精度提出了很高的要求。
为了解决这种问题，在现有技术中，有一种方法是例如在互相对位的两个部件上，设置液体容易润湿的部分和难以润湿的部分，在一个部件的容易润湿的部分上设置粘接剂的液体后，与另一个部件重叠，利用该液体的表面张力，使两个部件的相对位置变化，从而进行对位(例如参照专利文献2)。
下面，使用图10(a)及图10(b)和图11(a)～图10(d)，讲述在半导体芯片的片接合中采用专利文献2记述的对位方法时的情况。
图10(a)是示意性地表示在现有技术的片接合工序中使用的岛的一个例子的俯视图，图10(b)是示意性地表示该岛的纵剖面图。
如图10(a)及图10(b)所示，在岛81的一部分表面上，涂敷焊料抗蚀剂，形成焊料抗蚀剂层84。没有涂敷焊料抗蚀剂的金属面83，是岛81露出的部分，焊锡容易润湿。另一方面，焊料抗蚀剂层84焊锡不能润湿。金属面83的形状是正方形，与半导体芯片的背面形状相同。
图11(a)～图10(d)是示意性地表示在现有技术的片接合工序的一个例子工序图。
首先，如图11(a)所示，使用金属掩膜，在岛81的金属面83上，涂敷焊锡86。接着，如图11(b)所示，将半导体芯片82压入焊锡86后固定。再接着，如图11(c)所示，将焊锡86加热熔化，成为熔化的焊锡86a，扩散到半导体芯片82的整个底面，然后在熔化的焊锡86a的表面张力的作用下，半导体芯片82向金属面83和半导体芯片82相对的方向移动。然后，如图11(d)所示，利用该移动，岛81的金属面83月半导体芯片82相对，从而完成对位。
采用上述工序后，在岛81的特定部分，形成焊料抗蚀剂层84，从而能够设置焊锡86不能润湿的部分(焊料抗蚀剂层84)和容易润湿的部分(金属面83)，由于表面张力的作用是使液滴的表面积变小，所以在该熔化的焊锡86a的表面张力的作用下，半导体芯片82被拉到半导体芯片82的搭载目的位置——金属面83上，岛81的金属面83和半导体芯片82相对，从而完成对位。
可是，随着在该熔化的焊锡86a的表面张力的作用下，半导体芯片82与金属面83相对地移动，移动过程中的熔化的焊锡86a的表面积和相对状态的焊锡86a的表面积之差，逐渐变小。因此，表面张力拉动半导体芯片82的力量逐渐变小，在起因于焊锡的粘性的抵抗力的作用下，半导体芯片82有时难以移动到规定的目的位置，存在着半导体芯片82不能够高精度地移动到岛81上的目的位置的问题。
专利文献1：JP特开2001-181563号公报
专利文献2：JP特开2001-87953号公报
发明内容
本发明的一个目的，是提供即使为了将半导体芯片的背面与岛及片凸垫等芯片接合部的接合面接合而使用焊锡粘接剂时，也能够防止半导体芯片受到损伤的半导体装置。
另外，本发明的另一个目的，是提供可以高精度地将半导体芯片片接合到岛上的半导体装置、基板及半导体装置的制造方法。
本发明的一个形态涉及的半导体装置，包含：半导体芯片；岛；在该岛上所述半导体芯片被由焊锡粘接剂片接合；以及被覆层，该被覆层形成在所述岛的一部分表面上，与该岛相比难以被所述焊锡粘接剂润湿，在所述岛上，形成有未形成所述被覆层的露出部，所述露出部，包含：片接合部，该片接合部与所述半导体芯片的背面相对，而且面积小于所述半导体芯片的背面，并且俯视时配置在所述半导体芯片的周边的内侧；和校准部，该校准部从所述片接合部延伸出来，并且包含所述岛中的与所述半导体芯片的背面的角相对的位置。
采用该结构后，因为芯片接合部的接合面的面积，小于半导体芯片的背面的面积，所以即使在芯片接合部的接合面上涂敷焊锡粘接剂(膏状的焊锡)，在该焊锡粘接剂上配置半导体芯片后，焊锡粘接剂也不会流到半导体芯片的侧面。因此，在半导体装置的温度急剧变化时以及在高温下接合后温度降低时，即使在半导体芯片和芯片接合部之间产生热收缩差，也能够防止应力被外加给半导体芯片的背面侧的周边部，能够防止半导体芯片受到损伤。
此外，焊锡粘接剂，最好是将粒径而且熔点(成分)不同的多种焊锡粉末混合到助熔剂中的粘接剂。这种焊锡粘接剂，因为助熔剂中的焊锡粉末的密度高，所以用回流焊(reflow)熔化时，能够防止在焊锡粘接剂中产生空隙。另外，即使产生空隙，也由于各粒径的焊锡粉末的熔点不同，所以能够将该空隙推到焊锡粘接剂之外。因此，能够实现半导体芯片的背面与芯片接合部的接合面的良好的接合。
另外，所述半导体装置，最好进而包含多个校准部，这些校准部分别从所述片接合部的周边，向着和所述片接合部的表面平行的方向延伸。采用该结构后，在芯片接合部的接合面上涂敷焊锡粘接剂，在该焊锡粘接剂上配置半导体芯片，进行回流焊后，焊锡粘接剂就熔化，其熔液流动，半导体芯片便在芯片接合部上移动。因为设置着多个延伸部，所以即使半导体芯片被配置在稍微偏向某个延伸部的位置上，这时，焊锡粘接剂的熔液大量流入其它的延伸部，在该熔液流的作用下，能够将半导体芯片引导到接合面的中心上。因此，能够将在接合面上配置半导体芯片时的公差加大，能够提高半导体装置的生产率。
所述校准部，在所从俯视所述半导体芯片的表面的平面图中，其前端部可以到达所述半导体芯片的周边的外侧。
另外，所述片接合部，最好矩形状地形成；所述校准部，最好从所述接合面的角部延伸。
进而，所述校准部，最好分别从所述接合面的4个角部延伸。
采用该结构后，岛的未形成所述被覆层的露出部，由片接合部(该片接合部与半导体芯片的背面相对，而且面积小于上述半导体芯片的背面)和校准部(该校准部从上述片接合部延伸，从而包含与上述半导体芯片的背面的角相对的位置)构成，半导体芯片的角位于上述岛部上。这样，因为半导体芯片的角位于岛部上，被位置精度很高地片接合，所以能够防止出现接合线的形状(回路形状)不匀、或者接合线彼此的间隔变窄的情况。
所述片接合材料，最好是焊锡(solder)。这时，所述被覆层，最好由焊锡不能润湿的材料形成。采用该结构后，使用熔化时粘性比较低的焊锡。这样，在片接合时进行半导体芯片的对位的校准工序中，使焊锡熔化，从而使半导体芯片的角正确地移动到校准部上的所需目的位置，正确地进行对位。其结果，半导体芯片被位置精度很高地片接合，能够防止出现接合线的形状(回路形状)不匀、或者接合线彼此的间隔变窄的情况。
本发明的基板，包含：岛，该岛被用片接合材料与半导体芯片片接合；被覆层，该被覆层在所述岛的一部分表面上形成，所述片接合材料难以润湿该岛。而且，未形成所述被覆层的所述岛的露出部，包含：片接合部，该片接合部与所述半导体芯片的背面相对，而且面积小于所述半导体芯片的背面；校准部，该校准部从所述片接合部延伸，从而包含所述岛中的与所述半导体芯片的背面的角相对的位置。
采用该结构后，岛的未形成被覆层的露出部，就由片接合部和校准部构成。前者与片接合的半导体芯片的背面相对，而且面积小于半导体芯片的背面的面积；后者从上述片接合部延伸，从而包含与半导体芯片的背面的角应在的位置相对的位置。这样，在片接合时进行导体芯片的对位的校准工序中，使焊锡熔化，从而将半导体芯片的角拉到校准部处。这样，由于使半导体芯片移动到目的位置的表面张力有效地发挥作用，进行半导体芯片的对位(调整)，所以能够防止半导体芯片32错位导致的半导体装置31的不良。
另外，形成片接合材料难以润湿的被覆层后，能够将未形成被覆层的部分即片接合材料容易润湿的部分(露出部)作为特定的形状。这样，由于能够按照片接合的半导体芯片的形状，形成露出部，从而使将该半导体芯片移动到目的位置的表面张力有效地发挥作用，所以如果改变岛形成的露出部的形状，就能够使用相同的基板，制造半导体芯片的形状不同的其它的半导体装置。
所述片接合材料，最好是焊锡。这时，所述被覆层，最好由焊锡不能润湿的材料形成。采用该结构后，利用熔化时粘性比较低的焊锡进行片接合。这样，在片接合时进行半导体芯片的对位的校准工序中，使焊锡熔化，从而使半导体芯片的角正确地移动到校准部上的所需的目的位置，正确地进行对位。其结果，能够使位置精度很高地进行片接合，使用该基板制造半导体装置，就能够防止半导体芯片的错位导致的半导体装置的不良。
本发明的半导体装置的制造方法，包含准备岛的工序。在该岛的一部分表面，形成焊锡粘接剂难以润湿的被覆层。而且，在所述岛上，形成有未形成所述被覆层的露出部，，所述露出部包含片接合部和校准部，前者的面积小于半导体芯片的背面的面积，并且俯视时配置在所述半导体芯片的周边的内侧，后者从所述片接合部延伸，从而包含应该与所述半导体芯片的背面的角相对的位置。该制造方法，进而包含：涂敷工序，该涂敷工序向所述露出部涂敷所述焊锡粘接剂；搭载工序，该搭载工序使所述半导体芯片的背面与所述片接合部相对，将所述半导体芯片搭载到所述涂敷工序涂敷的所述焊锡粘接剂上；校准工序，该校准工序使所述焊锡粘接剂熔化后，在所述校准部上移动，进行所述半导体芯片的对位。
采用该方法后，岛的未形成被覆层的露出部，就由片接合部和校准部构成。前者与片接合的半导体芯片的背面相对，而且面积小于上述半导体芯片的背面的面积；后者从片接合部延伸，从而包含与上述半导体芯片的背面的角相对的位置。这样，将半导体芯片搭载到岛上后，在校准工序中，使焊锡粘接剂熔化，从而将半导体芯片的角拉到校准部处。这样，由于使半导体芯片移动到目的位置的表面张力有效地发挥作用，进行半导体芯片的对位(调整)，所以能够防止半导体芯片错位导致的半导体装置的不良。
所述准备岛的工序，最好包含被覆层形成工序，该被覆层形成工序在除了与所述露出部对应的区域以外的所述岛的表面，涂敷所述焊锡粘接剂难以润湿所述岛的材料，形成所述被覆层。就是说，按照片接合的半导体芯片的背面的形状，成为使该半导体芯片移动到目的位置的表面张力有效地发挥作用的形状地涂敷焊锡粘接剂难以润湿的材料，形成片接合部和校准部。这样，制造片接合的半导体芯片的形状互不相同的多种半导体装置时，只要按照片接合的半导体芯片的形状，改变形成的片接合部和校准部，就能够使用相同结构的基板制造多种半导体装置。
所述片接合材料，最好是焊锡。这时，所述被覆层，最好由焊锡不能润湿的材料形成。在该方法中，利用熔化时粘性比较低的焊锡进行片接合。这样，使焊锡熔化，从而使半导体芯片的角正确地移动到校准部上的所需的目的位置。其结果，能够使位置精度很高地进行片接合，能够防止半导体芯片的错位导致的半导体装置的不良。
本发明中的上述目的或其它目的、特征及效果，通过参照附图对以下讲述的实施方式的说明，可以更好地领会。
附图说明
图1是表示本发明的一种实施方式涉及的半导体装置的结构的图解性的剖面图。
图2是图1所示的半导体装置具备的内插板的俯视图。
图3是图解性地表示图1所示的半导体装置使用的焊锡膏的结构的图形。
图4(a)是示意性地表示本发明的其它实施方式涉及的半导体装置的结构的平面透视图，图4(b)是示意性地表示该半导体装置的纵剖面图。
图5(a)是示意性地表示本发明的一种实施方式涉及的基板的一个例子——引线框的一个例子的平面透视图，图5(b)是示意性地表示该岛的纵剖面图。
图6(a)及图6(b)是示意性地表示本发明的一种实施方式涉及的半导体装置的制造方法涉及的片接合工序的一个例子的工序图。
图7(a)～图7(d)是示意性地表示本发明的一种实施方式涉及的半导体装置的制造方法涉及的片接合工序的一个例子的工序图。
图8是图7(c)所示的俯视图的调整区域附近的放大图。
图9是表示采用BGA的半导体装置的结构的图解性的剖面图。
图10(a)是示意性地表示在现有技术的片接合工序中使用的岛的一个例子的俯视图，图10(b)是示意性地表示该岛的纵剖面图。
图11(a)～图10(d)是示意性地表示在现有技术的片接合工序的一个例子工序图。
符号说明
1…半导体芯片、2…内插板(芯片接合部)、7…接合面、8…延伸部、10…背面、11…焊锡粘接剂、31…半导体装置、32…半导体芯片32、32a…角、32b…背面、33…焊锡、33a…熔化的焊锡、35…岛、36…露出部、37…焊料抗蚀剂层、38…电极、40…片接合部40、40a…顶部、41…校准部、42…角位置、50…引线端子、51…金属线、53…树脂封装部、60…引线框
具体实施方式
图1是表示本发明的一种实施方式涉及的半导体装置的结构的图解性的剖面图。该半导体装置是采用BGA(Ball Grid Array)的半导体装置，具备半导体芯片1、搭载半导体芯片1的内插板2和密封树脂3(该密封树脂3密封半导体芯片1及内插板2与半导体芯片1相对的面)。
在成为半导体芯片1的基体的半导体基板(例如硅基板)上，例如装入功率IC。半导体芯片1的最表面，用表面保护膜覆盖；其周缘部，多个电极凸台(未图示)被设置成为从表面保护膜中露出的状态。
内插板2，具备由绝缘性树脂(例如玻璃环氧树脂)构成的树脂基板4。
在树脂基板4的一个面(上面)5上，如图2所示，一体形成在俯视图上成为矩形的岛6，和从该岛6的4个角部(四角)向着和岛6的表面7平行的方向(沿着树脂基板4的一个面5的方向)延伸的延伸部8。进而，在岛6及延伸部8的周围，互相离开适当的间隔形成多个内部端子9。这些岛6、延伸部8及内部端子9，例如可以通过使用铜等金属材料的电镀后形成。
岛6与半导体芯片1相比，在俯视图中的尺寸(外形)较小地形成，其表面7通过粘接剂11做媒介，与半导体芯片1的背面10接合。换言之，岛6的表面7，是通过粘接剂11做媒介，与半导体芯片1的背面10接合的接合面，具有小于半导体芯片1的背面1面积的面积。通过粘接剂11做媒介，半导体芯片1的背面10与岛6的接合面7接合后，能够实现半导体芯片1向内插板2的搭载(片接合)。
4个延伸部8，成为从岛6的各角部朝着树脂基板4的周边延伸的辐射状。各延伸部8，在半导体芯片1被岛6接合的状态中，从俯视图是看，其前端部到达半导体芯片1的周边的外侧。
各内部端子9，如图1所示，例如通过由金细线构成的接合线12做媒介，与半导体芯片1的表面的各电极凸台连接(片接合)。这样，半导体芯片1就通过由接合线12做媒介，与内部端子9电连接。
另一方面，在树脂基板4的另一个面(下面)13上，设置着多个外部端子14，这些外部端子14旨在与安装基板(印刷布线板)上的岛(电极)电连接。外部端子14，例如使用焊锡等金属材料，环状形成，晶格状地整齐排列配置。各外部端子14，通过贯通树脂基板4的一个面5和另一个面13之间的穿通孔(未图示)内设置的金属做媒介，与岛6或内部端子9电连接。
而且，该半导体装置，将树脂基板4的另一个面13的一侧与安装基板相对，将各外部端子14与安装基板上的岛连接，从而实现对于安装基板而言的表面安装。就是说，因为树脂基板4的一个面5上的内部端子9与另一个面13上的外部端子14电连接，所以将外部端子14与安装基板上的岛连接后，能够实现该岛和内部端子9的电连接，进而能够实现岛和半导体芯片1的电连接。
另外，在该半导体装置中，作为旨在将半导体芯片1的背面10与岛6的表面7接合的粘接剂，采用焊锡粘接剂11。因此，在半导体装置被安装到安装基板上的状态下，规定的外部端子14与安装基板上的接地电极连接，从而使半导体芯片1的背面10与接地电极电连接。这样，能够将半导体芯片1的背面作为接地电位，能够确保半导体芯片1的良好的动作(功率IC的动作)。
半导体芯片1向内插板2的搭载(片接合)，能够对于多个内插板2统一进行。就是说，准备多个内插板2的树脂基板4与其一个面5平行的方向连接的原基板，在各树脂基板4上的岛6的接合面7的中央部(图2在用剖面线表示的区域)，涂敷焊锡粘接剂11的材料——膏状的焊锡(焊锡膏)。接着，使半导体芯片1的背面10与接合面7相对地将半导体芯片1放置到该接合面7上涂敷的焊锡上。再然后，为了熔化焊锡，进行将原基板加热到焊锡的熔化温度以上的温度的回流焊，从而实现半导体芯片1对于多个内插板2而言的统一搭载。最后，在该回流焊后，将原基板切割成各树脂基板4，从而可以获得半导体芯片1被内插板2搭载的组装件。
由于岛6的接合面7的面积小于半导体芯片1的背面10的面积，所以还可以在接合面7上涂敷焊锡粘接剂11(正确地说，是其材料——膏状的焊锡)，在该焊锡粘接剂11上配置半导体芯片1后，焊锡粘接剂也不会流到半导体芯片1的侧面。因此，即使半导体装置的温度急剧变化、在半导体芯片1和内插板2(树脂基板4)之间产生热收缩差，也能够防止应力被焊锡粘接剂11外加给半导体芯片1的背面10侧的周边部，能够防止半导体芯片1受到损伤。
另外，因为延伸部8从岛6的各角部延伸，所以例如在焊锡粘接剂11上配置半导体芯片1时，即使半导体芯片1被配置在稍微偏向某个延伸部8的一侧的位置，这时焊锡粘接剂11的熔液大量流入其它的延伸部8，在该熔液流的作用下，也能够将半导体芯片1引导到接合面7的中心上。因此，由于能够将在接合面7上配置半导体芯片1时的公差加大，所以如上所述，能够对于多个内插板2统一搭载半导体芯片1。其结果，能够提高半导体装置的生产率。
此外，作为焊锡粘接剂11，例如采用最将成分为Pb-5Sn-2.5Ag的焊锡粉末和成分为37Pb-Sn的焊锡粉末混合到助熔剂15中的粘接剂。另外，这些焊锡粉末，例如粒径为30～80μm地形成，如图3的图解所示，在助熔剂15中，在该粒径的范围内，混合着具有相对较大的粒径的焊锡粉末16和具有相对较小的粒径的焊锡粉末17。这样，混合粒径不同的焊锡粉末16、17后，由于助熔剂15中的焊锡粉末16、17的密度高，所以用回流焊熔化时，能够防止在焊锡粘接剂中产生空隙。另外，由于与焊锡粉末16的熔点约为300℃不同，焊锡粉末17的熔点为183℃，所以即使在回流焊的中途产生空隙，也能够将该空隙排到半导体芯片1之外。因此，能够实现半导体芯片1的背面10和岛6的接合面7的良好的接合。
此外，在上述实施方式中，列举了采用BGA的半导体装置的例子。但本发明还可以应用于取代环状的外部端子14，采用整齐排列薄板状的外部端子的所谓LGA(Land Grid Array)的半导体装置。另外，也不局限于象BGA及LGA等那样，具备内插板的封装，在QFN(Quad Flat Non-leadedPackage)及SON(Small Outlined Non-leaded Package)等采用具备引线框的半导体装置中也能应用。进而，还不局限于这些表面安装型封装，在采用将半导体装置的引线插入安装基板上形成的穿通孔后实现将半导体装置安装到安装基板上的类型的封装(引线插入安装型封装)的半导体装置中也能应用。
图4(a)是示意性地表示本发明的其它实施方式涉及的半导体装置的结构的平面透视图。图4(b)是示意性地表示该半导体装置的纵剖面图。
如图4(a)及图4(b)所示，半导体装置具备表面形成多个电极38的矩形的半导体芯片32、岛35、引线端子50、金属线51及树脂封装部53。此外，在图4(a)中，没有表示出树脂封装部53。
作为半导体芯片32，可以使用各种型号，其具体的功能及内部的电路结构，没有特别的限定。
如图4(b)所示，岛35由形成焊锡33不能润湿的焊料抗蚀剂层(被覆层)37的被覆部43和未形成焊料抗蚀剂层37、焊锡33容易润湿的露出部36构成。半导体芯片32，通过焊锡(片接合材料)做媒介，与焊锡33容易润湿的露出部36片接合。
焊料抗蚀剂层37，采用焊锡33不能润湿的、环氧丙烯酸脂树脂等焊料抗蚀剂材料，在岛35的外周部分(被覆部43)形成。
露出部36，由矩形的片接合部40和分别从位于片接合部40的四角的各顶部40a延伸的校准部41构成。片接合部40，位于与半导体芯片32的背面32b相对的位置，俯视图中的面积，小于半导体芯片32的背面32b的面积。另外，各校准部41从片接合部40延伸，从而包含与半导体芯片32的背面32b的角32a相对的位置42。此外，在图4(a)中，为了讲述半导体芯片32的背面32b的角32a和岛35的角位置42的关系，在破断半导体芯片32的一部分(图中为左上部)后省略的同时，还省略表示焊锡33。
在岛35的周边，从岛35开始，隔开规定的间隔，配置多个引线端子50。在半导体芯片32的表面上形成的电极38和引线端子50，在金属线51的作用下，被电连接。在半导体装置31中，使引线端子50的一部分露出地形成密封半导体芯片32等的树脂封装部53。树脂封装部53，例如由包含环氧树脂等的树脂成分的物质构成。
采用如图4(a)及图4(b)所示的半导体装置31后，岛35的未形成焊料抗蚀剂层37的露出部36，就由片接合部40和校准部41构成。前者与半导体芯片32的背面32b相对，而且面积小于半导体芯片32的背面32b的面积；后者从片接合部40延伸，从而包含与半导体芯片32的背面32b的角32a相对的角位置。半导体芯片32的角32a，位于校准部41上。
这样，半导体芯片32的角32a，就位于校准部41上，被位置精度很高地片接合。所以，能够防止出现金属线51的形状(回路形状)不匀、或者金属线51彼此的间隔变窄的情况。
另外，采用如图4(a)及图4(b)所示的半导体装置31后，可以使用熔化时粘性比较低的焊锡33。这样，在片接合时的校准工序中，使焊锡熔化，从而使半导体芯片32的角32a正确地移动到校准部41上的所需目的位置，正确地与半导体芯片32对位，能够防止出现金属线51的形状(回路形状)不匀、或者金属线51彼此的间隔变窄的情况。
接着，使用附图，讲述本发明的一种实施方式涉及的基板的一个例子——引线框。
图5(a)是示意性地表示引线框的一个例子的俯视图，图5(b)是示意性地表示具有该引线框的岛的纵剖面图。
如图5(a)所示，引线框60，具备：平行配置的两根侧框54，在两根侧框54的中央配置的矩形的岛35，朝着岛35延伸的多个引线端子50，在各引线端子50的左右两侧横向延伸地一体设置的不灵活的部件55，连接侧框54和岛35地一体设置的吊线52。
另外如图5(b)所示，岛35由形成焊料抗蚀剂层(被覆层)37的被覆部43和未形成焊料抗蚀剂层37的露出部构成。焊料抗蚀剂层37，采用焊锡不能润湿的焊料抗蚀剂材料(例如环氧丙烯酸脂树脂)，在岛35的外周部分(被覆部43)形成。
露出部36，由矩形的片接合部40和分别从位于片接合部40的四角的各顶部40a延伸的校准部41构成。片接合部40，在俯视图中的面积，小于搭载的半导体芯片32(参照图4(a)及图4(b))的背面的面积。另外，各校准部41从片接合部40延伸，以便在片接合半导体芯片32之际，包含与半导体芯片32的背面32b的角32a相对的位置42(参照图4(a)及图4(b))。
采用图5(a)及图5(b)所示的引线框60后，岛35的未形成焊料抗蚀剂层37的露出部36，由片接合部40和校准部41构成。片接合部40与被片接合的半导体芯片32的背面32b相对，而且面积小于半导体芯片32的背面32b的面积。校准部41从片接合部40延伸，从而包含与半导体芯片32的背面32b的角32a应该在位置相对的角位置42。因此，在进行片接合时的半导体芯片32的对位的校准工序(参照图7(c)及图7(d))中，使焊锡33熔化，从而使半导体芯片32的角32a靠近校准部41。这样，使半导体芯片32移动到目的位置的表面张力，就有效地发挥作用，从而进行半导体芯片32的对位(调整)。因此，如果使用引线框60制造半导体装置31，就能够防止半导体芯片32错位导致的半导体装置31的不良。
另外，使用焊锡33不能润湿的焊料抗蚀剂，形成由规定的形状构成的焊料抗蚀剂层37后，能够使未形成焊料抗蚀剂层37的部分、即焊锡33(熔化的焊锡33a)容易润湿的部分(露出部36)，成为特定的形状。这样，由于使用焊料抗蚀剂，按照片接合时的半导体芯片32的形状，使半导体芯片32移动到目的位置的表面张力有效地发挥作用地形成露出部36，所以如果改变岛35形成的露出部36的形状，就可以使用相同的引线框60，制造半导体芯片32的形状不同的其它的半导体装置。
另外，采用图5(a)及图5(b)所示的引线框60后，可以利用熔化时粘性比较低的焊锡33，进行片接合。这样，在片接合时进行半导体芯片的对位的校准工序中，使焊锡33熔化，从而使半导体芯片32的角32a正确地移动到校准部41上的所需的目的位置，正确地进行对位。其结果，能够使位置精度更高地进行片接合，如果使用引线框60制造半导体装置31，就能够防止半导体芯片32错位导致的半导体装置31的不良。
再接着，使用图6(a)及图6(b)、图7(a)～图7(d)和图8，讲述本发明的一种实施方式涉及的半导体装置的制造方法。
图6(a)及图6(b)和图7(a)～图7(d)是示意性地表示本发明的一种实施方式涉及的半导体装置的制造方法的工序图。在本实施方式中，讲述将半导体芯片与引线框片接合时的情况。此外，在图6(a)及图6(b)和图7(a)～图7(d)中，省略了引线框的岛以外的部分。
图6(a)是表示被覆层形成工序的一个例子的俯视图，图6(b)是其剖面图。
首先，如图6(a)及图6(b)所示，使用金属掩膜，涂敷焊料抗蚀剂材料，以便成为与被引线框60(参照图5(a)及图5(b))的岛35片接合的半导体芯片32(参照图4(a)及图4(b))的背面32b的形状对应的形状。这样，形成焊料抗蚀剂层37。这时，除了矩形的片接合部40和从片接合部40延伸的校准部41以外，在岛35上形成焊料抗蚀剂层37。
此外，片接合部40在俯视图中的面积，小于搭载的半导体芯片32(参照图4(a)及图4(b))的背面32b的面积。
接着，进行图7(a)所示涂敷工序。就是说，使用金属掩膜，向岛35的露出部36涂敷焊锡33。
再接着，进行图7(b)所示搭载工序。就是说，将半导体芯片32压入涂敷了焊锡33的岛35后固定。
然后，如图7(c)所示，将焊锡33加热熔化后，使其成为熔化焊锡33a，扩散到半导体芯片32的背面32b的整个面上，再然后，在熔化焊锡33a的表面张力的作用下，半导体芯片32移动。这时，因为片接合部40的面积，小于半导体芯片32的背面32b的面积，所以半导体芯片32的角32a靠近校准部41(参照图8)。接着，如图7(d)所示，半导体芯片32的角32a移动到露出部36的校准部41上，从而完成对位。
接着，使用图8，详细讲述半导体芯片的对位。
图8是图7(c)所示的岛及半导体芯片的校准部附近的放大图。
焊锡33被加热熔化后，成为熔化焊锡33a，扩散到半导体芯片32的背面32b的整个面上(参照图7(c))。这时，熔化焊锡33a还湿润扩散到半导体芯片32的背面32b的角32a，通过熔化焊锡33a做媒介，将角32a和校准部41连在一起。这时，如图8的箭头所示，将角32a拉到靠近校准部41的方向的力，作用于角32a。这样，片接合部40的面积小于半导体芯片32的背面32b的面积，进而具有从片接合部40延伸的校准部41后，使半导体芯片移动到目的位置的表面张力，就能够有效地发挥作用。
采用本实施方式涉及的半导体装置的制造方法后，岛35的未形成焊料抗蚀剂层37的露出部36，就由片接合部40和校准部41构成。前者与半导体芯片32的背面32b相对，而且面积小于半导体芯片32的背面32b的面积；后者从片接合部40延伸，从而包含与半导体芯片32的背面32b的角32a相对的角位置。半导体芯片32的角32a，位于校准部41上。这样，将半导体芯片32搭载到岛35上后，在校准工序中，使焊锡33熔化，从而将半导体芯片32的角32a拉到校准部41处。这样，使半导体芯片32移动到目的位置的表面张力有效地发挥作用，进行半导体芯片32的对位(调整)，所以能够防止半导体芯片32错位导致的半导体装置31的不良。
另外，采用本实施方式涉及的半导体装置的制造方法后，能够按照片接合的半导体芯片32的背面32b的形状，使用焊料抗蚀剂，形成片接合部40和校准部41，从而使将半导体芯片32移动到目的位置的表面张力有效地发挥作用。这样，制造片接合的半导体芯片的形状互不相同的多种半导体装置时，只要按照片接合的半导体芯片的形状，改变形成的片接合部40和校准部41的形状，就能够使用相同的线框60，制造多种半导体装置。
另外，采用本实施方式涉及的半导体装置的制造方法后，利用熔化时粘性比较低的焊锡33进行片接合。这样，使焊锡33熔化后，能够使半导体芯片32的角32a正确地移动到校准部41上的所需的目的位置。其结果，能够使位置精度很高地进行片接合，能够防止半导体芯片32的错位导致的半导体装置31的不良。
此外，在上述实施方式中，讲述了基板是引线框的情况。但本发明中的基板并不局限于此，例如还可以是表面形成银、钯或金等电镀层的有机基板。
另外，在上述实施方式中，讲述了半导体芯片的形状是矩形的情况。但本发明中的半导体芯片的形状，并不局限于矩形。
另外，在上述实施方式中，讲述了片接合部40的形状是矩形的情况。但本发明中的片接合部，只要其面积小于半导体芯片的背面的面积即可，其形状并没有特别的限定，例如可以是多边形、圆形、椭圆形。
进而，在上述实施方式中，讲述了各校准部41的形状是矩形的情况。但在本发明中，对校准部的形状并没有特别的限定，例如可以是楔形及椭圆形。
另外，在上述实施方式中，讲述了设置4个包含岛35中的与半导体芯片32的背面32b的角32a相对的角位置42的校准部41，以便与半导体芯片32的背面32b的4个角32a一一对应的情况。但本发明并不局限于该例，未必非要设置与半导体芯片的背面的角全部对应的校准部。
此外，本发明中的校准部，最好象本实施方式这样，在校准部上设置位于半导体芯片的角中的对角位置的至少一组的角(在本实施方式中是2组)。因为这样可以取得作用于各校准部的、拉动半导体芯片的角的力的平衡，容易使半导体芯片移动到作为目的的位置的缘故。
另外，在上述实施方式中，讲述了各校准部41是相同形状的情况。但本发明并不局限于此，各校准部也可以是不同的形状。这样地使各校准部的形状为不同形状时，最好取得作用于各校准部的、拉动半导体芯片的角的力的平衡。这是因为取得拉动半导体芯片的角的力的平衡，容易使半导体芯片移动到作为目的的位置的缘故。
另外，在上述实施方式中，讲述了校准部41包含与半导体芯片32的背面32b的角32a相对的角位置42的情况。但本发明中的校准部，也可以不包含与半导体芯片的背面的角相对的位置。
进而，在上述实施方式中，讲述了片接合材料是焊锡33的情况。但本发明中的片接合材料，并不局限于该例，还可以是环氧类粘接剂。
另外，在上述实施方式中，讲述了本发明中的被覆层是涂敷焊料抗蚀剂材料后形成的焊料抗蚀剂层37的情况。但本发明并不局限于该例。
另外，在上述实施方式中，讲述了形成的焊料抗蚀剂层37后，设置焊锡容易润湿的部分和不能润湿的部分。但本发明只要基板具有片接合材料容易润湿的部分和不能润湿的部分即可，并不局限于该例。
以上，详细讲述了本发明的实施方式。但它们只不过是为了阐述本发明的技术内容而使用的具体例子而已，不能认为本发明局限于这些具体例子。本发明的精神及范围，只能够由附加的《权利要求书》所述的范围限定。
本申请与2005年6月6日及2005年9月13日分别向日本国特许厅递交的特愿2005-165800号及特愿2005-266004号对应，这些申请的全部内容，在此引用。

Claims (7)

1.一种半导体装置，包含：半导体芯片；
岛；在该岛上所述半导体芯片被由焊锡粘接剂片接合；以及
被覆层，该被覆层形成在所述岛的一部分表面上，与该岛相比难以被所述焊锡粘接剂润湿，
在所述岛上，
形成有未形成所述被覆层的露出部，所述露出部，包含：
片接合部，该片接合部与所述半导体芯片的背面相对，而且面积小于所述半导体芯片的背面，并且俯视时配置在所述半导体芯片的周边的内侧；和
校准部，该校准部从所述片接合部延伸出来，并且包含所述岛中的与所述半导体芯片的背面的角相对的位置。
2.如权利要求1所述的半导体装置，其特征在于：设有多个所述校准部，这些校准部分别从所述片接合部的周边，向着与所述片接合部的表面平行的方向延伸。
3.如权利要求1所述的半导体装置，其特征在于：在垂直俯视所述半导体芯片的表面时，所述校准部的前端部到达所述半导体芯片的周边的外侧。
4.如权利要求1所述的半导体装置，其特征在于：所述片接合部为矩形状；
所述校准部，从所述片接合部的角部延伸。
5.如权利要求4所述的半导体装置，其特征在于：所述校准部，分别从所述片接合部的4个角部延伸。
6.一种半导体装置的制造方法，包含：
准备岛的工序，在所述岛的一部分表面形成有与该岛相比难以焊锡粘接剂润湿的被覆层，在所述岛上，形成有未形成所述被覆层的露出部，所述露出部包含片接合部和校准部，所述片接合部的面积小于半导体芯片的背面的面积，并且俯视时配置在所述半导体芯片的周边的内侧，所述校准部从所述片接合部延伸出来，并且包含应与所述半导体芯片的背面的角相对的位置；
涂敷工序，该涂敷工序向所述露出部涂敷所述焊锡粘接剂；
搭载工序，该搭载工序使所述半导体芯片的背面与所述片接合部相对，并将所述半导体芯片搭载到在所述涂敷工序中涂敷了所述焊锡粘接剂的所述岛上；以及
校准工序，该校准工序使所述焊锡粘接剂熔化，所述半导体芯片的角在所述校准部上移动，进行所述半导体芯片的对位。
7.如权利要求6所述的半导体装置的制造方法，其特征在于：所述准备岛的工序包含被覆层形成工序，该被覆层形成工序在除了与所述露出部对应的区域以外的所述岛的表面，涂敷与所述岛相比难以被所述焊锡粘接剂润湿的材料，形成所述被覆层。
CN200680013260.6A 2005-06-06 2006-06-01 半导体装置及其制造方法 Active CN101164162B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP165800/2005 2005-06-06
JP2005165800A JP4777692B2 (ja) 2005-06-06 2005-06-06 半導体装置
JP266004/2005 2005-09-13
JP2005266004A JP4976673B2 (ja) 2005-09-13 2005-09-13 半導体装置、基板及び半導体装置の製造方法
PCT/JP2006/311014 WO2006132130A1 (ja) 2005-06-06 2006-06-01 半導体装置、基板および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010162179A Division CN101834167A (zh) 2005-06-06 2006-06-01 半导体装置、基板及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN101164162A CN101164162A (zh) 2008-04-16
CN101164162B true CN101164162B (zh) 2010-06-09

Family

ID=37559853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680013260.6A Active CN101164162B (zh) 2005-06-06 2006-06-01 半导体装置及其制造方法

Country Status (2)

Country Link
JP (1) JP4777692B2 (zh)
CN (1) CN101164162B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816176B2 (en) * 2007-05-29 2010-10-19 Headway Technologies, Inc. Method of manufacturing electronic component package
JP5391584B2 (ja) * 2008-06-04 2014-01-15 三菱マテリアル株式会社 ボイド発生の少ないＡｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法
CN102047397B (zh) 2008-06-12 2013-10-16 三菱综合材料株式会社 使用锡焊膏进行的基板与焊件的接合方法
JP2010056399A (ja) * 2008-08-29 2010-03-11 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JP2009302229A (ja) * 2008-06-12 2009-12-24 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JP5356456B2 (ja) * 2009-05-22 2013-12-04 シャープ株式会社 半導体パッケージ及び半導体パッケージの製造方法
JP2012049182A (ja) * 2010-08-24 2012-03-08 Fuji Electric Co Ltd 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2641822Y (zh) * 2003-06-20 2004-09-15 胜开科技股份有限公司 积体电路封装组件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2641822Y (zh) * 2003-06-20 2004-09-15 胜开科技股份有限公司 积体电路封装组件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2002-353255A 2002.12.06
JP特开平6-326141A 1994.11.25
JP特开平9-162203A 1997.06.20

Also Published As

Publication number Publication date
JP2006339595A (ja) 2006-12-14
CN101164162A (zh) 2008-04-16
JP4777692B2 (ja) 2011-09-21

Similar Documents

Publication Publication Date Title
CN101834167A (zh) 半导体装置、基板及半导体装置的制造方法
CN101164162B (zh) 半导体装置及其制造方法
US7122401B2 (en) Area array type semiconductor package fabrication method
JP3069792B2 (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
JP5271088B2 (ja) 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法
US6657124B2 (en) Advanced electronic package
CN103201836B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
TWI272705B (en) Heat spreader and package structure utilizing the same
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US5814890A (en) Thin-type semiconductor package
CN101207114A (zh) 半导体器件及其制造方法
CN101232004A (zh) 芯片堆叠封装结构
US9087816B2 (en) Semiconductor device and method of manufacturing the same
KR20170084174A (ko) 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치
US7002251B2 (en) Semiconductor device
KR20150014867A (ko) 반도체 장치 및 그 제조 방법
US6373125B1 (en) Chip scale package with direct attachment of chip to lead frame
JP4581301B2 (ja) 半導体パッケージ
CN101383294B (zh) 制造一种直接芯片连接装置及结构的方法
CN1316606C (zh) 半导体器件
TWI283918B (en) Electronic carrier board and package structure thereof
JP2000133680A (ja) 面実装用接合部材
JP2956480B2 (ja) Ｂｇａ型半導体装置
JP2011199309A (ja) 半導体装置
JPH08274250A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant