JPH09162203A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH09162203A JPH09162203A JP7318949A JP31894995A JPH09162203A JP H09162203 A JPH09162203 A JP H09162203A JP 7318949 A JP7318949 A JP 7318949A JP 31894995 A JP31894995 A JP 31894995A JP H09162203 A JPH09162203 A JP H09162203A
- Authority
- JP
- Japan
- Prior art keywords
- chip component
- solder layer
- corner
- chip
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 チップ部品３のコーナー部７ａ〜７ｄの直下
の半田層４の引けを防止すると共に、セラミック基板２
に対するチップ部品３の位置決めを確実に行うことが可
能なハイブリッドＩＣ１を提供する。 【解決手段】 チップ部品３のコーナー部７ａ〜７ｄの
直下に存する半田層４の各角部よりも外側に各フィレッ
ト形成部１１ａ〜１１ｄを大きく広げて、チップ部品３
の各コーナー部７ａ〜７ｄの外形線よりも半田層４の各
角部付近の外形線を大きく広げた。そして、半田層４の
各外辺部の途中に位置決め部を設けて、チップ部品３の
各エッジ部８ａ〜８ｄと半田層４の各位置決め部とを平
面上同一に位置させることにより、各エッジ部８ａ〜８
ｄと各位置決め部とを線接触させた。
の半田層４の引けを防止すると共に、セラミック基板２
に対するチップ部品３の位置決めを確実に行うことが可
能なハイブリッドＩＣ１を提供する。 【解決手段】 チップ部品３のコーナー部７ａ〜７ｄの
直下に存する半田層４の各角部よりも外側に各フィレッ
ト形成部１１ａ〜１１ｄを大きく広げて、チップ部品３
の各コーナー部７ａ〜７ｄの外形線よりも半田層４の各
角部付近の外形線を大きく広げた。そして、半田層４の
各外辺部の途中に位置決め部を設けて、チップ部品３の
各エッジ部８ａ〜８ｄと半田層４の各位置決め部とを平
面上同一に位置させることにより、各エッジ部８ａ〜８
ｄと各位置決め部とを線接触させた。
Description
【０００１】
【発明の属する技術分野】この発明は、基板上に半田層
を介して正方形状または長方形状のチップ部品を実装し
た集積回路装置に関するもので、特に薄膜または厚膜を
主体とし各種受動素子と各種能動素子とを組み合わせた
ハイブリッドＩＣ等の集積回路装置に係わる。
を介して正方形状または長方形状のチップ部品を実装し
た集積回路装置に関するもので、特に薄膜または厚膜を
主体とし各種受動素子と各種能動素子とを組み合わせた
ハイブリッドＩＣ等の集積回路装置に係わる。
【０００２】
【従来の技術】従来より、トランジスタ等のチップ部品
を、厚膜導体が形成されたセラミック基板上に実装する
実装方法としては、チップ部品の発熱による温度上昇を
緩和する目的で、セラミック基板とチップ部品との間に
ヒートシンクを挟んでチップ部品と厚膜導体とを半田付
けにより電気的かつ機械的に接続することが一般的であ
った。この実装方法の場合には、セラミック基板の実装
位置からチップ部品が位置ずれを起こさないように、半
田層の外形形状をヒートシンクのサイズに合わせた正方
形や長方形等の方形状に形成していた。
を、厚膜導体が形成されたセラミック基板上に実装する
実装方法としては、チップ部品の発熱による温度上昇を
緩和する目的で、セラミック基板とチップ部品との間に
ヒートシンクを挟んでチップ部品と厚膜導体とを半田付
けにより電気的かつ機械的に接続することが一般的であ
った。この実装方法の場合には、セラミック基板の実装
位置からチップ部品が位置ずれを起こさないように、半
田層の外形形状をヒートシンクのサイズに合わせた正方
形や長方形等の方形状に形成していた。
【０００３】なお、近年、チップ部品の低損失化および
低価格化を目的として、ヒートシンクを使用することな
く、チップ部品を直接セラミック基板上に半田付けする
ことが望まれている。そこで、図７に示したような、チ
ップ部品１０１とセラミック基板１０２との間に半田層
１０３を介在してチップ部品１０１と厚膜導体１０４を
半田付けした集積回路装置（従来例）１００が考えられ
る。ここで、１０５は厚膜導体１０４を保護するための
ガラス保護膜である。
低価格化を目的として、ヒートシンクを使用することな
く、チップ部品を直接セラミック基板上に半田付けする
ことが望まれている。そこで、図７に示したような、チ
ップ部品１０１とセラミック基板１０２との間に半田層
１０３を介在してチップ部品１０１と厚膜導体１０４を
半田付けした集積回路装置（従来例）１００が考えられ
る。ここで、１０５は厚膜導体１０４を保護するための
ガラス保護膜である。
【０００４】
【発明が解決しようとする課題】ところが、従来例の集
積回路装置１００においては、半田層１０３の形状をチ
ップ部品１０１のサイズに合わせた方形状に形成する
と、すなわち、半田層１０３の角部および辺部をチップ
部品１０１のコーナー部１０６およびエッジ部１０７と
平面上同一に位置させると、半田リフロー時にヒートシ
ンクの重さ分軽くなったこともあり、半田の表面張力に
よりチップ部品１０１のコーナー部１０６下の半田層１
０３の角部１３１に引けが発生するという不具合が生じ
る。なお、チップ部品１０１が軽量であればある程、半
田層１０３の引けが発生し易いことが知られている。
積回路装置１００においては、半田層１０３の形状をチ
ップ部品１０１のサイズに合わせた方形状に形成する
と、すなわち、半田層１０３の角部および辺部をチップ
部品１０１のコーナー部１０６およびエッジ部１０７と
平面上同一に位置させると、半田リフロー時にヒートシ
ンクの重さ分軽くなったこともあり、半田の表面張力に
よりチップ部品１０１のコーナー部１０６下の半田層１
０３の角部１３１に引けが発生するという不具合が生じ
る。なお、チップ部品１０１が軽量であればある程、半
田層１０３の引けが発生し易いことが知られている。
【０００５】また、従来例の集積回路装置１００におい
ては、チップ部品１０１のコーナー部直下の半田層１０
３の引けを防止する目的で、チップ部品１０１のサイズ
に比較して全体的に半田層１０３を大きくすると、すな
わち、チップ部品１０１の外形線よりも半田層１０３の
外形線を大きくすると、チップ部品１０１の位置決めが
困難となり、セラミック基板１０２の実装位置に対して
チップ部品１０１が位置ずれしたりするという不具合が
生じる。さらに、半田層１０３の耐久寿命は、発熱によ
る熱応力が集中する箇所で、すなわち、半田層１０３の
角部１３１で最も低下する。このため、集積回路装置１
００の耐久寿命を長期化できなかった。
ては、チップ部品１０１のコーナー部直下の半田層１０
３の引けを防止する目的で、チップ部品１０１のサイズ
に比較して全体的に半田層１０３を大きくすると、すな
わち、チップ部品１０１の外形線よりも半田層１０３の
外形線を大きくすると、チップ部品１０１の位置決めが
困難となり、セラミック基板１０２の実装位置に対して
チップ部品１０１が位置ずれしたりするという不具合が
生じる。さらに、半田層１０３の耐久寿命は、発熱によ
る熱応力が集中する箇所で、すなわち、半田層１０３の
角部１３１で最も低下する。このため、集積回路装置１
００の耐久寿命を長期化できなかった。
【０００６】
【発明の目的】この発明の目的は、基板の実装位置に対
するチップ部品の位置ずれを防止することのできる集積
回路装置を提供することにある。また、且つチップ部品
のコーナー部直下の半田層の引けを防止することのでき
る集積回路装置を提供することにある。そして、半田層
の耐久寿命を長期化することのできる集積回路装置を提
供することにある。
するチップ部品の位置ずれを防止することのできる集積
回路装置を提供することにある。また、且つチップ部品
のコーナー部直下の半田層の引けを防止することのでき
る集積回路装置を提供することにある。そして、半田層
の耐久寿命を長期化することのできる集積回路装置を提
供することにある。
【０００７】
【課題を解決するための手段】請求項１に記載の発明に
よれば、半田層の外形形状においてチップ部品のコーナ
ー部付近に、コーナー部の外形線よりも外側に大きく広
げたフィレット形成部を設けることにより、半田リフロ
ー時に半田が表面張力により基板の上面とチップ部品の
下面との間に移動しても、コーナー部直下の半田層の引
けが防止できるという効果が得られる。また、半田層の
外形形状においてチップ部品のエッジ部直下に、エッジ
部の一部と平面上同一に位置する位置決め部を設けるこ
とにより、基板の実装位置に対するチップ部品の位置決
めを確実にすることができるという効果が得られる。
よれば、半田層の外形形状においてチップ部品のコーナ
ー部付近に、コーナー部の外形線よりも外側に大きく広
げたフィレット形成部を設けることにより、半田リフロ
ー時に半田が表面張力により基板の上面とチップ部品の
下面との間に移動しても、コーナー部直下の半田層の引
けが防止できるという効果が得られる。また、半田層の
外形形状においてチップ部品のエッジ部直下に、エッジ
部の一部と平面上同一に位置する位置決め部を設けるこ
とにより、基板の実装位置に対するチップ部品の位置決
めを確実にすることができるという効果が得られる。
【０００８】請求項２に記載の発明によれば、チップ部
品からヒートシンクを廃止し、チップ部品としてそのチ
ップ部品単体で構成したベアチップを利用することによ
り、チップ部品の低価格化を計ることができる。さら
に、一般にチップ部品が軽量となると半田層の引けがよ
り発生し易くなるが、この発明では、半田層の引け防止
効果がより大きく現れるという効果が得られる。
品からヒートシンクを廃止し、チップ部品としてそのチ
ップ部品単体で構成したベアチップを利用することによ
り、チップ部品の低価格化を計ることができる。さら
に、一般にチップ部品が軽量となると半田層の引けがよ
り発生し易くなるが、この発明では、半田層の引け防止
効果がより大きく現れるという効果が得られる。
【０００９】請求項３に記載の発明によれば、チップ部
品として発熱による温度変化の激しい半導体のパワー素
子を利用しても、半田層の外形形状においてチップ部品
のコーナー部付近に、コーナー部の外形線よりも外側に
大きく広げたフィレット形成部を設けているので、半田
層においてチップ部品のコーナー部直下の発熱による耐
久寿命を長期化できるという効果が得られる。
品として発熱による温度変化の激しい半導体のパワー素
子を利用しても、半田層の外形形状においてチップ部品
のコーナー部付近に、コーナー部の外形線よりも外側に
大きく広げたフィレット形成部を設けているので、半田
層においてチップ部品のコーナー部直下の発熱による耐
久寿命を長期化できるという効果が得られる。
【００１０】請求項４に記載の発明によれば、半田層の
位置決め部がチップ部品の複数個のエッジ部にそれぞれ
少なくとも１つの辺で平面上同一に位置することによ
り、より確実に基板の実装位置に対するチップ部品の位
置決めを実施できるという効果が得られる。
位置決め部がチップ部品の複数個のエッジ部にそれぞれ
少なくとも１つの辺で平面上同一に位置することによ
り、より確実に基板の実装位置に対するチップ部品の位
置決めを実施できるという効果が得られる。
【００１１】
〔第１実施例の構成〕図１ないし図３はこの発明の第１
実施例を示したもので、図１はハイブリッドＩＣの構造
を示した図である。
実施例を示したもので、図１はハイブリッドＩＣの構造
を示した図である。
【００１２】この実施例のハイブリッドＩＣ１は、車両
用交流発電機の電圧調整装置として利用されるＩＣレギ
ュレータのシールドケース（図示せず）内に保持される
集積回路装置（厚膜集積回路装置）であって、セラミッ
ク基板２、チップ部品３および半田層４等から構成され
ている。
用交流発電機の電圧調整装置として利用されるＩＣレギ
ュレータのシールドケース（図示せず）内に保持される
集積回路装置（厚膜集積回路装置）であって、セラミッ
ク基板２、チップ部品３および半田層４等から構成され
ている。
【００１３】先ず、セラミック基板２を図１（ａ）、
（ｂ）に基づいて説明する。このセラミック基板２は、
アルミナ等のセラミック材料により薄平板形状に成形さ
れている。このセラミック基板２の上面には、銀等の導
電性金属よりなる厚膜導体５が印刷配線されている。こ
の厚膜導体５は、図１に示したような開口部分を有する
ガラス保護膜６により覆われて保護された導体配線であ
る。なお、導体配線の他に、厚膜抵抗体等の厚膜受動素
子を形成しても良い。また、基板として、セラミック基
板２の代わりに、ガラス基板を用いても良い。
（ｂ）に基づいて説明する。このセラミック基板２は、
アルミナ等のセラミック材料により薄平板形状に成形さ
れている。このセラミック基板２の上面には、銀等の導
電性金属よりなる厚膜導体５が印刷配線されている。こ
の厚膜導体５は、図１に示したような開口部分を有する
ガラス保護膜６により覆われて保護された導体配線であ
る。なお、導体配線の他に、厚膜抵抗体等の厚膜受動素
子を形成しても良い。また、基板として、セラミック基
板２の代わりに、ガラス基板を用いても良い。
【００１４】次に、チップ部品３を図１（ａ）、（ｂ）
に基づいて説明する。このチップ部品３は、ヒートシン
クがない軽量なベアチップで、半導体のパワー素子（例
えばパワートランジスタ）、半導体スイッチング素子や
ダイオード等の能動素子、あるいはコンデンサや抵抗体
等の受動素子を組み合わしてなるペレットである。この
実施例では、チップ部品３は、外形形状（平面形状）が
正方形状の直方体（平板）であって、内角が９０°の４
個のコーナー部７ａ〜７ｄ、および隣設する２個のコー
ナー部７ａ〜７ｄを繋ぐ４個の辺部（以下エッジ部と呼
ぶ）８ａ〜８ｄよりなる。
に基づいて説明する。このチップ部品３は、ヒートシン
クがない軽量なベアチップで、半導体のパワー素子（例
えばパワートランジスタ）、半導体スイッチング素子や
ダイオード等の能動素子、あるいはコンデンサや抵抗体
等の受動素子を組み合わしてなるペレットである。この
実施例では、チップ部品３は、外形形状（平面形状）が
正方形状の直方体（平板）であって、内角が９０°の４
個のコーナー部７ａ〜７ｄ、および隣設する２個のコー
ナー部７ａ〜７ｄを繋ぐ４個の辺部（以下エッジ部と呼
ぶ）８ａ〜８ｄよりなる。
【００１５】次に、半田層４を図１および図２に基づい
て説明する。ここで、図２は半田層４の外形形状を示し
た図である。この半田層４は、チップ部品３とセラミッ
ク基板２上の厚膜導体５とを電気的および機械的に接続
する接続部材であって、溶融点が４５０℃以下の金属合
金（例えばＰＢ−Ｓｎ系合金、Ｃｄ−Ｚｎ系合金、Ｃｄ
−Ｓｎ系合金、Ｂｉ合金、Ｉｎ合金）よりなる。
て説明する。ここで、図２は半田層４の外形形状を示し
た図である。この半田層４は、チップ部品３とセラミッ
ク基板２上の厚膜導体５とを電気的および機械的に接続
する接続部材であって、溶融点が４５０℃以下の金属合
金（例えばＰＢ−Ｓｎ系合金、Ｃｄ−Ｚｎ系合金、Ｃｄ
−Ｓｎ系合金、Ｂｉ合金、Ｉｎ合金）よりなる。
【００１６】半田層４は、チップ部品３のサイズと同じ
形状、すなわち、外形形状（平面形状）が正方形状の基
体部９、この基体部９の４個の角部１０ａ〜１０ｄより
外側に大きく広げられたフィレット形成部１１ａ〜１１
ｄ、および基体部９の４個の外辺部１２ａ〜１２ｄにそ
れぞれ部分的に設けられた位置決め部１３ａ〜１３ｄを
有している。
形状、すなわち、外形形状（平面形状）が正方形状の基
体部９、この基体部９の４個の角部１０ａ〜１０ｄより
外側に大きく広げられたフィレット形成部１１ａ〜１１
ｄ、および基体部９の４個の外辺部１２ａ〜１２ｄにそ
れぞれ部分的に設けられた位置決め部１３ａ〜１３ｄを
有している。
【００１７】基体部９は、セラミック基板２の上面とチ
ップ部品３の下面との間に介在する部分である。４個の
角部１０ａ〜１０ｄは、チップ部品３の４個のコーナー
部７ａ〜７ｄの直下にそれぞれ設けられている。４個の
外辺部１２ａ〜１２ｄは、チップ部品３の４個のエッジ
部８ａ〜８ｄの直下にそれぞれ設けられている。
ップ部品３の下面との間に介在する部分である。４個の
角部１０ａ〜１０ｄは、チップ部品３の４個のコーナー
部７ａ〜７ｄの直下にそれぞれ設けられている。４個の
外辺部１２ａ〜１２ｄは、チップ部品３の４個のエッジ
部８ａ〜８ｄの直下にそれぞれ設けられている。
【００１８】フィレット形成部１１ａ〜１１ｄは、チッ
プ部品３のコーナー部７ａ〜７ｄの外形線よりも大きく
（例えば半田層４の厚さの２倍程度の広さ）、外形形状
が略Ｌ字形状とされた裾状部である。すなわち、フィレ
ット形成部１１ａは、基体部９の外辺部１２ａの図示上
端部分および外辺部１２ｄの図示左端部分とに繋がり、
チップ部品３のコーナー部７ａ、基体部９の角部１０ａ
をＬ字形状に囲んでいる。なお、その他のフィレット形
成部１１ｂ〜１１ｄもフィレット形成部１１ａと同様に
各角部１０ｂ〜１０ｄをＬ字形状に囲んでいる。
プ部品３のコーナー部７ａ〜７ｄの外形線よりも大きく
（例えば半田層４の厚さの２倍程度の広さ）、外形形状
が略Ｌ字形状とされた裾状部である。すなわち、フィレ
ット形成部１１ａは、基体部９の外辺部１２ａの図示上
端部分および外辺部１２ｄの図示左端部分とに繋がり、
チップ部品３のコーナー部７ａ、基体部９の角部１０ａ
をＬ字形状に囲んでいる。なお、その他のフィレット形
成部１１ｂ〜１１ｄもフィレット形成部１１ａと同様に
各角部１０ｂ〜１０ｄをＬ字形状に囲んでいる。
【００１９】位置決め部１３ａ〜１３ｄは、チップ部品
３の位置決めを行う辺（エッジ）である。すなわち、位
置決め部１３ａは、基体部９の外辺部１２ａのうちフィ
レット形成部１１ａ、１１ｂに繋がる図示上端部分と図
示下端部分を除く外辺部分であって、チップ部品３のエ
ッジ部８ａと平面上同一に位置（線接触）するように直
線状に形成されている。なお、その他の位置決め部１３
ｂ〜１３ｄも位置決め部１３ａと同様に各エッジ部８ｂ
〜８ｄと平面上同一に位置（線接触）するように直線状
に形成されている。
３の位置決めを行う辺（エッジ）である。すなわち、位
置決め部１３ａは、基体部９の外辺部１２ａのうちフィ
レット形成部１１ａ、１１ｂに繋がる図示上端部分と図
示下端部分を除く外辺部分であって、チップ部品３のエ
ッジ部８ａと平面上同一に位置（線接触）するように直
線状に形成されている。なお、その他の位置決め部１３
ｂ〜１３ｄも位置決め部１３ａと同様に各エッジ部８ｂ
〜８ｄと平面上同一に位置（線接触）するように直線状
に形成されている。
【００２０】〔第１実施例の実装方法〕次に、この実施
例のハイブリッドＩＣ１の実装方法を図１ないし図３に
基づいて簡単に説明する。
例のハイブリッドＩＣ１の実装方法を図１ないし図３に
基づいて簡単に説明する。
【００２１】先ず、図３（ａ）に示したような、厚膜導
体５、抵抗体（図示せず）およびガラス保護膜６が形成
されたセラミック基板２上に、図３（ｂ）に示したよう
に、マスクを施してペースト状の半田材を概図２の形状
となるように塗装して半田層４を形成する。次に、図３
（ｃ）に示したように、半田層４の上にチップ部品３を
搭載した状態で高温にリフローして半田材を溶融させ
て、図３（ｄ）に示したように、チップ部品３をセラミ
ック基板２上に実装する。
体５、抵抗体（図示せず）およびガラス保護膜６が形成
されたセラミック基板２上に、図３（ｂ）に示したよう
に、マスクを施してペースト状の半田材を概図２の形状
となるように塗装して半田層４を形成する。次に、図３
（ｃ）に示したように、半田層４の上にチップ部品３を
搭載した状態で高温にリフローして半田材を溶融させ
て、図３（ｄ）に示したように、チップ部品３をセラミ
ック基板２上に実装する。
【００２２】あるいは、図３（ａ）に示したような、セ
ラミック基板２を、溶かした半田材中に浸して半田材を
付け（ディップ）ることにより、図３（ｅ）に示したよ
うに、セラミック基板２上に半田層４を形成する。次
に、図３（ｆ）に示したように、半田層４の上にチップ
部品３を搭載した状態で高温にリフローして半田材を溶
融させて、図３（ｄ）に示したように、チップ部品３を
セラミック基板２上に実装する。
ラミック基板２を、溶かした半田材中に浸して半田材を
付け（ディップ）ることにより、図３（ｅ）に示したよ
うに、セラミック基板２上に半田層４を形成する。次
に、図３（ｆ）に示したように、半田層４の上にチップ
部品３を搭載した状態で高温にリフローして半田材を溶
融させて、図３（ｄ）に示したように、チップ部品３を
セラミック基板２上に実装する。
【００２３】〔第１実施例の効果〕以上のように、ハイ
ブリッドＩＣ１は、半田層４においてチップ部品３のコ
ーナー部７ａ〜７ｄ付近に、コーナー部７ａ〜７ｄの外
形線よりも外側に大きく広げたフィレット形成部１１ａ
〜１１ｄを設けることにより、半田リフロー時の半田材
の表面張力による移動が生じても、チップ部品３のコー
ナー部７ａ〜７ｄ直下の半田層４の角部１０ａ〜１０ｄ
での引けを防止できる。
ブリッドＩＣ１は、半田層４においてチップ部品３のコ
ーナー部７ａ〜７ｄ付近に、コーナー部７ａ〜７ｄの外
形線よりも外側に大きく広げたフィレット形成部１１ａ
〜１１ｄを設けることにより、半田リフロー時の半田材
の表面張力による移動が生じても、チップ部品３のコー
ナー部７ａ〜７ｄ直下の半田層４の角部１０ａ〜１０ｄ
での引けを防止できる。
【００２４】また、この実施例のハイブリッドＩＣ１
は、半田層４においてチップ部品３のエッジ部８ａ〜８
ｄの中間部分の直下に位置決め部１３ａ〜１３ｄを設け
ることにより、チップ部品３の４個のエッジ部８ａ〜８
ｄと半田層４の基体部９の外辺部１２ａ〜１２ｄとが平
面上同一に位置することになる。これにより、半田リフ
ロー後の、セラミック基板２の実装位置に対するチップ
部品３の位置ずれを防止できる。したがって、チップ部
品３の位置決めが確実にできるので、ワイヤボンディン
グ等を正確に行うことができる。
は、半田層４においてチップ部品３のエッジ部８ａ〜８
ｄの中間部分の直下に位置決め部１３ａ〜１３ｄを設け
ることにより、チップ部品３の４個のエッジ部８ａ〜８
ｄと半田層４の基体部９の外辺部１２ａ〜１２ｄとが平
面上同一に位置することになる。これにより、半田リフ
ロー後の、セラミック基板２の実装位置に対するチップ
部品３の位置ずれを防止できる。したがって、チップ部
品３の位置決めが確実にできるので、ワイヤボンディン
グ等を正確に行うことができる。
【００２５】そして、この実施例のハイブリッドＩＣ１
は、チップ部品３からヒートシンクを廃止し、チップ部
品３としてそのチップ部品３単体で構成したベアチップ
を利用することにより、チップ部品３の低価格化を計る
ことができる。さらに、一般にチップ部品３が軽量とな
ると半田層４の引けがより発生し易くなるが、この実施
例のように、ヒートシンクを廃止して軽量化されたチッ
プ部品３をセラミック基板２上に実装する場合に、半田
層４の引け防止効果がより大きく現れる。
は、チップ部品３からヒートシンクを廃止し、チップ部
品３としてそのチップ部品３単体で構成したベアチップ
を利用することにより、チップ部品３の低価格化を計る
ことができる。さらに、一般にチップ部品３が軽量とな
ると半田層４の引けがより発生し易くなるが、この実施
例のように、ヒートシンクを廃止して軽量化されたチッ
プ部品３をセラミック基板２上に実装する場合に、半田
層４の引け防止効果がより大きく現れる。
【００２６】一般に、チップ部品３とセラミック基板２
の熱膨張率が異なることにより半田層４に発生する熱応
力は、半田層４の基体部９のうち外側に飛び出した角部
１０ａ〜１０ｄで最大となり、その部分の耐久寿命を低
下させる。特に、チップ部品３に発熱量の大きい半導体
のパワー素子を搭載した場合には、上記の熱応力が大き
くなり各角部１０ａ〜１０ｄにおける耐久寿命の低下が
著しい。しかし、この実施例のハイブリッドＩＣ１は、
半田層４に裾を引く形状、すなわち、チップ部品３の各
コーナー部７ａ〜７ｄの直下付近にフィレット形成部１
１ａ〜１１ｄを設けることにより、上記の熱応力に対す
る半田層４の各角部１０ａ〜１０ｄの耐久性を向上でき
るので、ハイブリッドＩＣ１の耐久寿命を長期化でき
る。
の熱膨張率が異なることにより半田層４に発生する熱応
力は、半田層４の基体部９のうち外側に飛び出した角部
１０ａ〜１０ｄで最大となり、その部分の耐久寿命を低
下させる。特に、チップ部品３に発熱量の大きい半導体
のパワー素子を搭載した場合には、上記の熱応力が大き
くなり各角部１０ａ〜１０ｄにおける耐久寿命の低下が
著しい。しかし、この実施例のハイブリッドＩＣ１は、
半田層４に裾を引く形状、すなわち、チップ部品３の各
コーナー部７ａ〜７ｄの直下付近にフィレット形成部１
１ａ〜１１ｄを設けることにより、上記の熱応力に対す
る半田層４の各角部１０ａ〜１０ｄの耐久性を向上でき
るので、ハイブリッドＩＣ１の耐久寿命を長期化でき
る。
【００２７】〔第２実施例〕図４はこの発明の第２実施
例を示したもので、ハイブリッドＩＣの半田層の外形形
状を示した図である。この実施例のフィレット形成部１
１ａ〜１１ｄは、基体部９の各角部１０ａ〜１０ｄを構
成する２個の外辺部１２ａ〜１２ｄの片方に接するよう
に形成されている。
例を示したもので、ハイブリッドＩＣの半田層の外形形
状を示した図である。この実施例のフィレット形成部１
１ａ〜１１ｄは、基体部９の各角部１０ａ〜１０ｄを構
成する２個の外辺部１２ａ〜１２ｄの片方に接するよう
に形成されている。
【００２８】すなわち、フィレット形成部１１ａは、基
体部９の角部１０ａを含む、外辺部１２ａの図示上端部
分より図示左側に向かって大きく、外形形状が長方形状
となるように広げられている。なお、その他のフィレッ
ト形成部１１ｂ〜１１ｄもフィレット形成部１１ａと同
様に各角部１０ｂ〜１０ｄおよび外辺部１２ｂ〜１２ｄ
の一部より大きく、外形形状が長方形状となるように広
げられている。
体部９の角部１０ａを含む、外辺部１２ａの図示上端部
分より図示左側に向かって大きく、外形形状が長方形状
となるように広げられている。なお、その他のフィレッ
ト形成部１１ｂ〜１１ｄもフィレット形成部１１ａと同
様に各角部１０ｂ〜１０ｄおよび外辺部１２ｂ〜１２ｄ
の一部より大きく、外形形状が長方形状となるように広
げられている。
【００２９】〔第３実施例〕図５はこの発明の第３実施
例を示したもので、ハイブリッドＩＣの半田層の外形形
状を示した図である。この実施例のフィレット形成部１
１ａ〜１１ｄは、各角部１０ａ〜１０ｄよりも内側の対
角線上を中心とした略３／４円形状としている。なお、
フィレット形成部１１ａ〜１１ｄの形状を略３／４長円
形状や略３／４略楕円形状としても良い。
例を示したもので、ハイブリッドＩＣの半田層の外形形
状を示した図である。この実施例のフィレット形成部１
１ａ〜１１ｄは、各角部１０ａ〜１０ｄよりも内側の対
角線上を中心とした略３／４円形状としている。なお、
フィレット形成部１１ａ〜１１ｄの形状を略３／４長円
形状や略３／４略楕円形状としても良い。
【００３０】すなわち、フィレット形成部１１ａは、基
体部９の外辺部１２ａの図示上端部分および外辺部１２
ｄの図示左端部分とに繋がり、基体部９の角部１０ａを
囲んでいる。なお、その他のフィレット形成部１１ｂ〜
１１ｄもフィレット形成部１１ａと同様に各角部１０ｂ
〜１０ｄを囲んでいる。
体部９の外辺部１２ａの図示上端部分および外辺部１２
ｄの図示左端部分とに繋がり、基体部９の角部１０ａを
囲んでいる。なお、その他のフィレット形成部１１ｂ〜
１１ｄもフィレット形成部１１ａと同様に各角部１０ｂ
〜１０ｄを囲んでいる。
【００３１】〔第４実施例〕図６はこの発明の第４実施
例を示したもので、ハイブリッドＩＣの半田層の外形形
状を示した図である。この実施例のフィレット形成部１
１ａ〜１１ｄは、略Ｌ字形状に形成されている。
例を示したもので、ハイブリッドＩＣの半田層の外形形
状を示した図である。この実施例のフィレット形成部１
１ａ〜１１ｄは、略Ｌ字形状に形成されている。
【００３２】すなわち、フィレット形成部１１ａは、基
体部９の外辺部１２ａの図示上端部分および外辺部１２
ｄの図示左端部分とに繋がり、チップ部品３のコーナー
部７ａ、基体部９の角部１０ａをＬ字形状に囲んでい
る。そして、フィレット形成部１１ａは、図示左右方向
の長方形部分１１１よりも図示上下方向の長方形部分１
１２の方が寸法が長く、長方形部分１１２の外辺より基
体部９の外辺部１２ａの中心部に向かってテーパー状の
三角形部分１１３を一体成形している。なお、その他の
フィレット形成部１１ｂ〜１１ｄもフィレット形成部１
１ａと同様に各角部１０ｂ〜１０ｄをＬ字形状に囲んで
いる。
体部９の外辺部１２ａの図示上端部分および外辺部１２
ｄの図示左端部分とに繋がり、チップ部品３のコーナー
部７ａ、基体部９の角部１０ａをＬ字形状に囲んでい
る。そして、フィレット形成部１１ａは、図示左右方向
の長方形部分１１１よりも図示上下方向の長方形部分１
１２の方が寸法が長く、長方形部分１１２の外辺より基
体部９の外辺部１２ａの中心部に向かってテーパー状の
三角形部分１１３を一体成形している。なお、その他の
フィレット形成部１１ｂ〜１１ｄもフィレット形成部１
１ａと同様に各角部１０ｂ〜１０ｄをＬ字形状に囲んで
いる。
【００３３】そして、この実施例の位置決め部１３ａ、
１３ｃは、基体部９の外辺部１２ａ、１２ｃの中心部分
に設けられ、チップ部品３のエッジ部８ａ、８ｃの図示
上下方向の中間点と平面上同一に位置（点接触）するよ
うに点で形成されている。また、この実施例の位置決め
部１３ｂは、基体部９の外辺部１２ｂのうちフィレット
形成部１１ｂ、１１ｃに繋がる図示左端部分と図示右端
部分を除く外辺部分であって、チップ部品３のエッジ部
８ｂと平面上同一に位置（線接触）するように直線状に
形成されている。なお、その他の位置決め部１３ｄは、
位置決め部１３ｂと同様に直線状に形成されている。
１３ｃは、基体部９の外辺部１２ａ、１２ｃの中心部分
に設けられ、チップ部品３のエッジ部８ａ、８ｃの図示
上下方向の中間点と平面上同一に位置（点接触）するよ
うに点で形成されている。また、この実施例の位置決め
部１３ｂは、基体部９の外辺部１２ｂのうちフィレット
形成部１１ｂ、１１ｃに繋がる図示左端部分と図示右端
部分を除く外辺部分であって、チップ部品３のエッジ部
８ｂと平面上同一に位置（線接触）するように直線状に
形成されている。なお、その他の位置決め部１３ｄは、
位置決め部１３ｂと同様に直線状に形成されている。
【００３４】以上のように、位置決め部１３ａ〜１３ｄ
は、チップ部品３の各エッジ部８ａ〜８ｄに線接触する
必要はなく、チップ部品３の各エッジ部８ａ〜８ｄに点
接触するようにしても、半田層４の位置決め部１３ａ〜
１３ｄによりチップ部品３の位置決めを行うことができ
る。
は、チップ部品３の各エッジ部８ａ〜８ｄに線接触する
必要はなく、チップ部品３の各エッジ部８ａ〜８ｄに点
接触するようにしても、半田層４の位置決め部１３ａ〜
１３ｄによりチップ部品３の位置決めを行うことができ
る。
【００３５】〔変形例〕この実施例では、本発明を厚膜
集積回路装置としてのハイブリッドＩＣ１に用いたが、
本発明を薄膜集積回路装置に用いても良い。また、ＩＣ
レギュレータ以外の電気部品の集積回路装置として利用
しても良い。この実施例では、半導体のパワー素子とし
てパワートランジスタを用いたが、半導体のパワー素子
としてサイリスタ、ＩＧＢＴ（交流直流変換回路・イン
バータ回路）やＤＣ−ＤＣコンバータ回路を用いても良
い。
集積回路装置としてのハイブリッドＩＣ１に用いたが、
本発明を薄膜集積回路装置に用いても良い。また、ＩＣ
レギュレータ以外の電気部品の集積回路装置として利用
しても良い。この実施例では、半導体のパワー素子とし
てパワートランジスタを用いたが、半導体のパワー素子
としてサイリスタ、ＩＧＢＴ（交流直流変換回路・イン
バータ回路）やＤＣ−ＤＣコンバータ回路を用いても良
い。
【００３６】この実施例では、フィレット形成部として
略Ｌ字形状、長方形状、略３／４円形状のフィレット形
成部１１ａ〜１１ｄを設けたが、フィレット形成部とし
て三角以上の多角形状、楕円形状、長円形状のフィレッ
ト形成部を設けても良い。この実施例では、チップ部品
として外形形状が正方形状のチップ部品３を設けたが、
チップ部品として外形形状が長方形状のチップ部品を設
けても良い。また、チップ部品の外形形状として三角形
以上の多角形状を用いても良い。
略Ｌ字形状、長方形状、略３／４円形状のフィレット形
成部１１ａ〜１１ｄを設けたが、フィレット形成部とし
て三角以上の多角形状、楕円形状、長円形状のフィレッ
ト形成部を設けても良い。この実施例では、チップ部品
として外形形状が正方形状のチップ部品３を設けたが、
チップ部品として外形形状が長方形状のチップ部品を設
けても良い。また、チップ部品の外形形状として三角形
以上の多角形状を用いても良い。
【図面の簡単な説明】
【図１】（ａ）がハイブリッドＩＣの構造を示した平面
図で、（ｂ）はハイブリッドＩＣの構造を示した断面図
である（第１実施例）。
図で、（ｂ）はハイブリッドＩＣの構造を示した断面図
である（第１実施例）。
【図２】半田層の外形形状を示した平面図である（第１
実施例）。
実施例）。
【図３】チップ部品の実装工程を示した工程図である
（第１実施例）。
（第１実施例）。
【図４】半田層の外形形状を示した平面図である（第２
実施例）。
実施例）。
【図５】半田層の外形形状を示した平面図である（第３
実施例）。
実施例）。
【図６】半田層の外形形状を示した平面図である（第４
実施例）。
実施例）。
【図７】（ａ）がハイブリッドＩＣの構造を示した平面
図で、（ｂ）はハイブリッドＩＣの構造を示した断面図
である（従来例）。
図で、（ｂ）はハイブリッドＩＣの構造を示した断面図
である（従来例）。
１ ハイブリッドＩＣ（集積回路装置） ２ セラミック基板 ３ チップ部品 ４ 半田層 ５ 厚膜導体（導体配線） ６ ガラス保護膜 ７ａ〜 ７ｄ コーナー部 ８ａ〜 ８ｄ エッジ部 １０ａ〜１０ｄ 角部 １１ａ〜１１ｄ フィレット形成部 １３ａ〜１３ｄ 位置決め部
Claims (4)
- 【請求項１】導体配線が形成された基板と、この基板上
に実装された多角形状のチップ部品と、前記基板の上面
と前記チップ部品の下面との間に介在して前記導体配線
と前記チップ部品とを電気的かつ機械的に接続する半田
層とを備えた集積回路装置において、 前記チップ部品は、外側に向かって突き出た複数個のコ
ーナー部、および隣合うコーナー部同士を繋ぐ複数個の
エッジ部を有し、 前記半田層は、その外形形状において前記コーナー部付
近に設けられ、前記コーナー部の外形線よりも外側に大
きく広げたフィレット形成部、および前記エッジ部の直
下に設けられ、前記エッジ部の一部と平面上同一に位置
する位置決め部を有することを特徴とする集積回路装
置。 - 【請求項２】請求項１に記載の集積回路装置において、 前記チップ部品は、そのチップ部品単体で構成されたベ
アチップであることを特徴とする集積回路装置。 - 【請求項３】請求項１または請求項２に記載の集積回路
装置において、 前記チップ部品は、半導体のパワー素子であることを特
徴とする集積回路装置。 - 【請求項４】請求項１ないし請求項３のいずれかに記載
の集積回路装置において、 前記位置決め部は、前記チップ部品の複数個のエッジ部
にそれぞれ少なくとも１つの辺で平面上同一に位置する
ことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318949A JPH09162203A (ja) | 1995-12-07 | 1995-12-07 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318949A JPH09162203A (ja) | 1995-12-07 | 1995-12-07 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162203A true JPH09162203A (ja) | 1997-06-20 |
Family
ID=18104796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7318949A Pending JPH09162203A (ja) | 1995-12-07 | 1995-12-07 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162203A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006132130A1 (ja) * | 2005-06-06 | 2006-12-14 | Rohm Co., Ltd. | 半導体装置、基板および半導体装置の製造方法 |
| JP2007081064A (ja) * | 2005-09-13 | 2007-03-29 | Rohm Co Ltd | 半導体装置、基板及び半導体装置の製造方法 |
| JP2011199309A (ja) * | 2011-06-06 | 2011-10-06 | Rohm Co Ltd | 半導体装置 |
| JP2011254048A (ja) * | 2010-06-04 | 2011-12-15 | Denso Corp | 半導体装置の製造方法 |
| JP2012222128A (ja) * | 2011-04-08 | 2012-11-12 | Nichicon Corp | パワーモジュール |
| JP2017212354A (ja) * | 2016-05-26 | 2017-11-30 | ローム株式会社 | Ｌｅｄモジュール |
-
1995
- 1995-12-07 JP JP7318949A patent/JPH09162203A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006132130A1 (ja) * | 2005-06-06 | 2006-12-14 | Rohm Co., Ltd. | 半導体装置、基板および半導体装置の製造方法 |
| US8810016B2 (en) | 2005-06-06 | 2014-08-19 | Rohm Co., Ltd. | Semiconductor device, substrate and semiconductor device manufacturing method |
| US9520374B2 (en) | 2005-06-06 | 2016-12-13 | Rohm Co., Ltd. | Semiconductor device, substrate and semiconductor device manufacturing method |
| JP2007081064A (ja) * | 2005-09-13 | 2007-03-29 | Rohm Co Ltd | 半導体装置、基板及び半導体装置の製造方法 |
| JP2011254048A (ja) * | 2010-06-04 | 2011-12-15 | Denso Corp | 半導体装置の製造方法 |
| JP2012222128A (ja) * | 2011-04-08 | 2012-11-12 | Nichicon Corp | パワーモジュール |
| JP2011199309A (ja) * | 2011-06-06 | 2011-10-06 | Rohm Co Ltd | 半導体装置 |
| JP2017212354A (ja) * | 2016-05-26 | 2017-11-30 | ローム株式会社 | Ｌｅｄモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307465B1 (ko) | 파워모듈 | |
| JP5176507B2 (ja) | 半導体装置 | |
| US4710798A (en) | Integrated circuit chip package | |
| KR900000206B1 (ko) | 전력용 반도체 모듈의 배선구조 | |
| US4949220A (en) | Hybrid IC with heat sink | |
| KR19990006272A (ko) | 반도체 패키지 및 이것을 사용한 반도체 모듈 | |
| JPH09162203A (ja) | 集積回路装置 | |
| JPH08148647A (ja) | 半導体装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| KR970069482A (ko) | 반도체 장치 및 그의 제조방법과 그의 실장방법 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JP2767517B2 (ja) | 電力用半導体モジュール | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPH0613535A (ja) | 電子部品搭載装置 | |
| JP3011502B2 (ja) | 混成集積回路 | |
| JPS63250850A (ja) | 半導体メモリモジユ−ル | |
| JPH07283344A (ja) | 半導体装置 | |
| JPH0728111B2 (ja) | 電気回路 | |
| JPS59208765A (ja) | 半導体装置用パツケ−ジ | |
| JPH0728119B2 (ja) | 電子部品搭載用基板の電極構造 | |
| JPH0279441A (ja) | パツケージ | |
| JPH065762A (ja) | 混成集積回路 | |
| JP2003197860A (ja) | インテリジェントパワーモジュール | |
| JPH03263859A (ja) | トランジスタ実装基板構造体 | |
| JPH027454A (ja) | 電子部品実装構造 |