JP2011254048A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011254048A JP2011254048A JP2010128772A JP2010128772A JP2011254048A JP 2011254048 A JP2011254048 A JP 2011254048A JP 2010128772 A JP2010128772 A JP 2010128772A JP 2010128772 A JP2010128772 A JP 2010128772A JP 2011254048 A JP2011254048 A JP 2011254048A
- Authority
- JP
- Japan
- Prior art keywords
- solder layer
- solder
- temperature solder
- temperature
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】はんだ30を、ヒートシンク20側から、Pbフリーはんだよりなる低温はんだ層31、低温はんだ層31よりも融点の高いPbフリーはんだよりなり且つ半導体素子10との接合面が平坦面である高温はんだ層32が積層されてなるものとし、はんだ付けのときには、高温はんだ層32の接合面の平坦性を維持するように高温はんだ層32は固体状態としつつ、低温はんだ層31を、その全体が溶融した状態とする第1の溶融工程を行い、その後、高温はんだ層32の接合面上に半導体素子20を搭載し、続いて、低温はんだ層31とともに高温はんだ層32も溶融させてはんだ付けを行う第2の溶融工程を行う。
【選択図】図1
Description
図1は、本発明の第1実施形態に係る半導体装置の製造方法を断面的に示す工程図である。ここで、図1において(a)、(c)、(e)の順に工程を進めて最終的に(e)に示される半導体装置を完成させるものであり、また(b)は(a)中のA部拡大図、(d)は(c)中のB部拡大図である。
図4は、本発明の第2実施形態に係る半導体装置の製造方法を断面的に示す工程図である。ここで、図4において(a)、(c)、(e)の順に工程を進めて最終的に(e)に示される半導体装置を完成させるものであり、また(b)は(a)中のE部拡大図、(d)は(c)中のF部拡大図である。
このとき、半導体素子10と高温はんだ層32の両接合面の間には、第2の低温はんだ層33が存在するものの、上述したように、その山形状は非常になだらかであるから、半導体素子10の接合面の全体が第2の低温はんだ層33と接触する。
図5は、本発明の第3実施形態に係る半導体装置の製造方法を平面的に示す工程図である。本実施形態は、上記第1実施形態において、はんだ30の平面形状を変更したものであり、矩形板状のはんだ30の4つの角部の外部にはんだを広げることで、当該4つの角部におけるはんだ引け防止するようにしたところが相違するものである。
11 半導体素子の角部
20 基板としてのヒートシンク
30 はんだ
30a 拡張部
31 低温はんだ層
32 高温はんだ層
33 第2の低温はんだ層
Claims (4)
- シリコンよりなる矩形板状の半導体素子(10)を、基板(20)上にPbフリーはんだよりなるはんだ(30)を介してはんだ付けしてなる半導体装置の製造方法において、
前記はんだ(30)を、前記基板(20)側から、Pbフリーはんだよりなる低温はんだ層(31)、前記低温はんだ層(31)よりも融点の高いPbフリーはんだよりなり且つ前記半導体素子(10)との接合面が平坦面である高温はんだ層(32)が積層されてなるものとし、
前記はんだ付けのときには、前記高温はんだ層(32)の前記接合面の平坦性を維持するように前記高温はんだ層(32)は固体状態としつつ、前記低温はんだ層(31)を、その全体が溶融した状態とする第1の溶融工程を行い、
その後、前記高温はんだ層(32)の前記接合面上に前記半導体素子(20)を搭載し、
続いて、前記低温はんだ層(31)とともに前記高温はんだ層(32)も溶融させてはんだ付けを行う第2の溶融工程を行うことを特徴とする半導体装置の製造方法。 - 前記はんだ(30)においては、前記高温はんだ層(32)の方が前記低温はんだ層(31)よりも厚いものとすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記はんだ(30)を、前記基板(20)側から、前記低温はんだ層(31)、前記高温はんだ層(32)が積層されてなるものとしつつ、さらに、前記高温はんだ層(32)の前記接合面上に、前記高温はんだ層(32)よりも融点の低いPbフリーはんだよりなり且つ前記低温はんだ層(31)よりも薄い第2の低温はんだ層(33)が積層されたものとし、
前記第1の溶融工程では、前記第2の低温はんだ層(33)も、その全体が溶融した状態とし、
その後、前記第2の低温はんだ層(33)を介して、前記高温はんだ層(32)の前記接合面上に前記半導体素子(10)を搭載し、
続く前記第2の溶融工程では、前記低温はんだ層(31)、前記高温はんだ層(32)および前記第2の低温はんだ層(33)のすべてを溶融させて、はんだ付けを行うことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記はんだ(30)は、前記半導体素子(10)に対応した矩形板状をなすとともに、前記半導体素子(10)の角部(11)に対応する前記はんだ(30)の角部には、前記はんだ(30)の辺よりも外側にはみ出すように前記はんだ(30)の一部を拡張した部分である拡張部(30a)が設けられたものとすることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010128772A JP5604995B2 (ja) | 2010-06-04 | 2010-06-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010128772A JP5604995B2 (ja) | 2010-06-04 | 2010-06-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011254048A true JP2011254048A (ja) | 2011-12-15 |
JP5604995B2 JP5604995B2 (ja) | 2014-10-15 |
Family
ID=45417717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010128772A Expired - Fee Related JP5604995B2 (ja) | 2010-06-04 | 2010-06-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5604995B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016190205A1 (ja) * | 2015-05-26 | 2016-12-01 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、及び接合材料 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162203A (ja) * | 1995-12-07 | 1997-06-20 | Denso Corp | 集積回路装置 |
JPH11186295A (ja) * | 1997-12-17 | 1999-07-09 | Mitsubishi Electric Corp | ハンダ付け方法 |
-
2010
- 2010-06-04 JP JP2010128772A patent/JP5604995B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162203A (ja) * | 1995-12-07 | 1997-06-20 | Denso Corp | 集積回路装置 |
JPH11186295A (ja) * | 1997-12-17 | 1999-07-09 | Mitsubishi Electric Corp | ハンダ付け方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016190205A1 (ja) * | 2015-05-26 | 2016-12-01 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、及び接合材料 |
JPWO2016190205A1 (ja) * | 2015-05-26 | 2017-10-05 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、及び接合材料 |
Also Published As
Publication number | Publication date |
---|---|
JP5604995B2 (ja) | 2014-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6380539B2 (ja) | 接合構造、接合材、及び接合方法 | |
JP4817418B2 (ja) | 回路装置の製造方法 | |
TWI523724B (zh) | A bonding material, a method for producing the same, and a method of manufacturing the bonding structure | |
TWI343294B (ja) | ||
KR20150133194A (ko) | 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
JP4877046B2 (ja) | 半導体装置およびその製造方法 | |
JP4765098B2 (ja) | 半導体装置およびその製造方法 | |
JP4959539B2 (ja) | 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部 | |
KR20110100154A (ko) | 파워 모듈용 기판, 파워 모듈용 기판의 제조 방법, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈 | |
JP2009283628A (ja) | 半導体素子実装方法 | |
JP5376356B2 (ja) | 電子素子の実装方法および該実装方法によって実装された電子部品 | |
JP2007243118A (ja) | 半導体装置 | |
JP2007311526A (ja) | パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール | |
KR100808746B1 (ko) | 회로 장치의 제조 방법 | |
JP2011109000A (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
JP5604995B2 (ja) | 半導体装置の製造方法 | |
JP5576627B2 (ja) | 半導体装置の製造方法 | |
JP2009277777A (ja) | はんだボール搭載方法及び電子部品実装用部材 | |
JP6287310B2 (ja) | 電子部品、電子部品の製造方法及び電子装置の製造方法 | |
KR20110100152A (ko) | 파워 모듈용 기판, 파워 모듈용 기판의 제조 방법, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈 | |
JP2004119944A (ja) | 半導体モジュールおよび実装基板 | |
JP4013807B2 (ja) | 熱電モジュールの製造方法 | |
JP2008034514A (ja) | 半導体装置 | |
JP2004281634A (ja) | 積層実装型半導体装置の製造方法 | |
JP4910789B2 (ja) | パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140811 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |