JPWO2016190205A1 - 半導体装置、半導体装置の製造方法、及び接合材料 - Google Patents

半導体装置、半導体装置の製造方法、及び接合材料 Download PDF

Info

Publication number
JPWO2016190205A1
JPWO2016190205A1 JP2017520658A JP2017520658A JPWO2016190205A1 JP WO2016190205 A1 JPWO2016190205 A1 JP WO2016190205A1 JP 2017520658 A JP2017520658 A JP 2017520658A JP 2017520658 A JP2017520658 A JP 2017520658A JP WO2016190205 A1 JPWO2016190205 A1 JP WO2016190205A1
Authority
JP
Japan
Prior art keywords
layer
solder layer
tin
solder
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017520658A
Other languages
English (en)
Other versions
JP6345347B2 (ja
Inventor
典也 南
典也 南
出田　吾朗
吾朗 出田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016190205A1 publication Critical patent/JPWO2016190205A1/ja
Application granted granted Critical
Publication of JP6345347B2 publication Critical patent/JP6345347B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)

Abstract

半導体装置（１）は、半導体素子（２）の第１の電極（２３）と支持部材（４）の第２の電極（５）とを接合する接合部（３）を備える。接合部（３）は、半導体素子（２）側から順に、第１のはんだ層（３１）と、拡散防止層（３２）と、第２のはんだ層（３３）とを含む。第２のはんだ層（３３）は、第１のはんだ層（３１）の第１の融点よりも低い第２の融点を有する。拡散防止層（３２）は、第１のはんだ層（３１）と第２のはんだ層（３３）との間の相互拡散を防止する。第２のはんだ層（３３）は錫（Ｓｎ）を含む。第２の電極（５）と、拡散防止層（３２）と、第２のはんだ層（３３）とは、金（Ａｕ）を含まない。そのため、半導体装置（１）は、半導体素子（２）に発生する応力が低減されるとともに信頼性の高い接合部を備える。

Description

本発明は、半導体装置、半導体装置の製造方法、及び接合材料に関する。
半導体レーザ素子のような光半導体素子、またはパワー半導体素子のような半導体素子を備えた半導体装置が知られている（特許文献１を参照）。
特許文献１には、金錫（Ａｕ−Ｓｎ）はんだを用いて、半導体素子をサブマウントに接合することが記載されている。金錫（Ａｕ−Ｓｎ）はんだは、３００℃以上の高い融点を有する。ガリウムヒ素（ＧａＡｓ）からなる半導体素子の熱膨張率は、窒化アルミニウム（ＡｌＮ）または炭化珪素（ＳｉＣ）などからなるサブマウントの熱膨張係数と異なる。そのため、半導体素子とサブマウントとの間に金錫（Ａｕ−Ｓｎ）はんだを設け、この金錫（Ａｕ−Ｓｎ）はんだを溶融させた後、室温に冷却することによって、金錫（Ａｕ−Ｓｎ）はんだを用いて半導体素子をサブマウントに接合すると、半導体素子とサブマウントとの熱膨張係数の差、及び、金錫（Ａｕ−Ｓｎ）はんだの融点と室温との温度差によって、半導体素子に応力が加わる。
この応力によって、半導体素子の特性が変動してしまう。半導体素子のこの特性変動を抑制するため、特許文献１に記載の半導体装置では、半導体素子と金錫（Ａｕ−Ｓｎ）はんだとの間、並びに、サブマウントと金錫（Ａｕ−Ｓｎ）はんだとの間に、金（Ａｕ）めっき層または錫ビスマス（Ｓｎ−Ｂｉ）層からなる応力緩和層が形成されている。応力緩和層を構成する金及び錫ビスマス（Ｓｎ−Ｂｉ）合金は、半導体素子よりも低いヤング率を有する。半導体素子に加わる応力をこの応力緩和層によって低減し、半導体素子の特性が変動することを抑制している。
特開２００９−１１１０６５号公報
しかし、特許文献１に記載の半導体装置では、半導体素子とサブマウントとの接合に、融点の高い金錫（Ａｕ−Ｓｎ）はんだを用いている。そのため、半導体素子とサブマウントとの熱膨張係数の差、及び、金錫（Ａｕ−Ｓｎ）はんだの融点と室温との温度差によって半導体素子に発生する応力が大きい。その結果、応力緩和層を用いても、半導体素子に発生する応力を十分に低減することは難しい。
また、応力緩和層に錫ビスマス（Ｓｎ−Ｂｉ）層を用いた場合には、半導体素子の電極、サブマウントの電極などに含まれる金（Ａｕ）、及び、金錫（Ａｕ−Ｓｎ）はんだに含まれる金（Ａｕ）が、応力緩和層に含まれる錫（Ｓｎ）と反応して、ＡｕＳｎ4からなる金属間化合物が形成される。ＡｕＳｎ4からなる金属間化合物は、硬く、かつ、脆い。その上、金（Ａｕ）への錫（Ｓｎ）の拡散速度は大きく、金（Ａｕ）は錫（Ｓｎ）と金属間化合物を形成しやすいため、半導体素子とサブマウントとの間の接合部に形成されるＡｕＳｎ4からなる金属間化合物は、大きな膜厚を有する。その結果、半導体素子とサブマウントとの間の接合部の信頼性が低い。
本発明は、上記の課題を鑑みてなされたものであり、その目的は、半導体素子に発生する応力を低減するとともに信頼性の高い接合部を備える半導体装置を提供することである。
本発明の別の目的は、半導体素子に発生する応力を低減するとともに信頼性の高い接合部を備える半導体装置を製造することができる半導体装置の製造方法を提供することである。
本発明のさらに別の目的は、半導体素子に発生する応力を低減するとともに信頼性の高い接合部を得ることができる接合材料を提供することである。
本発明の半導体装置は、第１の電極を有する半導体素子と、半導体素子を支持する支持部材とを備える。支持部材は、第２の電極を含む。本発明の半導体装置は、半導体素子の第１の電極と支持部材の第２の電極とを接合する接合部を、さらに備える。接合部は、半導体素子側から順に、第１のはんだ層と、拡散防止層と、第２のはんだ層とを含む。第２のはんだ層は、第１のはんだ層の第１の融点よりも低い第２の融点を有する。拡散防止層は、第１のはんだ層と第２のはんだ層との間の相互拡散を防止する。第２のはんだ層は錫（Ｓｎ）を含む。第２の電極と、拡散防止層と、第２のはんだ層とは、金（Ａｕ）を含まない。なお、本明細書において、金（Ａｕ）を含まないことは、金（Ａｕ）を全く含まないことに限られず、不可避不純物として金（Ａｕ）が含まれることも意味する。不可避不純物として含まれる金の濃度は、５×１０-3重量％以下である。
本発明の半導体装置の製造方法は、半導体素子の第１の電極と、半導体素子を支持する支持部材の第２の電極との間に、接合材料を設けることを備える。接合材料は、半導体素子側から順に、第１のはんだ層と、拡散防止層と、第２のはんだ層とを含む。第２のはんだ層は、第１のはんだ層の第１の融点よりも低い第２の融点を有する。拡散防止層は、第１のはんだ層と第２のはんだ層との間の相互拡散を防止する。第２のはんだ層は錫（Ｓｎ）を含む。第２の電極と、拡散防止層と、第２のはんだ層とは、金（Ａｕ）を含まない。本発明の半導体装置の製造方法は、接合材料を、第１のはんだ層の第１の融点以上の第１の温度で加熱することと、接合材料を第１の温度で加熱した後、接合材料を、第２のはんだ層の第２の融点未満の第２の温度まで冷却して、半導体素子の第１の電極と支持部材の第２の電極とを接合する接合部を形成することとを、さらに備える。
本発明の接合材料は、第１のはんだ層と、第１のはんだ層の第１の融点よりも低い第２の融点を有する第２のはんだ層と、第１のはんだ層と第２のはんだ層との間に設けられた拡散防止層とを備える。拡散防止層は、第１のはんだ層と第２のはんだ層との間の相互拡散を防止する。第２のはんだ層は錫（Ｓｎ）を含む。拡散防止層と第２のはんだ層とは、金（Ａｕ）を含まない。
本発明の半導体装置では、接合部は、半導体素子側から順に、第１のはんだ層と、拡散防止層と、第２のはんだ層とを含む。第２のはんだ層は、第１のはんだ層の第１の融点よりも低い第２の融点を有する。拡散防止層は、第１のはんだ層と第２のはんだ層との間の相互拡散を防止する。そのため、第１のはんだ層が第２のはんだ層に拡散することにより、第２のはんだ層の第２の融点が上昇して、接合部の第２のはんだ層の第２の融点と室温との温度差が増大することを、拡散防止層は抑制することができる。接合部がすべて凝固する温度と室温との温度差、すなわち、第２のはんだ層の第２の融点と室温との温度差を小さくすることができる。その結果、本発明の半導体装置によれば、半導体素子２と支持部材４との熱膨張係数の差、及び、接合部の融点と室温との温度差によって半導体素子２に発生する応力を低減することができる。
また、本発明の半導体装置では、第１のはんだ層と第２のはんだ層との間に、第１のはんだ層と第２のはんだ層との間の相互拡散を防止する拡散防止層が設けられている。第２のはんだ層は錫（Ｓｎ）を含む。第２の電極と、拡散防止層と、第２のはんだ層とは、金（Ａｕ）を含まない。そのため、第１のはんだ層と第２のはんだ層とが相互に拡散してＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が大きな膜厚で形成されることを、拡散防止層によって防止することができる。さらに、第２のはんだ層と拡散防止層との界面、及び、第２のはんだ層と支持部材の第２の電極との界面に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本発明の半導体装置によれば、半導体素子に発生する応力を低減するとともに信頼性の高い接合部を備える半導体装置を提供することができる。
本発明の半導体装置の製造方法では、第１のはんだ層と、第１のはんだ層の第１の融点よりも低い第２の融点を有する第２のはんだ層とを有する接合材料を第１の温度で加熱した後、第２のはんだ層の第２の融点未満の第２の温度まで冷却して、接合部を形成している。拡散防止層は、第１のはんだ層と第２のはんだ層との間の相互拡散を防止する。第１のはんだ層が第２のはんだ層に拡散することにより、第２のはんだ層の第２の融点が上昇して、接合材料の第２のはんだ層の第２の融点と室温との温度差が増大することを、拡散防止層は抑制することができる。そのため、接合材料がすべて凝固する温度と室温との温度差、すなわち、第２のはんだ層の第２の融点と室温との温度差を小さくすることができる。その結果、本発明の半導体装置の製造方法によれば、半導体素子と支持部材との熱膨張係数の差、及び、接合材料の融点と室温との温度差によって半導体素子に発生する応力を低減することができる。
また、本発明の半導体装置の製造方法では、第１のはんだ層と第２のはんだ層との間に、第１のはんだ層と第２のはんだ層との間の相互拡散を防止する拡散防止層が設けられている。第２の電極と、拡散防止層と、第２のはんだ層とは、金（Ａｕ）を含まない。そのため、第１のはんだ層と第２のはんだ層とが相互に拡散して、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることを、拡散防止層によって防止することができる。さらに、第２のはんだ層と拡散防止層との界面、及び、第２のはんだ層と支持部材の第２の電極の界面との間に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本実施の形態の半導体装置の製造方法によれば、半導体素子に発生する応力を低減するとともに信頼性の高い接合部を備える半導体装置を製造することができる。
本発明の接合材料は、第１のはんだ層と、第１のはんだ層の第１の融点よりも低い第２の融点を有する第２のはんだ層と、第１のはんだ層と第２のはんだ層との間に設けられた拡散防止層とを備える。拡散防止層は、第１のはんだ層と第２のはんだ層との間の相互拡散を防止する。第１のはんだ層が第２のはんだ層に拡散することにより、第２のはんだ層の第２の融点が上昇して、接合材料の第２のはんだ層の第２の融点と室温との温度差が増大することを、拡散防止層は抑制することができる。そのため、半導体素子と支持部材との熱膨張係数の差、及び、接合材料の融点と室温との温度差によって半導体素子に発生する応力を低減することができる。
また、本発明の接合材料では、拡散防止層は、第１のはんだ層と第２のはんだ層との間の相互拡散を防止する。第２のはんだ層は錫（Ｓｎ）を含む。拡散防止層と第２のはんだ層とは、金（Ａｕ）を含まない。そのため、第１のはんだ層と第２のはんだ層とが相互に拡散してＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が大きな膜厚で形成されることを、拡散防止層によって防止することができる。さらに、第２のはんだ層と拡散防止層との界面に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本発明の接合材料によれば、半導体素子に発生する応力を低減するとともに信頼性の高い接合部を得ることができる。
本発明の実施の形態１から実施の形態５に係る半導体装置の概略斜視図である。 本発明の実施の形態１から実施の形態５に係る半導体装置の、図１に示す断面線ＩＩ−ＩＩにおける概略断面拡大図である。 本発明の実施の形態１から実施の形態４に係る接合材料を示す図である。 本発明の実施の形態１から実施の形態５に係る半導体装置の製造方法の一工程を示す、概略部分断面図である。 本発明の実施の形態１、実施の形態２、及び実施の形態５に係る半導体装置の製造方法の一工程を示す、概略部分断面図である。 本発明の実施の形態１、並びに実施の形態３から実施の形態５に係る半導体装置の製造方法における温度プロファイルを示す図である。 本発明の実施の形態１から実施の形態５に係る半導体装置の製造方法の一工程を示す、概略部分断面図である。 本発明の実施の形態２に係る半導体装置の製造方法における温度プロファイルを示す図である。 本発明の実施の形態３に係る半導体装置の製造方法の一工程を示す、概略部分断面図である。 本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す、概略部分断面図である。 本発明の実施の形態５に係る接合材料の概略部分断面図である。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１及び図２を参照して、本実施の形態の半導体装置１は、主に、半導体素子２、接合部３、及び支持部材４を備える。
半導体素子２として、半導体レーザ素子のような光半導体素子、またはパワー半導体素子を例示することができる。半導体素子２は、半導体基板２１と、半導体層２２と、第１の電極２３と、他方の電極２４とを有する。半導体基板２１の材料として、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、インジウムリン（ＩｎＰ）、炭化シリコン（ＳｉＣ）、シリコン（Ｓｉ）を例示することができる。半導体層２２は、半導体素子２の機能を奏する層を含む。例えば、半導体素子２が半導体レーザ素子である場合には、半導体層２２は、レーザ光を放射する活性層を含む。半導体素子２がパワー半導体素子である場合には、半導体層２２は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を構成する半導体層を含んでもよい。
第１の電極２３は、半導体素子２の電極のうち、支持部材４側に位置する電極である。第１の電極２３は、金（Ａｕ）を含んでいてもよい。本実施の形態では、第１の電極２３の材料は、金（Ａｕ）である。第１の電極２３と半導体層２２との密着力を高めるために、第１の電極２３と半導体層２２との間に、図示しない密着層が設けられてもよい。密着層として、ニッケル（Ｎｉ）／パラジウム（Ｐｄ）／金（Ａｕ）を例示することができる。他方の電極２４は、半導体素子２の電極のうち、支持部材４と反対側に位置する電極である。他方の電極２４は、金（Ａｕ）を含んでいてもよい。他方の電極２４の材料として、金（Ａｕ）、ニッケル（Ｎｉ）／パラジウム（Ｐｄ）／金（Ａｕ）を例示することができる。
支持部材４は、半導体素子２を支持する部材である。支持部材４として、サブマウント、絶縁基板を例示することができる。支持部材４は、半導体基板２１及び半導体層２２の少なくとも１つと異なる熱膨張係数を有してもよい。半導体素子２で発生する熱を効率的に放散するために、支持部材４は、高い熱伝導率を有することが好ましい。支持部材４の材料として、窒化アルミニウム（ＡｌＮ）、炭化珪素（ＳｉＣ）、銅（Ｃｕ）、銅（Ｃｕ）合金を例示することができる。
支持部材４は、第２の電極５を含む。第２の電極５は、金（Ａｕ）を含んでいない。接合部３と接する第２の電極５の表面は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料であってもよい。このような材料として、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）を例示することができる。接合部３と接する第２の電極５の表面は、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）のいずれかで形成されていてもよい。第２の電極５は、例えば、ニッケル（Ｎｉ）コーティング層が施されたアルミニウム（Ａｌ）、チタン（Ｔｉ）／白金（Ｐｔ）、銅（Ｃｕ）のいずれかで形成されてもよい。ニッケル（Ｎｉ）コーティング層は、第２のはんだ層３３と第２の電極５との密着性を高めるために設けられている。チタン（Ｔｉ）は、支持部材４と第２の電極５との密着性を高めるために設けられている。
第２の電極５と、錫（Ｓｎ）を含むはんだ合金から構成される第２のはんだ層３３との界面に、金属間化合物が形成されることがある。接合部３と接する第２の電極５の表面が、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成されるため、この金属間化合物の膜厚は、ＡｕＳｎ4の金属間化合物の膜厚よりも小さい。また、金属間化合物の生成量が少ないため、第２のはんだ層３３と第２の電極５との界面にカーケンダルボイドが多量に発生することを防止することができる。そのため、接合部３の信頼性が低下することをさらに抑制することができる。
半導体素子２と支持部材４との間に接合部３が設けられる。接合部３は、半導体素子２の第１の電極２３と支持部材４の第２の電極５とを接合する。接合部３は、半導体素子２側から順に、第１のはんだ層３１と、拡散防止層３２と、第２のはんだ層３３とを含む。接合材料３ｐを加熱し、溶融し、冷却することによって、接合部３が形成される。
第１のはんだ層３１は、金（Ａｕ）を含むはんだ合金から形成されてもよい。第１のはんだ層３１は、金錫（Ａｕ−Ｓｎ）系はんだ合金で構成されてもよい。金錫（Ａｕ−Ｓｎ）系はんだ合金は、金錫（Ａｕ−Ｓｎ）はんだ合金、または、金（Ａｕ）と錫（Ｓｎ）と他の金属元素を含み、他の金属元素は金（Ａｕ）及び錫（Ｓｎ）よりも含有量が少ないはんだ合金を意味する。本実施の形態では、第１のはんだ層３１は、Ａｕ5ＳｎとＡｕＳｎとで構成される金錫（Ａｕ−Ｓｎ）はんだ合金である。金錫（Ａｕ−Ｓｎ）はんだ合金は、７０Ａｕ−Ｓｎと８２Ａｕ−Ｓｎとの間の組成を有してもよい。本明細書において、元素記号の前の数字は、はんだ合金中の当該元素の割合を重量パーセントで表した数字である。例えば、７０Ａｕ−Ｓｎは、金（Ａｕ）を７０重量％含む金錫（Ａｕ−Ｓｎ）はんだ合金を意味する。より特定的には、第１のはんだ層３１を構成する金錫（Ａｕ−Ｓｎ）はんだ合金の組成は、８０Ａｕ−Ｓｎであってもよい。８０Ａｕ−Ｓｎはんだ合金の融点は２８０℃である。
第１のはんだ層３１を構成する金錫（Ａｕ−Ｓｎ）はんだ合金の組成は、７０Ａｕ−Ｓｎと８０Ａｕ−Ｓｎとの間であってもよい。接合部３の第１のはんだ層３１の組成を７０Ａｕ−Ｓｎと８０Ａｕ−Ｓｎとの間に定めることにより、金（Ａｕ）の含有量が多い第１のはんだ層３１を得ることができる。そのため、接合材料３ｐを加熱する際に、第１のはんだ層３１と拡散防止層３２との界面に金属間化合物が形成されて、第１のはんだ層３１中に含まれる錫（Ｓｎ）の量が減少しても、第１のはんだ層３１の第１の融点Ｔm1の上昇を抑制することができる。そのため、第１のはんだ層３１の第１の融点Ｔm1が上昇して、第１のはんだ層３１の溶融が十分でないことによる、接合部３における半導体素子２と支持部材４との接合不良を防止することができる。
第２のはんだ層３３は、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する。第２のはんだ層３３の第２の融点Ｔm2は、第１のはんだ層３１の第１の融点Ｔm1よりも、１０℃以上、好ましくは３０℃以上、さらに好ましくは５０℃以上低くてもよい。第２のはんだ層３３は、室温（２５℃）よりも、１００℃以上高い第２の融点Ｔm2を有してもよい。第２のはんだ層３３は錫（Ｓｎ）を含む。第２のはんだ層３３は、金（Ａｕ）を含まない。第２のはんだ層３３は、第１のはんだ層３１よりも、金（Ａｕ）の含有量が少なく、かつ、錫（Ｓｎ）の含有量が多いため、第２のはんだ層３３は、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有してもよい。第２のはんだ層３３は、第１のはんだ層３１と同程度の厚さを有してもよい。第２のはんだ層３３は、第１のはんだ層３１と同程度の体積を有してもよい。
第２のはんだ層３３は、錫ビスマス（Ｓｎ−Ｂｉ）系はんだ合金、錫銀（Ｓｎ−Ａｇ）系はんだ合金、錫銅（Ｓｎ−Ｃｕ）系はんだ合金、錫亜鉛（Ｓｎ−Ｚｎ）系はんだ合金のいずれかで形成されてもよい。錫ビスマス（Ｓｎ−Ｂｉ）系はんだ合金は、錫ビスマス（Ｓｎ−Ｂｉ）合金、または、錫（Ｓｎ）とビスマス（Ｂｉ）と他の金属元素を含み、他の金属元素は錫（Ｓｎ）及びビスマス（Ｂｉ）よりも含有量が少ない合金を意味する。他の元素として、銀（Ａｇ）、銅（Ｃｕ）、インジウム（Ｉｎ）を例示することができる。
特定的には、錫ビスマス（Ｓｎ−Ｂｉ）系はんだ合金として、Ｓｎ−５７Ｂｉ、Ｓｎ−１Ａｇ−５７Ｂｉを例示することができる。錫銀（Ｓｎ−Ａｇ）系はんだ合金は、錫銀（Ｓｎ−Ａｇ）合金、または、錫（Ｓｎ）と銀（Ａｇ）と他の金属元素を含み、他の金属元素は錫（Ｓｎ）及び銀（Ａｇ）よりも含有量が少ない合金を意味する。
他の元素として、銅（Ｃｕ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）を例示することができる。錫銅（Ｓｎ−Ｃｕ）系はんだ合金は、錫銅（Ｓｎ−Ｃｕ）合金、または、錫（Ｓｎ）と銅（Ｃｕ）と他の金属元素を含み、他の金属元素は錫（Ｓｎ）及び銅（Ｃｕ）よりも含有量が少ない合金を意味する。他の元素として、銀（Ａｇ）、ニッケル（Ｎｉ）を例示することができる。錫亜鉛（Ｓｎ−Ｚｎ）系はんだ合金は、錫亜鉛（Ｓｎ−Ｚｎ）合金、または、錫（Ｓｎ）と亜鉛（Ｚｎ）と他の金属元素を含み、他の金属元素は錫（Ｓｎ）及び亜鉛（Ｚｎ）よりも含有量が少ない合金を意味する。他の元素として、ビスマス（Ｂｉ）を例示することができる。本実施の形態では、第２のはんだ層３３は、１３８℃の第２の融点Ｔm2を有するＳｎ−５７Ｂｉはんだ合金で形成されている。
拡散防止層３２は、金（Ａｕ）を含まない。そのため、第２のはんだ層が錫を含んでいても、拡散防止層３２と第２のはんだ層３３との界面に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。
拡散防止層３２は、第１のはんだ層３１と第２のはんだ層３３との間に位置する。拡散防止層３２は、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する。第１のはんだ層３１と第２のはんだ層３３との間の相互拡散によってＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が大きな膜厚で形成されることを、拡散防止層３２は抑制することができる。
また、第２のはんだ層３３の第２の融点Ｔm2よりも高い第１の融点Ｔm1を有する第１のはんだ層３１が第２のはんだ層３３に拡散して、第２のはんだ層３３の第２の融点Ｔm2が上昇することを、拡散防止層３２によって防止することができる。例えば、第１のはんだ層３１が金（Ａｕ）を含む場合、拡散防止層３２によって、第１のはんだ層３１に含まれる金（Ａｕ）が、第２のはんだ層３３に拡散して、第２のはんだ層３３の第２の融点Ｔm2が上昇することを防止することができる。そのため、接合材料３ｐの第２のはんだ層３３の第２の融点Ｔm2と室温のような第２の温度Ｔ2との温度差が増大することを抑制することができる。
拡散防止層３２を構成する材料は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料であってもよい。拡散防止層３２を構成する材料は、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料であってもよい。金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料である、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料として、ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）を例示することができる。
拡散防止層３２と、錫（Ｓｎ）を含むはんだ合金から構成される第２のはんだ層３３との界面に、金属間化合物が形成されることがある。例えば、拡散防止層３２がニッケル（Ｎｉ）で構成される場合、拡散防止層３２と、錫（Ｓｎ）を含むはんだ合金から構成される第２のはんだ層３３との界面に、Ｎｉ3Ｓｎ4で構成される金属間化合物が形成されることがある。しかし、Ｎｉ3Ｓｎ4からなる金属間化合物の厚さは、ＡｕＳｎからなる金属間化合物の厚さの４分の１未満にすぎない。
拡散防止層３２が鉄（Ｆｅ）で構成される場合、拡散防止層３２と、錫（Ｓｎ）を含むはんだ合金から構成される第２のはんだ層３３との界面に、ＦｅＳｎ2で構成される金属間化合物が形成されることがある。しかし、鉄（Ｆｅ）の錫（Ｓｎ）に対する拡散速度は、ニッケル（Ｎｉ）の錫（Ｓｎ）に対する拡散速度よりも遅く、金（Ａｕ）の錫（Ｓｎ）に対する拡散速度の約１万分の１にすぎない。拡散防止層３２が鉄（Ｆｅ）からなる場合には、拡散防止層３２がニッケル（Ｎｉ）からなる場合よりも、拡散防止層３２を薄くすることができる。
本実施の形態では、拡散防止層３２が、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成されるため、この金属間化合物の膜厚を、ＡｕＳｎ4の金属間化合物の膜厚よりも小さくすることができる。また、金属間化合物の生成量が少ないため、第２のはんだ層３３と拡散防止層３２との界面、及び第１のはんだ層３１と拡散防止層３２との界面に、カーケンダルボイドが多量に発生することを防止することができる。そのため、接合部３の信頼性が低下することを抑制することができる。
拡散防止層３２は、１μｍ以上１００μｍ以下、好ましくは１μｍ以上５０μｍ以下、さらに好ましくは５μｍ以上１０μｍ以下を有してもよい。拡散防止層３２は、第１のはんだ層３１及び第２のはんだ層のそれぞれよりも薄くてもよい。拡散防止層３２は、第１のはんだ層３１及び第２のはんだ層のそれぞれよりも小さな体積を有してもよい。
半導体素子２で発生する熱を効率的に放散するために、半導体装置１は、半導体素子２と反対側の支持部材４上に、ヒートシンク６をさらに備えてもよい。ヒートシンク６として、銅板を例示することができる。
半導体素子２の他方の電極２４と支持部材４の第２の電極５とは、配線７を通じて、電源８と電気的に接続されている。配線７として、金（Ａｕ）ワイヤを例示することができる。電源８から、電圧及び電流の少なくとも１つを半導体素子２の第１の電極２３と他方の電極２４との間に印加して、半導体素子２を動作させる。
図３から図７を参照して、本実施の形態の半導体装置１の製造方法及び接合材料３ｐについて説明する。
本実施の形態の半導体装置１の製造方法では、半導体素子２の第１の電極２３と、半導体素子２を支持する支持部材４の第２の電極５との間に、接合材料３ｐを設ける。支持部材４の第２の電極５上に接合材料３ｐを形成し（図３を参照）、それから、接合材料３ｐの上に半導体素子２を載置すること（図４を参照）によって、半導体素子２の第１の電極２３と、半導体素子２を支持する支持部材４の第２の電極５との間に、接合材料３ｐを設けてもよい。
支持部材４の第２の電極５上に接合材料３ｐを形成すること（図３を参照）は、めっき、または蒸着のような方法によって、支持部材４の第２の電極５上に第２のはんだ層３３を形成することと、めっき、または蒸着のような方法によって、第２のはんだ層３３上に拡散防止層３２を形成することと、めっき、または蒸着のような方法によって、拡散防止層３２上に第１のはんだ層３１を形成することとを含んでもよい。
本実施の形態では、第１のはんだ層３１は、金錫（Ａｕ−Ｓｎ）系合金で形成されている。第１のはんだ層３１は、接合部３の最上層である。周囲の雰囲気に露出する接合部３の最上面、すなわち、半導体素子２に最も近い面は、金錫（Ａｕ−Ｓｎ）系はんだ合金からなる第１のはんだ層３１で形成されている。そのため、本実施の形態の半導体装置１の製造方法では、フラックスを準備する必要がなく、かつ、周囲の雰囲気を水素ガスなどの還元雰囲気とする必要が無い。
接合材料３ｐの上に半導体素子２を載置すること（図４を参照）は、例えば、以下のように行ってもよい。接合材料３ｐが形成された支持部材４をステージ８０上に載置する。カメラなどの観察装置９０で、半導体素子２及び接合材料３ｐの位置を認識する。吸着装置などの保持部８１によって半導体素子２を保持しながら、保持部８１を有する搬送装置８２によって、半導体素子２を接合材料３ｐ上に位置決めして載置する。
接合材料３ｐは、第１のはんだ層３１と、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する第２のはんだ層３３と、第１のはんだ層３１と第２のはんだ層３３との間に設けられた拡散防止層３２とを備える。拡散防止層３２は、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する。第２のはんだ層３３は錫（Ｓｎ）を含む。拡散防止層３２と第２のはんだ層３３とは、金（Ａｕ）を含まない。第１のはんだ層３１は、金（Ａｕ）を含むはんだ合金から形成されてもよい。
第１のはんだ層３１は、金錫（Ａｕ−Ｓｎ）系合金で構成されてもよい。第１のはんだ層３１は、金錫（Ａｕ−Ｓｎ）合金であり、この金錫（Ａｕ−Ｓｎ）合金は、７０Ａｕ−Ｓｎと８２Ａｕ−Ｓｎとの間の組成を有してもよい。
第２のはんだ層３３は、錫ビスマス（Ｓｎ−Ｂｉ）系はんだ合金、錫銀（Ｓｎ−Ａｇ）系はんだ合金、錫銅（Ｓｎ−Ｃｕ）系はんだ合金、錫亜鉛（Ｓｎ−Ｚｎ）系はんだ合金のいずれかで形成されてもよい。
拡散防止層３２を構成する材料は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料であってもよい。拡散防止層３２を構成する材料は、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料であってもよい。拡散防止層３２は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）のいずれかで形成されてもよい。
図５及び図６を参照して、本実施の形態の半導体装置１の製造方法では、接合材料３ｐを、第１のはんだ層３１の第１の融点Ｔm1以上の第１の温度Ｔ1で加熱する。接合材料３ｐを加熱することは、図５に示すように、ステージ８０に接続された加熱装置８４によって、ステージ８０及び支持部材４を加熱し、加熱されたステージ８０及び支持部材４によって、接合材料３ｐを加熱してもよい。赤外線ヒータまたは熱風ヒータによって、半導体素子２と支持部材４との周囲を加熱することによって、接合材料３ｐを加熱してもよい。
半導体素子２または支持部材４の温度を測定するために、保持部８１、またはステージ８０は、図示しない温度測定部を有してもよい。この温度測定部により測定された半導体素子２または支持部材４の温度に基いて、加熱装置８４を制御してもよい。この温度測定部により測定された半導体素子２または支持部材４の温度に基いて、加熱装置８４を制御することによって、半導体素子２及び支持部材４の温度を確実に第１のはんだ層３１の第１の融点Ｔm1以上に加熱することができる。そのため、第１のはんだ層３１の溶融不足による、接合部３における半導体素子２と支持部材４との接合不良を防止することができる。
第１のはんだ層３１または第２のはんだ層３３が溶融している間に、半導体素子２が移動することを防止するため、第１のはんだ層３１または第２のはんだ層３３が溶融している間、保持部８１で半導体素子２を保持したままにすることが好ましい。
第２のはんだ層３３の第２の融点Ｔm2は、第１のはんだ層３１の第１の融点Ｔm1よりも低いので、第１の温度Ｔ1では、第１のはんだ層３１及び第２のはんだ層３３は溶融している。本実施の形態の半導体装置１の製造方法では、時間ｔ1の間、接合材料３ｐの温度を第１の温度Ｔ1に保持してもよい。接合材料３ｐの温度を第１の温度Ｔ1に保持する時間ｔ1は、５秒以上５分以下、好ましくは３０秒以上３分以下、さらに好ましくは、３０秒以上２分以下であってもよい。
図７を参照して、接合材料３ｐを第１の温度Ｔ1で加熱した後、接合材料３ｐを、第２のはんだ層３３の第２の融点Ｔm2未満の第２の温度Ｔ2まで冷却して、半導体素子２と支持部材４とを接合する接合部３を形成する。加熱装置８４によるステージ８０の加熱を停止するとともに、図７に示すように、半導体素子２と支持部材４とに冷却装置８５から２０℃から３０℃の温度を有する冷風を吹き付けることによって、接合材料３ｐを冷却してもよい。第２の温度Ｔ2は、２０℃から３０℃の温度のような室温であってもよい。ステージ８０を冷却することによって、接合材料３ｐを冷却してもよい。
この冷却工程において、接合材料３ｐの温度が第１のはんだ層３１の第１の融点Ｔm1よりも低いが第２のはんだ層３３の第２の融点Ｔm2よりも高くなると、第１のはんだ層３１は凝固して、半導体素子２の第１の電極２３と第１のはんだ層３１との接合は完了するが、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する第２のはんだ層３３は溶融したままである。この冷却工程において、さらに接合材料３ｐを冷却して、接合材料３ｐの温度が第２のはんだ層３３の第２の融点Ｔm2よりも低くなると、第２のはんだ層３３も凝固する。第２のはんだ層３３が凝固することによって、支持部材４の第２の電極５と第２のはんだ層３３との接合も完了する。こうして、半導体素子２の第１の電極２３と支持部材４の第２の電極５との接合する接合部３が形成される。第１のはんだ層３１または第２のはんだ層３３が溶融している間に、半導体素子２が移動することを防止するために、第１のはんだ層３１または第２のはんだ層３３が溶融している間、保持部８１で半導体素子２を保持したままにすることが好ましい。
本実施の形態の半導体装置１、接合材料３ｐ及び半導体装置１の製造方法の効果を説明する。
本実施の形態の半導体装置１は、第１の電極２３を有する半導体素子２と、半導体素子２を支持する支持部材４とを備える。支持部材４は、第２の電極５を含む。半導体装置１は、半導体素子２の第１の電極２３と支持部材４の第２の電極５とを接合する接合部３を、さらに備える。接合部３は、半導体素子２側から順に、第１のはんだ層３１と、拡散防止層３２と、第２のはんだ層３３とを含む。第２のはんだ層３３は、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する。拡散防止層３２は、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する。第２のはんだ層３３は錫（Ｓｎ）を含む。第２の電極５と、拡散防止層３２と、第２のはんだ層３３とは、金（Ａｕ）を含まない。
本実施の形態の半導体装置１では、第２のはんだ層３３は、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する。拡散防止層３２は、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する。第１のはんだ層３１が第２のはんだ層３３に拡散することにより、第２のはんだ層３３の第２の融点Ｔm2が上昇して、接合部３の第２のはんだ層３３の第２の融点Ｔm2と室温のような第２の温度Ｔ2との温度差が増大することを、拡散防止層３２は抑制することができる。そのため、接合材料３ｐがすべて凝固する温度と室温のような第２の温度Ｔ2との温度差、すなわち、第２のはんだ層３３の第２の融点Ｔm2と室温のような第２の温度Ｔ2との温度差を小さくすることができる。その結果、本実施の形態の半導体装置１によれば、半導体素子２と支持部材４との熱膨張係数の差、及び、接合材料３ｐの融点と室温のような第２の温度Ｔ2との温度差によって半導体素子２に発生する応力を低減することができる。
例えば、第２のはんだ層３３の材料として、８０Ａｕ−２０Ｓｎはんだを用いる比較例では、第２のはんだ層３３の第２の融点Ｔm2と２５℃の第２の温度Ｔ2との温度差は、２５５℃である。これに対し、第２のはんだ層３３の材料として、１３８℃の第２の融点Ｔm2を有するＳｎ−５７Ｂｉはんだを用いた本実施の形態の一例では、第２のはんだ層３３の第２の融点Ｔm2と２５℃の第２の温度Ｔ2との温度差は、１１３℃にまで小さくすることができる。半導体素子２と支持部材４とをバイメタルとみなして、熱応力計算により半導体素子２に加わる応力を求めると、比較例では、半導体素子２に加わる応力が２０ＭＰａであるのに対し、本実施の形態の一例では、半導体素子２に加わる応力を９ＭＰａにまで低減することができる。その結果、本実施の形態によれば、比較例よりも、半導体素子２に加わる応力を５０％以上低減することができる。
本実施の形態の半導体装置１では、第１のはんだ層３１と第２のはんだ層３３との間に、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する拡散防止層３２が設けられている。第２の電極５と、拡散防止層３２と、第２のはんだ層３３とは、金（Ａｕ）を含まない。そのため、第１のはんだ層３１と第２のはんだ層３３とが相互に拡散して、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることを、拡散防止層３２によって防止することができる。さらに、第２のはんだ層３３と拡散防止層３２との界面、及び、第２のはんだ層３３と支持部材４の第２の電極５の界面との間に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本実施の形態の半導体装置１によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を提供することができる。
本実施の形態の半導体装置１では、第１のはんだ層３１は、金錫（Ａｕ−Ｓｎ）系はんだ合金で形成され、第２のはんだ層３３は、錫ビスマス（Ｓｎ−Ｂｉ）系はんだ合金、錫銀（Ｓｎ−Ａｇ）系はんだ合金、錫銅（Ｓｎ−Ｃｕ）系はんだ合金、錫亜鉛（Ｓｎ−Ｚｎ）系はんだ合金のいずれかで形成されてもよい。そのため、第２のはんだ層３３は、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する。接合材料３ｐがすべて凝固する温度と室温のような第２の温度Ｔ2との温度差、すなわち、第２のはんだ層３３の第２の融点Ｔm2と室温のような第２の温度Ｔ2との温度差を小さくすることができる。その結果、本実施の形態の半導体装置１によれば、半導体素子２と支持部材４との熱膨張係数の差、及び、接合材料３ｐの融点と室温のような第２の温度Ｔ2との温度差によって半導体素子２に発生する応力を低減するとともに、信頼性の高い接合部３を備える半導体装置１を提供することができる。
本実施の形態の半導体装置１では、拡散防止層３２は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成されてもよい。そのため、第２のはんだ層３３が錫（Ｓｎ）を含んでいても、拡散防止層３２と第２のはんだ層３３との間に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本実施の形態の半導体装置１によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を提供することができる。
本実施の形態の半導体装置１では、拡散防止層３２は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）のいずれかで形成されてもよい。ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）は、いずれも、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料である、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料である。そのため、拡散防止層３２と第２のはんだ層３３との間に金属間化合物が形成されたとしても、この金属間化合物の膜厚は、ＡｕＳｎ4の金属間化合物の膜厚よりも十分に小さい。その結果、本実施の形態の半導体装置１によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を提供することができる。
本実施の形態の半導体装置１では、接合部３と接する第２の電極５の表面は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成されてもよい。そのため、第２のはんだ層３３が錫（Ｓｎ）を含んでいても、第２の電極５と第２のはんだ層３３との間に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本実施の形態の半導体装置１によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を提供することができる。
本実施の形態の半導体装置１では、接合部３と接する第２の電極５の表面は、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）のいずれかで形成されてもよい。ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）はいずれも、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料である、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料である。そのため、第２の電極５と第２のはんだ層３３との間に金属間化合物が形成されたとしても、この金属間化合物の膜厚は、ＡｕＳｎ4の金属間化合物の膜厚よりも十分に小さい。その結果、本実施の形態の半導体装置１によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を提供することができる。
本実施の形態の接合材料３ｐは、第１のはんだ層３１と、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する第２のはんだ層３３と、第１のはんだ層３１と第２のはんだ層３３との間に設けられた拡散防止層３２とを備える。拡散防止層３２は、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する。第２のはんだ層３３は錫（Ｓｎ）を含む。拡散防止層３２と第２のはんだ層３３とは、金（Ａｕ）を含まない。
本実施の形態の接合材料３ｐは、第１のはんだ層３１と、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する第２のはんだ層３３と、第１のはんだ層３１と第２のはんだ層３３との間に設けられた拡散防止層３２とを備える。拡散防止層３２は、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する。第１のはんだ層３１が第２のはんだ層３３に拡散することにより、第２のはんだ層３３の第２の融点Ｔm2が上昇して、接合材料３ｐの第２のはんだ層３３の第２の融点Ｔm2と室温のような第２の温度Ｔ2との温度差が増大することを、拡散防止層３２は抑制することができる。そのため、半導体素子２と支持部材４との熱膨張係数の差、及び、接合材料３ｐの融点と室温のような第２の温度Ｔ2との温度差によって半導体素子２に発生する応力を低減することができる。
例えば、第２のはんだ層３３の材料として、８０Ａｕ−２０Ｓｎはんだを用いる比較例では、第２のはんだ層３３の第２の融点Ｔm2と２５℃の第２の温度Ｔ2との温度差は、２５５℃である。これに対し、第２のはんだ層３３の材料として、１３８℃の第２の融点Ｔm2を有するＳｎ−５７Ｂｉはんだを用いた本実施の形態の一例では、第２のはんだ層３３の第２の融点Ｔm2と２５℃の第２の温度Ｔ2との温度差は、１１３℃にまで小さくすることができる。半導体素子２と支持部材４とをバイメタルとみなして、熱応力計算により半導体素子２に加わる応力を求めると、比較例では、半導体素子２に加わる応力が２０ＭＰａであるのに対し、本実施の形態の一例では、半導体素子２に加わる応力を９ＭＰａにまで低減することができる。その結果、本実施の形態によれば、比較例よりも、半導体素子２に加わる応力を５０％以上低減することができる。
本実施の形態の接合材料３ｐでは、拡散防止層３２は、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する。第２のはんだ層３３は錫（Ｓｎ）を含む。拡散防止層３２と第２のはんだ層３３とは、金（Ａｕ）を含まない。そのため、第１のはんだ層３１と第２のはんだ層３３とが相互に拡散してＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が大きな膜厚で形成されることを、拡散防止層３２によって防止することができる。さらに、第２のはんだ層３３と拡散防止層３２との界面、及び、第２のはんだ層３３と支持部材４の第２の電極５との界面に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本実施の形態の接合材料３ｐによれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を得ることができる。
本実施の形態の接合材料３ｐでは、第１のはんだ層３１は、金錫（Ａｕ−Ｓｎ）系はんだ合金で形成され、第２のはんだ層３３は、錫ビスマス（Ｓｎ−Ｂｉ）系はんだ合金、錫銀（Ｓｎ−Ａｇ）系はんだ合金、錫銅（Ｓｎ−Ｃｕ）系はんだ合金、錫亜鉛（Ｓｎ−Ｚｎ）系はんだ合金のいずれかで形成されてもよい。そのため、第２のはんだ層３３は、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する。接合材料３ｐがすべて凝固する温度と室温のような第２の温度Ｔ2との温度差、すなわち、第２のはんだ層３３の第２の融点Ｔm2と室温のような第２の温度Ｔ2との温度差を小さくすることができる。その結果、本実施の形態の接合材料３ｐによれば、半導体素子２と支持部材４との熱膨張係数の差、及び、接合材料３ｐの融点と室温のような第２の温度Ｔ2との温度差によって半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を得ることができる。
本実施の形態の接合材料３ｐでは、拡散防止層３２は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成されてもよい。そのため、第２のはんだ層３３が錫（Ｓｎ）を含んでいても、拡散防止層３２と第２のはんだ層３３との間に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本実施の形態の接合材料３ｐによれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を得ることができる。
本実施の形態の接合材料３ｐでは、拡散防止層３２は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）のいずれかで形成されてもよい。ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）は、いずれも、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料である、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料である。そのため、拡散防止層３２と第２のはんだ層３３との間に金属間化合物が形成されたとしても、この金属間化合物の膜厚は、ＡｕＳｎ4の金属間化合物の膜厚よりも十分に小さい。その結果、本実施の形態の接合材料３ｐによれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を得ることができる。
本実施の形態の半導体装置１の製造方法は、半導体素子２の第１の電極２３と、半導体素子２を支持する支持部材４の第２の電極５との間に、接合材料３ｐを設けることを備える。接合材料３ｐは、半導体素子２側から順に、第１のはんだ層３１と、拡散防止層３２と、第２のはんだ層３３とを含む。第２のはんだ層３３は、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する。拡散防止層３２は、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する。第２のはんだ層３３は錫（Ｓｎ）を含む。第２の電極５と、拡散防止層３２と、第２のはんだ層３３とは、金（Ａｕ）を含まない。本実施の形態の半導体装置１の製造方法は、接合材料３ｐを、第１のはんだ層３１の第１の融点Ｔm1以上の第１の温度Ｔ1で加熱することと、接合材料３ｐを第１の温度Ｔ1で加熱した後、接合材料３ｐを、第２のはんだ層３３の第２の融点Ｔm2未満の第２の温度Ｔ2まで冷却して、半導体素子２の第１の電極２３と支持部材４の第２の電極５とを接合する接合部３を形成することとを、さらに備える。
本実施の形態の半導体装置１の製造方法では、第１のはんだ層３１と、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する第２のはんだ層３３とを有する接合材料３ｐを第１の温度Ｔ1で加熱した後、第２のはんだ層３３の第２の融点Ｔm2未満の第２の温度Ｔ2まで冷却して、接合部３を形成している。拡散防止層３２は、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する。第１のはんだ層３１が第２のはんだ層３３に拡散することにより、第２のはんだ層３３の第２の融点Ｔm2が上昇して、接合材料３ｐの第２のはんだ層３３の第２の融点Ｔm2と室温のような第２の温度Ｔ2との温度差が増大することを、拡散防止層３２は抑制することができる。そのため、接合材料３ｐがすべて凝固する温度と室温のような第２の温度Ｔ2との温度差、すなわち、第２のはんだ層３３の第２の融点Ｔm2と室温のような第２の温度Ｔ2との温度差を小さくすることができる。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２と支持部材４との熱膨張係数の差、及び、接合材料３ｐの融点と室温のような第２の温度Ｔ2との温度差によって半導体素子２に発生する応力を低減することができる。
例えば、第２のはんだ層３３の材料として、８０Ａｕ−２０Ｓｎはんだを用いる比較例では、第２のはんだ層３３の第２の融点Ｔm2と２５℃の第２の温度Ｔ2との温度差は、２５５℃である。これに対し、第２のはんだ層３３の材料として、１３８℃の第２の融点Ｔm2を有するＳｎ−５７Ｂｉはんだを用いた本実施の形態の一例では、第２のはんだ層３３の第２の融点Ｔm2と２５℃の第２の温度Ｔ2との温度差は、１１３℃にまで小さくすることができる。半導体素子２と支持部材４とをバイメタルとみなして、熱応力計算により半導体素子２に加わる応力を求めると、比較例では、半導体素子２に加わる応力が２０ＭＰａであるのに対し、本実施の形態の一例では、半導体素子２に加わる応力を９ＭＰａにまで低減することができる。その結果、本実施の形態によれば、比較例よりも、半導体素子２に加わる応力を５０％以上低減することができる。
本実施の形態の半導体装置１の製造方法では、第１のはんだ層３１と第２のはんだ層３３との間に、第１のはんだ層３１と第２のはんだ層３３との間の相互拡散を防止する拡散防止層３２が設けられている。第２の電極５と、拡散防止層３２と、第２のはんだ層３３とは、金（Ａｕ）を含まない。そのため、第１のはんだ層３１と第２のはんだ層３３とが相互に拡散して、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることを、拡散防止層３２によって防止することができる。さらに、第２のはんだ層３３と拡散防止層３２との界面、及び、第２のはんだ層３３と支持部材４の第２の電極５の界面との間に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を製造することができる。
本実施の形態の半導体装置１の製造方法では、第１のはんだ層３１は、金錫（Ａｕ−Ｓｎ）系はんだ合金で形成され、第２のはんだ層３３は、錫ビスマス（Ｓｎ−Ｂｉ）系はんだ合金、錫銀（Ｓｎ−Ａｇ）系はんだ合金、錫銅（Ｓｎ−Ｃｕ）系はんだ合金、錫亜鉛（Ｓｎ−Ｚｎ）系はんだ合金のいずれかで形成されてもよい。そのため、第２のはんだ層３３は、第１のはんだ層３１の第１の融点Ｔm1よりも低い第２の融点Ｔm2を有する。接合材料３ｐがすべて凝固する温度と室温のような第２の温度Ｔ2との温度差、すなわち、第２のはんだ層３３の第２の融点Ｔm2と室温のような第２の温度Ｔ2との温度差を小さくすることができる。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２と支持部材４との熱膨張係数の差、及び、接合材料３ｐの融点と室温のような第２の温度Ｔ2との温度差によって半導体素子２に発生する応力を低減するとともに、信頼性の高い接合部３を備える半導体装置１を製造することができる。
本実施の形態の半導体装置１の製造方法では、拡散防止層３２は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成されてもよい。そのため、第２のはんだ層３３が錫（Ｓｎ）を含んでいても、拡散防止層３２と第２のはんだ層３３との間に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を製造することができる。
本実施の形態の半導体装置１の製造方法では、拡散防止層３２は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）のいずれかで形成されてもよい。ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）は、いずれも、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料である、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料である。そのため、拡散防止層３２と第２のはんだ層３３との間に金属間化合物が形成されたとしても、この金属間化合物の膜厚は、ＡｕＳｎ4の金属間化合物の膜厚よりも十分に小さい。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を製造することができる。
本実施の形態の半導体装置１の製造方法では、接合部３と接する第２の電極５の表面は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成されてもよい。そのため、第２のはんだ層３３が錫（Ｓｎ）を含んでいても、第２の電極５と第２のはんだ層３３との間に、ＡｕＳｎ4のような、硬く、かつ、脆い金属間化合物が、大きな膜厚で形成されることがない。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を製造することができる。
本実施の形態の半導体装置１の製造方法では、接合部３と接する第２の電極５の表面は、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）のいずれかで形成されてもよい。ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）はいずれも、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料である、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料である。そのため、第２の電極５と第２のはんだ層３３との間に金属間化合物が形成されたとしても、この金属間化合物の膜厚は、ＡｕＳｎ4の金属間化合物の膜厚よりも十分に小さい。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を製造することができる。
（実施の形態２）
図３から図５、図７、並びに図８を参照して、実施の形態２に係る半導体装置１の製造方法を説明する。実施の形態２の半導体装置１の製造方法は、基本的には、図３から図７に示す実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。
図８を参照して、本実施の形態の半導体装置１の製造方法は、接合材料３ｐを第２の温度Ｔ2まで冷却することは、接合材料３ｐの温度を、第１のはんだ層３１の第１の融点Ｔm1未満かつ第２のはんだ層３３の第２の融点Ｔm2以上の第３の温度Ｔ3に保持することを含む。第３の温度Ｔ3は、第２のはんだ層３３の第２の融点Ｔm2よりも、０℃以上２０℃以下だけ高いことが好ましく、０℃以上１０℃以下だけ高いことがさらに好ましい。すなわち、第３の温度Ｔ3と第２のはんだ層３３の第２の融点Ｔm2との温度差ΔＴ2は、０℃以上２０℃以下であることが好ましく、０℃以上１０℃以下であることがさらに好ましい。
接合材料３ｐを第１の温度Ｔ1から冷却して、接合材料３ｐの温度が第３の温度Ｔ3に達すると、冷却装置８５を停止して、加熱装置８４を動作させることによって、接合材料３ｐの温度を第３の温度Ｔ3に保持することができる。接合材料３ｐの温度を第３の温度Ｔ3に保持する時間ｔ2は、１０秒以上５分以下であることが好ましく、３０秒以上２分以下であることがさらに好ましい。接合材料３ｐの温度を第３の温度Ｔ3に保持する時間ｔ2が経過した後に、加熱装置８４を停止して、冷却装置８５を動作させることによって、接合材料３ｐを室温のような第２の温度Ｔ2まで冷却する。
本実施の形態の半導体装置１の製造方法の効果を説明する。本実施の形態の半導体装置１の製造方法の効果は、実施の形態１の半導体装置１の製造方法の効果に加えて、以下の効果を有する。
半導体素子２と、支持部材４と、第２のはんだ層３３とは、互いに異なる材料から形成される等の理由によって、半導体素子２と、支持部材４と、第２のはんだ層３３とは、互いに異なる熱容量を有することがある。半導体素子２と、支持部材４と、第２のはんだ層３３とが互いに異なる熱容量を有するため、半導体素子２と、支持部材４と、第２のはんだ層３３との間で温度の下がり方が互いに異なる。
本実施の形態の半導体装置１の製造方法では、接合材料３ｐを第２の温度Ｔ2まで冷却することは、接合材料３ｐの温度を、第１のはんだ層３１の第１の融点Ｔm1未満かつ第２のはんだ層３３の第２の融点Ｔm2以上の第３の温度Ｔ3に保持することを含む。そのため、本実施の形態では、半導体素子２と、支持部材４と、第２のはんだ層３３とは、互いに異なる熱容量を有していても、接合材料３ｐを冷却する途中で、半導体素子２の温度と、支持部材４の温度と、第２のはんだ層３３の温度との差を小さくすることができる。本実施の形態の半導体装置１の製造方法によれば、第２のはんだ層３３が凝固し終えた時点における、半導体素子２の温度と支持部材４の温度との差を小さくすることができる。その結果、半導体素子２と支持部材４との熱膨張係数の差、及び、接合材料３ｐの融点と室温のような第２の温度Ｔ2との温度差によって半導体素子２に発生する応力をさらに低減することができる。
本実施の形態の半導体装置１の製造方法では、第３の温度Ｔ3は、第２のはんだ層３３の第２の融点Ｔm2よりも０℃以上２０℃以下高くてもよい。第２のはんだ層３３の第２の融点Ｔm2よりも０℃以上２０℃以下高い第３の温度Ｔ3で、接合材料３ｐの温度を保持するため、第２のはんだ層３３が凝固し終えた時点における、半導体素子２の温度と支持部材４の温度との差をより一層小さくすることができる。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２と支持部材４との熱膨張係数の差、及び、接合材料３ｐの融点と室温室温のような第２の温度Ｔ2との温度差によって半導体素子２に発生する応力をさらに低減することができる。
（実施の形態３）
図３、図４、図６、図７及び図９を参照して、実施の形態３に係る半導体装置１の製造方法を説明する。実施の形態３の半導体装置１の製造方法は、基本的には、図４から図７に示す実施の形態１の半導体装置１の製造方法と同様の工程を備え、同様の効果を得ることができるが、主に以下の点で異なる。
図９を参照して、本実施の形態の半導体装置１の製造方法において、接合材料３ｐを第１の温度Ｔ1で加熱することは、半導体素子２を支持部材４の方向（ｚ方向）に押圧することを含む。半導体素子２を支持部材４の方向（ｚ方向）に押圧するため、半導体素子２の第１の電極２３と接合材料３ｐの第１のはんだ層３１との接触が強くなる。そのため、半導体素子２と接合部３との接合力を高めることができる。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を製造することができる。
（実施の形態４）
図３、図４、図６、図７及び図１０を参照して、実施の形態４に係る半導体装置１の製造方法を説明する。実施の形態４の半導体装置１の製造方法は、基本的には、図４から図７に示す実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。
本実施の形態の半導体装置１の製造方法において、接合材料３ｐを第１の温度Ｔ1で加熱することは、半導体素子２を支持部材４の方向（ｚ方向）に押圧しながら、半導体素子２、接合材料３ｐ及び支持部材４がスタックされる方向（ｚ方向）と交差する方向（例えば、ｘｙ面に平行な方向）に、支持部材４に対して半導体素子２を振動させることを含む。本実施の形態では、半導体素子２を支持部材４の方向に、０．５ＭＰａ以上の圧力で押圧することが好ましい。
本実施の形態の半導体装置１の製造方法の効果を説明する。本実施の形態の半導体装置１の製造方法の効果は、実施の形態１の半導体装置１の製造方法の効果に加えて、以下の効果を有する。
半導体素子２の第１の電極２３の表面及び接合材料３ｐの表面に、有機物などの不純物が付着していることがある。本実施の形態の半導体装置１の製造方法において、接合材料３ｐを第１の温度Ｔ1で加熱することは、半導体素子２を支持部材４の方向（ｚ方向）に押圧しながら、半導体素子２、接合材料３ｐ及び支持部材４がスタックされる方向（ｚ方向）と交差する方向（例えば、ｘｙ面に平行な方向）に、支持部材４に対して半導体素子２を振動させることを含む。本実施の形態の半導体装置１の製造方法では、半導体素子２を支持部材４の方向（ｚ方向）に押圧しながら、半導体素子２、接合材料３ｐ及び支持部材４がスタックされる方向（ｚ方向）と交差する方向（例えば、ｘｙ面に平行な方向）に、支持部材４に対して半導体素子２を振動させることによって、半導体素子２の第１の電極２３の表面と接合材料３ｐの表面が擦り合わされる等して、半導体素子２の第１の電極２３の表面及び接合材料３ｐの表面に付着する不純物を除去することができる。
また、本実施の形態の半導体装置１の製造方法では、半導体素子２を支持部材４の方向（ｚ方向）に押圧しながら、半導体素子２、接合材料３ｐ及び支持部材４がスタックされる方向（ｚ方向）と交差する方向（例えば、ｘｙ面に平行な方向）に、支持部材４に対して半導体素子２を振動させることによって、接合材料３ｐの第１のはんだ層３１が流動する。半導体素子２の第１の電極２３と接合材料３ｐの第１のはんだ層３１との間の相互拡散が促進される。そのため、半導体素子２と接合部３との接合力を向上させることができる。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を製造することができる。
（実施の形態５）
図１１を参照して、実施の形態５に係る接合材料３ｐを説明する。本実施の形態の接合材料３ｐは、基本的には、図３から図７に示す実施の形態１の接合材料３ｐと同様の構成を備えるが、第１のはんだ層３１及び第２のはんだ層３３の少なくとも１つは、複数の層で構成されている点で主に異なる。
図１１を参照して、本実施の形態に係る接合材料３ｐの第１のはんだ層３１は、複数の層（錫層３４、金層３５）で構成されてもよい。第１のはんだ層３１における複数の層（錫層３４、金層３５）は、それぞれ、第１のはんだ層３１を構成する複数の元素（不可避不純物を除く）のうち１つの元素のみを有する層である。第１のはんだ層３１における複数の層（錫層３４、金層３５）は、互いに異なる元素を有する。本実施の形態において、第１のはんだ層３１における複数の層は、それぞれ、第１のはんだ層３１を構成する複数の元素のうち１つの元素のみを有することは、第１のはんだ層３１における複数の層は、それぞれ、この１つの元素に加えて、不可避不純物を含んでもよいことを意味する。
例えば、接合部３の第１のはんだ層３１が金錫（Ａｕ−Ｓｎ）はんだ合金である場合には、接合材料３ｐの第１のはんだ層３１は、錫層３４と、金層３５とで構成される。本実施の形態の接合材料３ｐでは、錫層３４は、金層３５よりも、拡散防止層３２側に位置する。金層３５は、錫層３４よりも、拡散防止層３２側に位置してもよい。
本実施の形態の接合材料３ｐでは、金層３５の厚さは、錫層３４の厚さの１．３倍以上１．７倍以下であってもよい。金層３５の厚さを、錫層３４の厚さの１．３倍以上１．７倍以下とすることによって、接合材料３ｐを加熱し、溶融し、冷却して得られる接合部３の第１のはんだ層３１の組成を、８０Ａｕ−Ｓｎと８２Ａｕ−Ｓｎとの間に定めることができる。
本実施の形態の接合材料３ｐでは、金層３５の厚さは、錫層３４の厚さの０．８倍以上１．３倍以下であってもよい。金層３５の厚さを、錫層３４の厚さの０．８倍以上１．３倍以下とすることによって、接合材料３ｐを加熱し、溶融し、冷却して得られる接合部３の第１のはんだ層３１の組成を、７０Ａｕ−Ｓｎと８０Ａｕ−Ｓｎとの間に定めることができる。
図１１を参照して、本実施の形態に係る接合材料３ｐの第２のはんだ層３３は、複数の層（錫層３６、ビスマス層３７）で構成されてもよい。第２のはんだ層３３における複数の層（錫層３６、ビスマス層３７）は、それぞれ、第２のはんだ層３３を構成する複数の元素（不可避不純物を除く）のうち１つの元素のみを有する層である。第２のはんだ層３３における複数の層（錫層３６、ビスマス層３７）は、互いに異なる元素を有する。本実施の形態において、第２のはんだ層３３における複数の層は、それぞれ、第２のはんだ層３３を構成する複数の元素のうち１つの元素のみを有することは、第２のはんだ層３３における複数の層は、それぞれ、この１つの元素に加えて、不可避不純物を含んでもよいことを意味する。
例えば、接合部３の第２のはんだ層３３が錫ビスマス（Ｓｎ−Ｂｉ）はんだ合金である場合には、接合材料３ｐの第２のはんだ層３３は、錫層３６とビスマス層３７とで構成される。本実施の形態の接合材料３ｐでは、錫層３６は、ビスマス層３７よりも、拡散防止層３２側に位置する。ビスマス層３７は、錫層３６よりも、拡散防止層３２側に位置してもよい。
本実施の形態の接合材料３ｐでは、錫層３６の厚さは、ビスマス層３７の厚さと等しくてもよい。錫層３６の厚さをビスマス層３７の厚さと等しくすることによって、接合材料３ｐを加熱し、溶融し、冷却して得られる接合部３の第２のはんだ層３３の組成を、Ｓｎ−５７Ｂｉに定めることができる。
図４から図７、並びに図１１を参照して、本実施の形態に係る半導体装置１の製造方法を説明する。実施の形態５の半導体装置１の製造方法は、基本的には、図３から図７に示す実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。
本実施の形態に係る半導体装置１の製造方法において、半導体素子２の第１の電極２３と、半導体素子２を支持する支持部材４の第２の電極５との間に、接合材料３ｐを設けることは、第１のはんだ層３１を形成することと、第２のはんだ層３３を形成することとを含む。第１のはんだ層３１を形成することは、それぞれが、第１のはんだ層３１を構成する複数の元素（不可避不純物を除く。）のうち１つの元素のみを有する複数の層（錫層３４、金層３５）を形成することを含んでもよい。第１のはんだ層３１における複数の層（錫層３４、金層３５）は、互いに異なる元素を有する。第２のはんだ層３３を形成することは、それぞれが、第２のはんだ層３３を構成する複数の元素（不可避不純物を除く。）のうち１つの元素のみを有する複数の層（錫層３６、ビスマス層３７）を形成することを含んでもよい。第２のはんだ層３３における複数の層（錫層３６、ビスマス層３７）は、互いに異なる元素を有する。
より特定的には、めっきまたは蒸着などの方法により、支持部材４の第２の電極５上に、錫層３４及び金層３５を形成して、第１のはんだ層３１を形成する。めっきまたは蒸着などの方法により、第１のはんだ層３１上に、拡散防止層３２を形成する。めっきまたは蒸着などの方法により、拡散防止層３２上に、錫層３６及びビスマス層３７を形成して、第２のはんだ層３３を形成する。それから、接合材料３ｐの上に半導体素子２を載置する。このようにして、半導体素子２の第１の電極２３と、半導体素子２を支持する支持部材４の第２の電極５との間に、接合材料３ｐを設けてもよい。
本実施の形態の接合材料３ｐと半導体装置１の製造方法との効果を説明する。本実施の形態の接合材料３ｐと半導体装置１の製造方法との効果は、実施の形態１の接合材料３ｐと半導体装置１の製造方法との効果に加えて、以下の効果を有する。
本実施の形態の接合材料３ｐにおける第１のはんだ層３１（金錫（Ａｕ−Ｓｎ）はんだ合金）は、複数の層（錫層３４、金層３５）で構成され、第１のはんだ層３１における複数の層（錫層３４、金層３５）は、それぞれ、第１のはんだ層３１を構成する複数の元素のうち１つの元素のみを有する層である。第１のはんだ層３１（金錫（Ａｕ−Ｓｎ）はんだ合金）における複数の層（錫層３４、金層３５）は、互いに異なる元素を有する。接合材料３ｐを加熱し、溶融すると、第１のはんだ層３１（金錫（Ａｕ−Ｓｎ）はんだ合金）を構成する複数の層（錫層３４、金層３５）が混ざり合う。そのため、接合材料３ｐを加熱し、溶融して、冷却することによって形成される接合部３の第１のはんだ層３１の組成は、接合材料３ｐの第１のはんだ層３１を構成する複数の層（錫層３４、金層３５）のそれぞれの厚さの比によって定まる。
第１のはんだ層３１（金錫（Ａｕ−Ｓｎ）はんだ合金）における複数の層（錫層３４、金層３５）は、互いに異なる元素を有するため、第１のはんだ層３１を構成する複数の層（錫層３４、金層３５）のそれぞれの厚さを正確に定めることは容易である。本実施の形態の接合材料３ｐによれば、設計のとおりの組成を有する接合部３の第１のはんだ層３１を容易に形成することができる。その結果、本実施の形態の接合材料３ｐによれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を容易に得ることができる。
これに対し、例えば、複数の元素を有する合金を蒸着源に用いて第１のはんだ層３１を蒸着によって形成すると、設計のとおりの組成を有する第１のはんだ層３１を形成することは困難である。その理由は、蒸着源に用いられる合金は複数の元素を含み、この複数の元素は互いに異なる蒸気圧を有するからである。すなわち、蒸着源に用いられる合金には、蒸着源に用いられる合金が加熱された時に蒸発しやすい元素と蒸発しにくい元素が含まれているからである。本実施の形態の接合材料３ｐによれば、このような困難を克服することができる。
本実施の形態の接合材料３ｐにおける第２のはんだ層３３（錫ビスマス（Ｓｎ−Ｂｉ）はんだ合金）は、複数の層（錫層３６、ビスマス層３７）で構成され、第２のはんだ層３３における複数の層（錫層３６、ビスマス層３７）は、それぞれ、第２のはんだ層３３を構成する複数の元素のうち１つの元素のみを有する層である。第２のはんだ層３３（錫ビスマス（Ｓｎ−Ｂｉ）はんだ合金）における複数の層（錫層３６、ビスマス層３７）は、互いに異なる元素を有する。接合材料３ｐを加熱し、溶融すると、第２のはんだ層３３（錫ビスマス（Ｓｎ−Ｂｉ）はんだ合金）を構成する複数の層（錫層３６、ビスマス層３７）が混ざり合う。そのため、接合材料３ｐを加熱し、溶融して、冷却することによって形成される接合部３の第２のはんだ層３３の組成は、接合材料３ｐの第２のはんだ層３３を構成する複数の層（錫層３６、ビスマス層３７）のそれぞれの厚さの比によって定まる。
第２のはんだ層３３（錫ビスマス（Ｓｎ−Ｂｉ）はんだ合金）における複数の層（錫層３６、ビスマス層３７）は、互いに異なる元素を有するため、第２のはんだ層３３を構成する複数の層（錫層３６、ビスマス層３７）のそれぞれの厚さを正確に定めることは容易である。本実施の形態の接合材料３ｐによれば、設計のとおりの組成を有する接合部３の第２のはんだ層３３を容易に形成することができる。その結果、本実施の形態の接合材料３ｐによれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を容易に得ることができる。
これに対し、例えば、複数の元素を有する合金を蒸着源に用いて第２のはんだ層３３を蒸着によって形成すると、設計のとおりの組成を有する第２のはんだ層３３を形成することは困難である。その理由は、蒸着源に用いられる合金は複数の元素を含み、この複数の元素は互いに異なる蒸気圧を有するからである。すなわち、蒸着源に用いられる合金には、蒸着源に用いられる合金が加熱された時に蒸発しやすい元素と蒸発しにくい元素が含まれているからである。本実施の形態の接合材料３ｐによれば、このような困難を克服することができる。
本実施の形態の接合材料３ｐでは、第１のはんだ層３１は、錫層３４と金層３５とで構成され、金層３５の厚さは、錫層３４の厚さの１．３倍以上１．７倍以下であってもよい。金層３５の厚さを、錫層３４の厚さの１．３倍以上１．７倍以下とすることによって、接合材料３ｐを加熱し、溶融し、冷却して得られる接合部３の第１のはんだ層３１の組成を、８０Ａｕ−Ｓｎと８２Ａｕ−Ｓｎとの間に定めることができる。その結果、本実施の形態の接合材料３ｐによれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を得ることができる。
本実施の形態の接合材料３ｐでは、第１のはんだ層３１は、錫層３４と金層３５とで構成され、金層３５の厚さは、錫層３４の厚さの０．８倍以上１．３倍以下であってもよい。金層３５の厚さを、錫層３４の厚さの０．８倍以上１．３倍以下とすることによって、接合材料３ｐを加熱し、溶融し、冷却して得られる接合部３の第１のはんだ層３１の組成を、７０Ａｕ−Ｓｎと８０Ａｕ−Ｓｎとの間に定めることができる。
接合材料３ｐを加熱する際に、第１のはんだ層３１に含まれる錫（Ｓｎ）と拡散防止層３２とが反応して、第１のはんだ層３１と拡散防止層３２との界面に金属間化合物が形成されることがある。このような金属間化合物が形成されると、第１のはんだ層３１中に含まれる錫（Ｓｎ）の量が減少して、第１のはんだ層３１の第１の融点Ｔm1が高くなる。第１のはんだ層３１の第１の融点Ｔm1が高くなると、半導体素子２と第１のはんだ層３１との接合が不良になりやすく、接合部３の信頼性が低下する。
これに対し、本実施の形態の接合材料３ｐによれば、接合材料３ｐを加熱し、溶融し、冷却して得られる接合部３の第１のはんだ層３１の組成を、７０Ａｕ−Ｓｎと８０Ａｕ−Ｓｎとの間に定めることができ、金（Ａｕ）の含有量が多い第１のはんだ層３１を得ることができる。そのため、接合材料３ｐを加熱する際に、第１のはんだ層３１と拡散防止層３２との界面に金属間化合物が形成されて、第１のはんだ層３１中に含まれる錫（Ｓｎ）の量が減少しても、第１のはんだ層３１の第１の融点Ｔm1の上昇を抑制することができる。その結果、本実施の形態の接合材料３ｐによれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を得ることができる。
本実施の形態の半導体装置１の製造方法において、半導体素子２の第１の電極２３と、半導体素子２を支持する支持部材４の第２の電極５との間に、接合材料３ｐを設けることは、第１のはんだ層３１（金錫（Ａｕ−Ｓｎ）はんだ合金）を形成することを含む。第１のはんだ層３１を形成することは、それぞれが、第１のはんだ層３１を構成する複数の元素のうち１つの元素のみを有する複数の層（錫層３４、金層３５）を形成することを含む。第１のはんだ層３１における複数の層（錫層３４、金層３５）は、互いに異なる元素を有する。接合材料３ｐを加熱し、溶融すると、第１のはんだ層３１（金錫（Ａｕ−Ｓｎ）はんだ合金）を構成する複数の層（錫層３４、金層３５）が混ざり合う。そのため、接合材料３ｐを加熱し、溶融して、冷却することによって形成される接合部３の第１のはんだ層３１の組成は、接合材料３ｐの第１のはんだ層３１を構成する複数の層（錫層３４、金層３５）のそれぞれの厚さの比によって定まる。
本実施の形態の半導体装置１の製造方法では、互いに異なる元素を有する複数の層（錫層３４、金層３５）を形成することによって、第１のはんだ層３１を形成するため、第１のはんだ層３１を構成する複数の層（錫層３４、金層３５）のそれぞれの厚さを正確に定めることは容易である。本実施の形態の半導体装置１の製造方法によれば、設計のとおりの組成を有する接合部３の第１のはんだ層３１を容易に形成することができる。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を容易に製造することができる。
これに対し、例えば、複数の元素を有する合金を蒸着源に用いて第１のはんだ層３１を蒸着によって形成すると、設計のとおりの組成を有する第１のはんだ層３１を形成することは困難である。その理由は、蒸着源に用いられる合金は複数の元素を含み、この複数の元素は互いに異なる蒸気圧を有するからである。すなわち、蒸着源に用いられる合金には、蒸着源に用いられる合金が加熱された時に蒸発しやすい元素と蒸発しにくい元素が含まれているからである。本実施の形態の半導体装置１の製造方法によれば、このような困難を克服することができる。
本実施の形態の半導体装置１の製造方法において、半導体素子２の第１の電極２３と、半導体素子２を支持する支持部材４の第２の電極５との間に、接合材料３ｐを設けることは、第２のはんだ層３３（錫ビスマス（Ｓｎ−Ｂｉ）はんだ合金）を形成することを含む。第２のはんだ層３３を形成することは、それぞれが、第２のはんだ層３３を構成する複数の元素のうち１つの元素のみを有する複数の層（錫層３６、ビスマス層３７）を形成することを含む。第２のはんだ層３３における複数の層（錫層３６、ビスマス層３７）は、互いに異なる元素を有する。接合材料３ｐを加熱し、溶融すると、第２のはんだ層３３（錫ビスマス（Ｓｎ−Ｂｉ）はんだ合金）を構成する複数の層（錫層３６、ビスマス層３７）が混ざり合う。そのため、接合材料３ｐを加熱し、溶融して、冷却することによって形成される接合部３の第２のはんだ層３３の組成は、接合材料３ｐの第２のはんだ層３３を構成する複数の層（錫層３６、ビスマス層３７）のそれぞれの厚さの比によって定まる。
本実施の形態の半導体装置１の製造方法では、互いに異なる元素を有する複数の層（錫層３６、ビスマス層３７）を形成することによって、第２のはんだ層３３を形成するため、第２のはんだ層３３を構成する複数の層（錫層３６、ビスマス層３７）のそれぞれの厚さを正確に定めることは容易である。本実施の形態の半導体装置１の製造方法によれば、設計のとおりの組成を有する接合部３の第２のはんだ層３３を容易に形成することができる。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を容易に製造することができる。
これに対し、例えば、複数の元素を有する合金を蒸着源に用いて第２のはんだ層３３を蒸着によって形成すると、設計のとおりの組成を有する第２のはんだ層３３を形成することは困難である。その理由は、蒸着源に用いられる合金は複数の元素を含み、この複数の元素は互いに異なる蒸気圧を有するからである。すなわち、蒸着源に用いられる合金には、蒸着源に用いられる合金が加熱された時に蒸発しやすい元素と蒸発しにくい元素が含まれているからである。本実施の形態の半導体装置１の製造方法によれば、このような困難を克服することができる。
本実施の形態の半導体装置１の製造方法において、第１のはんだ層３１は、錫層３４と金層３５とで構成され、金層３５の厚さは、錫層３４の厚さの１．３倍以上１．７倍以下であってもよい。金層３５の厚さを、錫層３４の厚さの１．３倍以上１．７倍以下とすることによって、接合材料３ｐを加熱し、溶融し、冷却して得られる接合部３の第１のはんだ層３１の組成を、８０Ａｕ−Ｓｎと８２Ａｕ−Ｓｎとの間に定めることができる。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を製造することができる。
本実施の形態の半導体装置１の製造方法において、第１のはんだ層３１は、錫層３４と金層３５とで構成され、金層３５の厚さは、錫層３４の厚さの０．８倍以上１．３倍以下であってもよい。金層３５の厚さを、錫層３４の厚さの０．８倍以上１．３倍以下とすることによって、接合材料３ｐを加熱し、溶融し、冷却して得られる接合部３の第１のはんだ層３１の組成を、７０Ａｕ−Ｓｎと８０Ａｕ−Ｓｎとの間に定めることができる。
接合材料３ｐを加熱する際に、第１のはんだ層３１に含まれる錫（Ｓｎ）と拡散防止層３２とが反応して、第１のはんだ層３１と拡散防止層３２との界面に金属間化合物が形成されることがある。このような金属間化合物が形成されると、第１のはんだ層３１中に含まれる錫（Ｓｎ）の量が減少して、第１のはんだ層３１の第１の融点Ｔm1が高くなる。第１のはんだ層３１の第１の融点Ｔm1が高くなると、半導体素子２と第１のはんだ層３１との接合が不良になりやすく、接合部３の信頼性が低下する。
これに対し、本実施の形態の半導体装置１の製造方法によれば、接合材料３ｐを加熱し、溶融し、冷却して得られる接合部３の第１のはんだ層３１の組成を、７０Ａｕ−Ｓｎと８０Ａｕ−Ｓｎとの間に定めることができ、金（Ａｕ）の含有量が多い第１のはんだ層３１を得ることができる。そのため、接合材料３ｐを加熱する際に、第１のはんだ層３１と拡散防止層３２との界面に金属間化合物が形成されて、第１のはんだ層３１中に含まれる錫（Ｓｎ）の量が減少しても、第１のはんだ層３１の第１の融点Ｔm1の上昇を抑制することができる。その結果、本実施の形態の半導体装置１の製造方法によれば、半導体素子２に発生する応力を低減するとともに信頼性の高い接合部３を備える半導体装置１を製造することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１ 半導体装置、２ 半導体素子、３ 接合部、３ｐ 接合材料、４ 支持部材、５ 第２の電極、６ ヒートシンク、７ 配線、８ 電源、２１ 半導体基板、２２ 半導体層、２３ 第１の電極、２４ 電極、３１ 第１のはんだ層、３２ 拡散防止層、３３ 第２のはんだ層、３４，３６ 錫層、３５ 金層、３７ ビスマス層、８０ ステージ、８１ 保持部、８２ 搬送装置、８４ 加熱装置、８５ 冷却装置、９０ 観察装置。

Claims (29)

  1. 第１の電極を有する半導体素子と、
    前記半導体素子を支持する支持部材とを備え、前記支持部材は、第２の電極を含み、さらに、
    前記半導体素子の前記第１の電極と前記支持部材の前記第２の電極とを接合する接合部を備え、
    前記接合部は、前記半導体素子側から順に、第１のはんだ層と、拡散防止層と、第２のはんだ層とを含み、前記第２のはんだ層は、前記第１のはんだ層の第１の融点よりも低い第２の融点を有し、
    前記拡散防止層は、前記第１のはんだ層と前記第２のはんだ層との間の相互拡散を防止し、
    前記第２のはんだ層は錫（Ｓｎ）を含み、
    前記第２の電極と、前記拡散防止層と、前記第２のはんだ層とは、金（Ａｕ）を含まない、半導体装置。
  2. 前記第１のはんだ層は、金錫（Ａｕ−Ｓｎ）系はんだ合金で形成され、前記第２のはんだ層は、錫ビスマス（Ｓｎ−Ｂｉ）系はんだ合金、錫銀（Ｓｎ−Ａｇ）系はんだ合金、錫銅（Ｓｎ−Ｃｕ）系はんだ合金、錫亜鉛（Ｓｎ−Ｚｎ）系はんだ合金のいずれかで形成される、請求項１に記載の半導体装置。
  3. 前記金錫（Ａｕ−Ｓｎ）系はんだ合金は、７０Ａｕ−Ｓｎと８２Ａｕ−Ｓｎとの間の組成を有する、請求項２に記載の半導体装置。
  4. 前記拡散防止層は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成される、請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記拡散防止層は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）のいずれかで形成される、請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記接合部と接する前記第２の電極の表面は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成される、請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 前記接合部と接する前記第２の電極の表面は、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）のいずれかで形成される、請求項１から請求項５のいずれか１項に記載の半導体装置。
  8. 半導体素子の第１の電極と、前記半導体素子を支持する支持部材の第２の電極との間に、接合材料を設けることを備え、前記接合材料は、前記半導体素子側から順に、第１のはんだ層と、拡散防止層と、第２のはんだ層とを含み、前記第２のはんだ層は、前記第１のはんだ層の第１の融点よりも低い第２の融点を有し、前記拡散防止層は、前記第１のはんだ層と前記第２のはんだ層との間の相互拡散を防止し、前記第２のはんだ層は錫（Ｓｎ）を含み、前記第２の電極と、前記拡散防止層と、前記第２のはんだ層とは、金（Ａｕ）を含まず、さらに、
    前記接合材料を、前記第１のはんだ層の前記第１の融点以上の第１の温度で加熱することと、
    前記接合材料を前記第１の温度で加熱した後、前記接合材料を、前記第２のはんだ層の前記第２の融点未満の第２の温度まで冷却して、前記半導体素子の前記第１の電極と前記支持部材の前記第２の電極とを接合する接合部を形成することとを備える、半導体装置の製造方法。
  9. 前記接合材料を前記第２の温度まで冷却することは、前記接合材料の温度を、前記第１のはんだ層の前記第１の融点未満かつ前記第２のはんだ層の前記第２の融点以上の第３の温度に保持することを含む、請求項８に記載の半導体装置の製造方法。
  10. 前記第３の温度は、前記第２のはんだ層の前記第２の融点よりも０℃以上２０℃以下高い、請求項９に記載の半導体装置の製造方法。
  11. 前記接合材料を前記第１の温度で加熱することは、前記半導体素子を前記支持部材の方向に押圧することを含む、請求項８から請求項１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記接合材料を前記第１の温度で加熱することは、前記半導体素子を前記支持部材の方向に押圧しながら、前記半導体素子、前記接合材料及び前記支持部材がスタックされる方向と交差する方向に、前記支持部材に対して前記半導体素子を振動させることを含む、請求項８から請求項１０のいずれか１項に記載の半導体装置の製造方法。
  13. 前記第１のはんだ層は、金錫（Ａｕ−Ｓｎ）系はんだ合金で形成され、前記第２のはんだ層は、錫ビスマス（Ｓｎ−Ｂｉ）系はんだ合金、錫銀（Ｓｎ−Ａｇ）系はんだ合金、錫銅（Ｓｎ−Ｃｕ）系はんだ合金、錫亜鉛（Ｓｎ−Ｚｎ）系はんだ合金のいずれかで形成される、請求項８から請求項１２のいずれか１項に記載の半導体装置の製造方法。
  14. 前記金錫（Ａｕ−Ｓｎ）系はんだ合金は、７０Ａｕ−Ｓｎと８２Ａｕ−Ｓｎとの間の組成を有する、請求項１３に記載の半導体装置の製造方法。
  15. 前記拡散防止層は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成される、請求項８から請求項１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記拡散防止層は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）のいずれかで形成される、請求項８から請求項１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記接合部と接する前記第２の電極の表面は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成される、請求項８から請求項１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記接合部と接する前記第２の電極の表面は、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）のいずれかで形成される、請求項８から請求項１６のいずれか１項に記載の半導体装置の製造方法。
  19. 前記半導体素子の前記第１の電極と、前記半導体素子を支持する前記支持部材の前記第２の電極との間に、前記接合材料を設けることは、前記第１のはんだ層を形成することを含み、前記第１のはんだ層を形成することは、それぞれが、前記第１のはんだ層を構成する複数の元素のうち１つの元素のみを有する複数の層を形成することを含み、前記第１のはんだ層における前記複数の層は、互いに異なる元素を有する、請求項８から請求項１８のいずれか１項に記載の半導体装置の製造方法。
  20. 前記第１のはんだ層は、錫（Ｓｎ）層と金（Ａｕ）層とで構成され、前記金（Ａｕ）層の厚さは、前記錫（Ｓｎ）層の厚さの１．３倍以上１．７倍以下である、請求項１９に記載の半導体装置の製造方法。
  21. 前記第１のはんだ層は、錫（Ｓｎ）層と金（Ａｕ）層とで構成され、前記金（Ａｕ）層の厚さは、前記錫（Ｓｎ）層の厚さの０．８倍以上１．３倍以下である、請求項１９に記載の半導体装置の製造方法。
  22. 第１のはんだ層と、
    前記第１のはんだ層の第１の融点よりも低い第２の融点を有する第２のはんだ層と、
    前記第１のはんだ層と前記第２のはんだ層との間に設けられた拡散防止層とを備え、
    前記拡散防止層は、前記第１のはんだ層と前記第２のはんだ層との間の相互拡散を防止し、
    前記第２のはんだ層は錫（Ｓｎ）を含み、
    前記拡散防止層と前記第２のはんだ層とは、金（Ａｕ）を含まない、接合材料。
  23. 前記第１のはんだ層は、金錫（Ａｕ−Ｓｎ）系はんだ合金で形成され、前記第２のはんだ層は、錫ビスマス（Ｓｎ−Ｂｉ）系はんだ合金、錫銀（Ｓｎ−Ａｇ）系はんだ合金、錫銅（Ｓｎ−Ｃｕ）系はんだ合金、錫亜鉛（Ｓｎ−Ｚｎ）系はんだ合金のいずれかで形成される、請求項２２に記載の接合材料。
  24. 前記金錫（Ａｕ−Ｓｎ）系はんだ合金は、７０Ａｕ−Ｓｎと８２Ａｕ−Ｓｎとの間の組成を有する、請求項２３に記載の接合材料。
  25. 前記拡散防止層は、金（Ａｕ）に比べて、錫（Ｓｎ）への拡散速度が小さい材料、または、金（Ａｕ）に比べて、錫（Ｓｎ）と金属間化合物を形成しにくい材料で形成される、請求項２２から請求項２４のいずれか１項に記載の接合材料。
  26. 前記拡散防止層は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）のいずれかで形成される、請求項２２から請求項２５のいずれか１項に記載の接合材料。
  27. 前記第１のはんだ層は、複数の層で構成され、前記第１のはんだ層における前記複数の層は、それぞれ、前記第１のはんだ層を構成する複数の元素のうち１つの元素のみを有する層であり、前記第１のはんだ層における前記複数の層は、互いに異なる元素を有する、請求項２２から請求項２６のいずれか１項に記載の接合材料。
  28. 前記第１のはんだ層は、錫（Ｓｎ）層と金（Ａｕ）層とで構成され、前記金（Ａｕ）層の厚さは、前記錫（Ｓｎ）層の厚さの１．３倍以上１．７倍以下である、請求項２７に記載の接合材料。
  29. 前記第１のはんだ層は、錫（Ｓｎ）層と金（Ａｕ）層とで構成され、前記金（Ａｕ）層の厚さは、前記錫（Ｓｎ）層の厚さの０．８倍以上１．３倍以下である、請求項２７に記載の接合材料。
JP2017520658A 2015-05-26 2016-05-19 半導体装置、半導体装置の製造方法、及び接合材料 Expired - Fee Related JP6345347B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015106447 2015-05-26
JP2015106447 2015-05-26
PCT/JP2016/064845 WO2016190205A1 (ja) 2015-05-26 2016-05-19 半導体装置、半導体装置の製造方法、及び接合材料

Publications (2)

Publication Number Publication Date
JPWO2016190205A1 true JPWO2016190205A1 (ja) 2017-10-05
JP6345347B2 JP6345347B2 (ja) 2018-06-20

Family

ID=57393939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017520658A Expired - Fee Related JP6345347B2 (ja) 2015-05-26 2016-05-19 半導体装置、半導体装置の製造方法、及び接合材料

Country Status (2)

Country Link
JP (1) JP6345347B2 (ja)
WO (1) WO2016190205A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7223772B2 (ja) * 2018-12-26 2023-02-16 京セラ株式会社 電子部品の接合方法および接合構造体
WO2023053208A1 (ja) * 2021-09-28 2023-04-06 三菱電機株式会社 はんだ接合方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163612A (ja) * 1992-11-25 1994-06-10 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
JPH11186295A (ja) * 1997-12-17 1999-07-09 Mitsubishi Electric Corp ハンダ付け方法
JP2000288770A (ja) * 1999-03-31 2000-10-17 Kyocera Corp ＡｕＳｎ多層ハンダ
JP2004072048A (ja) * 2002-08-09 2004-03-04 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2006286958A (ja) * 2005-03-31 2006-10-19 Toshiba Corp セラミックス配線基板とそれを用いた半導体装置
JP2011254048A (ja) * 2010-06-04 2011-12-15 Denso Corp 半導体装置の製造方法
JP2012119609A (ja) * 2010-12-03 2012-06-21 Panasonic Corp 半導体素子の接合構造体および半導体素子の接合構造体の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278463A (ja) * 2005-03-28 2006-10-12 Dowa Mining Co Ltd サブマウント

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163612A (ja) * 1992-11-25 1994-06-10 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
JPH11186295A (ja) * 1997-12-17 1999-07-09 Mitsubishi Electric Corp ハンダ付け方法
JP2000288770A (ja) * 1999-03-31 2000-10-17 Kyocera Corp ＡｕＳｎ多層ハンダ
JP2004072048A (ja) * 2002-08-09 2004-03-04 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2006286958A (ja) * 2005-03-31 2006-10-19 Toshiba Corp セラミックス配線基板とそれを用いた半導体装置
JP2011254048A (ja) * 2010-06-04 2011-12-15 Denso Corp 半導体装置の製造方法
JP2012119609A (ja) * 2010-12-03 2012-06-21 Panasonic Corp 半導体素子の接合構造体および半導体素子の接合構造体の製造方法

Also Published As

Publication number Publication date
JP6345347B2 (ja) 2018-06-20
WO2016190205A1 (ja) 2016-12-01

Similar Documents

Publication Publication Date Title
US8472208B2 (en) Submount and method of manufacturing the same
TWI627686B (zh) 半導體裝置及半導體裝置的製造方法
JP4136845B2 (ja) 半導体モジュールの製造方法
JP2009004487A (ja) 基板接合方法及び半導体装置
JP6345347B2 (ja) 半導体装置、半導体装置の製造方法、及び接合材料
US10046408B2 (en) Device comprising a connecting component and method for producing a connecting component
JP2009200507A (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP7180392B2 (ja) 半導体装置及びその製造方法
JP2006278463A (ja) サブマウント
JP5526336B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
WO2007034791A1 (ja) 半田層及びこれを用いた放熱基板並びにその製造方法
JP2012119609A (ja) 半導体素子の接合構造体および半導体素子の接合構造体の製造方法
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
US9123704B2 (en) Semiconductor device and method for manufacturing the same
JP4508189B2 (ja) 半導体モジュールの製造方法
WO2003069743A1 (fr) Embase et dispositif a semiconducteur
JP2007288001A (ja) 半導体装置及びその製造方法、並びに半導体装置用部材
WO2010125800A1 (ja) 接合構造体と接合構造体の接合方法
JP6156693B2 (ja) 半導体装置の製造方法
JP5733466B2 (ja) 半導体装置の製造方法
JP7223772B2 (ja) 電子部品の接合方法および接合構造体
JP2006086361A (ja) 半導体発光素子及びその製造方法
JP5023633B2 (ja) 光通信装置及びその製造方法
JP6046010B2 (ja) 半導体装置及びその製造方法
JP6260941B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180522

R150 Certificate of patent or registration of utility model

Ref document number: 6345347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees