JP2012119609A - 半導体素子の接合構造体および半導体素子の接合構造体の製造方法 - Google Patents
半導体素子の接合構造体および半導体素子の接合構造体の製造方法 Download PDFInfo
- Publication number
- JP2012119609A JP2012119609A JP2010270193A JP2010270193A JP2012119609A JP 2012119609 A JP2012119609 A JP 2012119609A JP 2010270193 A JP2010270193 A JP 2010270193A JP 2010270193 A JP2010270193 A JP 2010270193A JP 2012119609 A JP2012119609 A JP 2012119609A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- layer
- bonding material
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
【課題】 半導体素子の使用時の250℃程度の発熱に対しても放熱性が優れ、また半導体素子と電極とを品質良く接合すること。
【解決手段】 半導体素子102と電極103との間に形成され、それらを接合する接合部204を備え、接合部204は、Al層105と、その両側に形成された各金属間化合物層109−1、109−2とを有し、接合部204は、箔状のAl105の外層に、NiまたはZnよりなる中間層106−1、106−2と、CuまたはNiまたはAgよりなる第1金属層107−1、107−2と、Snよりなる第2金属層108−1、108−2とをこの順で有する接合材料104を利用して形成される、半導体素子の接合構造体。
【選択図】 図2
【解決手段】 半導体素子102と電極103との間に形成され、それらを接合する接合部204を備え、接合部204は、Al層105と、その両側に形成された各金属間化合物層109−1、109−2とを有し、接合部204は、箔状のAl105の外層に、NiまたはZnよりなる中間層106−1、106−2と、CuまたはNiまたはAgよりなる第1金属層107−1、107−2と、Snよりなる第2金属層108−1、108−2とをこの順で有する接合材料104を利用して形成される、半導体素子の接合構造体。
【選択図】 図2
Description
本発明は、鉛を含まない接合材料を用いた接合構造体に関するものであり、より詳細には、Si、SiC、GaN等の半導体素子と電極とを接合したパワー半導体モジュールの接合構造体に関するものである。
パワー半導体モジュールの分野においては、より高出力に対応することができるモジュールが強く望まれている。
近年、パワー半導体モジュールに用いられているSi素子に代わって、SiCやGaNを半導体素子として用いたパワー半導体モジュールが注目を浴びつつある。SiC、GaNはSiに比べて単位面積あたりに投入できる電流の量も大きく、パワー半導体モジュールの小型化、高出力化を担う重要なデバイスとして期待されている。
一方、パワー半導体モジュールは、投入される電流の量が増大するほど、半導体素子自体の発熱温度が上昇する性質を有する。例えば、Siでは投入電流の量30mA/cm2程度で使用され、半導体素子自体が150℃程度に発熱するのに対して、SiC、GaNでは投入電流の量100mA/cm2程度で使用され、半導体素子自体が250℃程度に発熱することが知られている。
その為、SiC、GaNの半導体素子と電極とを接合する接合材料は、使用時の半導体素子の発熱を効率的に電極に放熱する為の放熱性が求められる。
そこで半導体素子の発熱を電極に放熱し、かつ半導体素子自体の発熱で溶融しない接合材料として、例えばSnCu化合物を接合材料として使用することが検討されている(特許文献1参照)。
図3は、特許文献1に記載された従来の接合構造体の断面図である。図3において、パワー半導体モジュール301は、パワー半導体素子302と電極303との間に接合部304を有する。この接合部304は、SnCu化合物を接合材料として用いている。
しかしながら、特許文献1のSnCu化合物を接合構造体として用いたパワー半導体モジュール301では、SiCやGaNを半導体素子302として用いた場合は、パワー半導体モジュールの使用時の投入電流の量による半導体素子の200℃程度の発熱は、電極に放熱することができるが、半導体素子の250℃程度の発熱は電極に放熱しきれなくなり、半導体素子の動作を維持することができず、放熱性が確保できなくなる。
このような現象の原因は、特許文献1のSnCu化合物を接合材料とした場合、Sn系はんだ粉とCu粉をSn系はんだ粉が溶融する温度まで加熱することによりSnCu化合物を形成させるが、SnCu化合物形成の際の凝固収縮、また拡散反応による原子の移動により、接合部304にボイド(微小な空洞)が残存することが原因となっていると推定出来る。
つまり、半導体素子の200℃程度の発熱では、接合部304中に残存するボイドの影響を受けないが、250℃程度の発熱では、接合部304中に残存するボイドの影響が無視できなくなり放熱性が不足すると考えられる。
従って、前記特許文献1の接合材料による接合構造体は、半導体素子の250℃程度の発熱に対する接合部の放熱性を向上しなければならないという課題を有している。
本発明は、従来のパワー半導体モジュールにおけるこのような課題を考慮し、半導体素子の使用時の250℃程度の発熱に対しても放熱性が優れ、また半導体素子と電極とを品質良く接合し接合信頼性が高い、半導体素子の接合構造体および半導体素子の接合構造体の製造方法を提供することを目的とする。
上記目的を達成するために、第1の本発明の接合構造体は、
基板に形成される電極と、
前記電極に対向して配置された半導体素子と、
前記電極と前記半導体素子との間に形成され、前記半導体素子および前記電極を接合した接合部と、を備える半導体素子の接合構造体であって、
前記接合部は、Al層と、前記Al層の両面に形成された金属間化合物層とを有し、前記電極の面に垂直方向に積層された、半導体素子の接合構造体である。
基板に形成される電極と、
前記電極に対向して配置された半導体素子と、
前記電極と前記半導体素子との間に形成され、前記半導体素子および前記電極を接合した接合部と、を備える半導体素子の接合構造体であって、
前記接合部は、Al層と、前記Al層の両面に形成された金属間化合物層とを有し、前記電極の面に垂直方向に積層された、半導体素子の接合構造体である。
第2の本発明は、
前記Al層と、前記金属間化合物層との間には、中間層が形成されており、
前記中間層は、NiまたはZnを含み、
前記金属間化合物層は、CuSn化合物、NiSn化合物、またはAgSn化合物である、第1の本発明の半導体素子の接合構造体である。
前記Al層と、前記金属間化合物層との間には、中間層が形成されており、
前記中間層は、NiまたはZnを含み、
前記金属間化合物層は、CuSn化合物、NiSn化合物、またはAgSn化合物である、第1の本発明の半導体素子の接合構造体である。
第3の本発明は、
加熱された電極の上に、所定の圧力で接合材料を載置し、その接合材料の上に、半導体素子を所定の圧力で載置することで、半導体素子の接合構造体を製造する方法であって、
前記接合材料は、Al層と、前記Al層の両面に形成された中間層と、前記中間層の外側に形成された第1金属層と、前記第1金属層の外側に形成された第2金属層とを有する、半導体素子の接合構造体の製造方法である。
加熱された電極の上に、所定の圧力で接合材料を載置し、その接合材料の上に、半導体素子を所定の圧力で載置することで、半導体素子の接合構造体を製造する方法であって、
前記接合材料は、Al層と、前記Al層の両面に形成された中間層と、前記中間層の外側に形成された第1金属層と、前記第1金属層の外側に形成された第2金属層とを有する、半導体素子の接合構造体の製造方法である。
第4の本発明は、
前記接合材料の中間層の材料は、NiまたはZnを含み、
前記接合材料の第1金属層の材料は、Cu、NiまたはAgを含み、
前記接合材料の第2金属層の材料は、SnまたはSn系合金を含む、
第3の本発明の半導体素子の接合構造体の製造方法である。
前記接合材料の中間層の材料は、NiまたはZnを含み、
前記接合材料の第1金属層の材料は、Cu、NiまたはAgを含み、
前記接合材料の第2金属層の材料は、SnまたはSn系合金を含む、
第3の本発明の半導体素子の接合構造体の製造方法である。
第5の本発明は、
前記半導体素子と前記接合材料、前記電極と前記接合材料との接合後の界面には、
CuSn化合物、またはNiSn化合物、またはAgSn化合物が形成される、第4の本発明の半導体素子の接合構造体の製造方法である。
前記半導体素子と前記接合材料、前記電極と前記接合材料との接合後の界面には、
CuSn化合物、またはNiSn化合物、またはAgSn化合物が形成される、第4の本発明の半導体素子の接合構造体の製造方法である。
以上のように、本発明によれば、半導体素子の使用時の250℃程度の発熱に対しても放熱性に優れ、また半導体素子と電極とを品質良く接合し接合信頼性が高い、半導体素子の接合構造体および半導体素子の接合構造体の製造方法を実現出来る。
以下に本発明の実施の形態について、図面を参照しながら説明する。
(実施例)
図1は、本発明の実施の形態における一実施例の接合構造体の断面図であって、パワー半導体モジュール100が基板101に実装された模式図である。半導体素子102が、接合部204により、電極103に接合されて、接合構造体106を形成している。
図1は、本発明の実施の形態における一実施例の接合構造体の断面図であって、パワー半導体モジュール100が基板101に実装された模式図である。半導体素子102が、接合部204により、電極103に接合されて、接合構造体106を形成している。
次に、本発明の実施の形態における一実施例の接合構造体の製造方法を、図1中の領域Aを模式的に拡大した図である図2(a)、(b)、(c)の製造工程フロー図に従って、説明する。
先ず、製造工程の概略を説明すると、電極103上に接合材料104を載置し、所望の形態で濡れ拡がらせ(図2(a))、その上に、半導体素子102を載置し(図2(b))、半導体素子102と接合部204の界面或いは電極103と接合部204の界面において、金属間化合物109−1、109−2を形成した状態で接合するものである(図2(c))。
次に具体的な工程を説明する。
まず、図2(a)に示すように、電極103上に接合材料104を載置する。
ここでの電極103は、Cu合金で構成され、接合材料104との濡れ性を確保するために、電極103の接合材料側に電極表面処理層110として電解めっき法によりAgを1μmの厚みで成膜している。
さらにここでの接合材料104を以下に説明する。
まず始めに4mm×5mmサイズで厚みが30μmの箔状のAl層105の両面に、中間層106−1、106−2として、置換めっき法によりZnを0.5μm成膜する。
箔状のAl層105は、熱伝導率が高く、加工性にも優れていることから、本接合材料中において放熱性や応力緩和性を確保する目的で適用している。
Znよりなる中間層106−1、106−2は、Al層105と、中間層106−1、106−2の外側に形成される第1金属層107−1、107−2との密着性を確保する目的で成膜している。
次に、中間層106−1、106−2の外側(Al層105に接した面の反対側)にAgよりなる第1金属層107−1、107−2として、電解めっき法によりAgを10μm成膜する。
第1金属層107−1、107−2の材料としては、その外側に成膜する第2金属層108−1、108−2と金属間化合物を形成できる材料を用いている。
最後に、第1金属107−1、107−2の外側に、第2金属層108−1、108−2として、Snを電解めっき法により5μm成膜する。
Snよりなる第2金属層108−1、108−2は、溶融時に接合対象である電極103を濡れさせること、第1金属層107−1、107−2と拡散反応を起こし、金属間化合物を形成させることを目的として成膜している。
電極表面処理層110にAgを用いた場合は、第2金属層108−2と金属間化合物AgSn系化合物が形成し、電極103と接合材料104が接合される。
以上のような多層膜の形態の接合材料104を、水素5%含む窒素雰囲気中で、250℃に加熱した状態の電極103上に、50gf〜150gf程度の荷重で載置する(図2(a))。
次に、図2(b)に示すように、接合材料104の上に半導体素子102を載置する。
ここで半導体素子102は、GaNで構成され、直径が6インチで厚みが0.3mmのウエハから、4mm×5mmの大きさで切り出されている。尚、半導体素子102の裏面電極111は、最外層にAgを1μm形成させている。
接合材料104の上に半導体素子102を載置する工程は、水素5%含む窒素雰囲気中で、250℃に加熱した状態の電極103上の接合材料104の上に、半導体素子102を50gf〜150gf程度の荷重で載置する。
それによって、Agからなる裏面電極111は、Snからなる第2金属層108−1と金属間化合物AgSn系化合物を形成し、半導体素子102と接合材料104が接合される。
次に、半導体素子102を接合材料104に載置してから10分保持させた後に、冷却する。図2(c)はその冷却後の状態を示す。具体的には、水素5%含む窒素雰囲気中で、電極103を250℃の等温加熱状態で約10分保持した後、電極103を室温(約25℃)まで自然冷却し、接合材料104を凝固させた。
これにより、接合材料104の第1金属層107−1のAgと第2金属層108−1のSnとの拡散反応、また、第1金属層107−2のAgと第2金属層108−2のSn、との拡散反応が起こり、金属間化合物109−1、109−2としてAgSn系化合物が形成され、半導体素子102と電極103とが接合部204により接合される。
また、半導体素子102の裏面電極111のAgと、接合材料104の第2金属層108−1のSnとの拡散反応、さらに、電極表面処理層110のAgと、接合材料104の第2金属層108−2のSnとの拡散反応によっても金属間化合物を形成するが、ここでは裏面電極111、電極表面処理層110の厚みが1μmと薄いことから、金属間化合物109−1、109−2は、接合材料104の第1金属層107−1のAgと、第2金属層108−1のSn、また、第1金属層107−2のAgと、第2金属層108−2のSnとの拡散反応により形成される金属間化合物が主体となっている。
具体的には、図2(a)の、電極103上に接合材料104を載置する工程において、電極表面処理層110のAgと、第2金属層108−2のSnとの拡散反応によって、AgSn系化合物が形成され、図2(b)の、接合材料104の上に半導体素子102を載置する工程において、裏面電極111のAgと第2金属層108−1のSnとの拡散反応によって、AgSn系化合物が形成されるが、図2(c)の、半導体素子102を接合材料104に載置して10分保持させた後に冷却する工程で、第1金属層107−1、107−2のAgと、第2金属層108−1、108−2のSnとの拡散反応によって形成するAgSn系化合物が、金属間化合物109−1、109−2の主体を占める。
このことから、後述の金属間化合物109−1、109−2に関しては、接合材料104の第1金属層107−1と第2金属層108−1との拡散反応、また、第1金属層107−2と第2金属層108−2との拡散反応により形成する、金属間化合物に関して説明する。
このようにして製造された、本発明の一実施例の接合構造体は、電極103と、電極103に対向して配置される半導体素子102と、電極103と半導体素子102との間に形成され、半導体素子102および電極103を接合する接合部204とを備え、接合部204は、Al層105と、Al層105の両面に形成された金属間化合物層109−1、109−2とを有し、電極103の面に垂直方向に積層された、半導体素子の接合構造体となる。
本発明の一実施例について行った試験例1では、接合構造体を組み立て(ワイヤボンディング、封止)まで実施し、半導体素子の動作温度を約250℃迄上げた温度での、動作試験の製品歩留まり(N数=20)を算出し、放熱性の判定を実施した。製品歩留まりの判定は、80%以上を良品とした。
比較例としては、従来の接合構造体により製造した製品であり、Sn系はんだ材料とCuの混合粉を用いることにより、CuSn化合物を形成させ、厚み50μmの接合部とした。
その結果、比較例の場合、動作試験の製品歩留まりが50%であったのに対して、本発明の一実施例の接合構造体の動作試験の製品歩留まりは85%であり、放熱性が確保されていることを確認した。
比較例の場合、動作試験の製品歩留まりが50%であったことの原因としては、Sn系はんだ材料とCuの混合粉からCuSn化合物への金属間化合物化の際に凝固収縮が生じ、接合後もボイドが多く残存しており、このように、接合部中にボイドが多発すると、半導体素子の発熱を電極へ放熱しきれなくなり、半導体素子の動作を維持することができなくなったためと考えられる。
それに対して、本発明の一実施例の接合構造体の動作試験の製品歩留まりが85%であったことに関しては、比較例と同様に、金属間化合物化の際の凝固収縮によりボイドの発生が生じるが、接合材料104の第2金属層108−1、108−2のSnの層の厚さが5μmと薄いことより、凝固収縮の割合が少なく、ボイドの影響が比較例に比べて小さかったためと考えられる。なお、凝固収縮に関しては、第2金属層Sn108−1、108−2の厚み(量)が重要であり、第1金属層107−1、107−2の方は無視してかまわない。つまり、従来例と比較し、Snの量が少ない為、凝固収縮による影響が少なくなる。
次に、本発明の一実施例について行った試験例2では、接合構造体を組み立て(ワイヤボンディング、封止)まで実施し、低温側が−40℃、高温側が125℃の温度サイクル試験300サイクル後に製品を超音波映像で観察し、接合構造体の接合部のクラック、剥離の欠陥を判定し、接合部の表面積に対して欠陥が20%未満の製品歩留まり(N数=20)を算出した。製品歩留まりの判定は、80%以上を良品とした。
比較例の場合、温度サイクル試験の製品歩留まりが20%であるのに対して、本発明の一実施例の接合構造体の温度サイクル試験の製品歩留まりは100%であり、接合構造体の接合面積が確保されていることを確認した。
比較例と本発明の一実施例で、温度サイクル試験の製品歩留まりに差が生じたことの原因としては、前述と同様に、接合部中のボイド量に起因する応力緩和性によるものと考えられる。
つまり、比較例では接合部中に多発するボイドにより、温度サイクル試験中に生じる熱応力を緩和できずに接合部のクラック、剥離の進展が加速したのに対して、本発明の一実施例では比較例と比べてボイドの影響が小さく、接合部のクラック、剥離の進展を抑制できているものと考えられる。
かかる本発明の実施の形態の構成によれば、電極の面に垂直方向に積層された、箔状のAl層の外側に複数の金属層を有する接合材料により、半導体素子と電極とを接合することで、パワー半導体モジュールの実使用時における半導体素子の発熱を電極に効率よく放熱することが可能となり、半導体素子と電極とを品質良く接合して接合信頼性を上げることができる。
上述した方法と同様の方法で、中間層及び第1金属層の材質を変えた接合材料を用いて接合構造体を製造した。
中間層106−1、106−2の材料としては、Znの他に、内側のAl層105と、外側の第1金属層107−1、107−2との密着性を確保するNiを検討した。
第1金属層107−1、107−2の材料としては、Agの他に、第2金属層108−1、108−2のSnと金属間化合物を形成するCu、Niを検討した。
なお、中間層106−1、106−2であるNiまたはZnの厚みは0.5μm、第1金属層107−1、107−2であるCu、Ni、Agの厚みは10μm、第2金属層108−1、108−2のSnの厚みは5μmとした。
中間層106−1、106−2はNiまたはZnのいずれであってもよく、厚みに関しては箔状のAl層105と第1金属層107−1、107−2との密着性を確保する範囲であれば特に限定はしないが、NiよりもZnの方が密着性が10%程度上回るため、本発明における中間層の望ましい材料としては、Alとの密着性、厚みの制御性からZn0.5μmである。
接合材料104の第1金属層107−1と第2金属層108−1、また、接合材料104の第1金属層107−2と第2金属層108−2、との拡散反応により形成する金属間化合物109−1、109−2は、接合前の第1金属層107−1、107−2がCu、Ag、Niに対して接合後はCuSn系、AgSn系化合物、NiSn系が形成されていた。
第1金属層107−1、107−2がCuである場合、Cu6Sn5(融点415℃)、Cu3Sn(融点676℃)の2相が形成された。
第1金属層107−1、107−2がAgである場合、Ag3Sn(融点480℃)が形成された。
第1金属層107−1、107−2がNiである場合、Ni3Sn4(融点790℃)が形成された。
金属間化合物の融点の観点からはいずれもパワー半導体モジュールが基板に実装される際に到達する最高温度、半導体素子の動作温度である250℃程度に対する耐熱性は確保していることから、第1金属層107−1、107−2はCu、Ag、Niのいずれであってもよい。
SnがCu、Ag、NiとそれぞれCu6Sn5、Ag3Sn、Ni3Sn4の金属間化合物を形成することから、厚みに関しては、第2金属層108−1、108−2のSnの厚みに対して、第1金属層107−1、107−2がCuであれば原子量比でCu:Sn=6:5、第1金属層107−1、107−2がAgであれば原子量比でAg:Sn=3:1、第1金属層107−1、107−2がNiであれば原子量比でNi:Sn=3:4となる厚みが少なくとも必要である。
ただし、接合時の第1金属層107−1、107−2と第2金属層108−1、108−2との拡散反応が不十分で第2金属層108−1、108−2のSnが接合後の接合部204に残存する場合、Snと金属間化合物との異材界面が形成してしまい接合部の強度が著しく低下してしまうという問題が生じる。従って、第1金属層107−1、107−2は上記比率よりも余剰な厚みを確保していることが望ましい。厚みは、各金属の原子量、比重の物性値を用い、原子量比を体積比に換算することで算出することができる。
接合材料の多層の構成については、箔状のAlの両面の外側に各々中間層106−1、106−2、第1金属層107−1、107−2、第2金属層108−1、108−2の順に積層されている必要がある。これは、この順により、各構成膜の目的を確保する為である。
また、金属間化合物に関しては、CuSn系、NiSn系化合物と比較して、AgSn系の金属間化合物の方が低硬度、低弾性であるため、接合信頼性の観点からはAgSn系の金属間化合物を形成することが望ましい。
次に、上述した表1に示した各種金属材料について、表2に示すような各種金属材料の厚さを変えた組合せ例(構成7〜24)に対して、上述した動作試験と、温度サイクル試験を実施した。なお、表1の構成1は表2の構成13と同一であり、表1の構成4は表2の構成14と同一であり、表1の構成5は表2の構成15と同一である。なお、表1の構成6(一実施例)は構成6として表2に記載した。また、表1の構成2,3の厚さの組合せは表2の組合せからは除いている。
これら各構成の材料について、接合構造体を組み立て(ワイヤボンディング、封止)まで実施し、半導体素子の動作温度を約250℃迄上げた温度での動作試験の製品歩留まり(N数=20)を算出し、放熱性の判定を実施した。
また、同様な材料構成で、接合構造体を組み立て(ワイヤボンディング、封止)まで実施し、低温側が−40℃、高温側が125℃の温度サイクル試験300サイクル後に製品を超音波映像で観察し、接合構造体の接合部のクラック、剥離の欠陥を判定し、接合部の表面積に対して欠陥が20%未満の製品歩留まり(N数=20)を算出した。
これらの動作試験及び温度サイクル試験の製品歩留まりの判定は、○は80%以上、△は50%以上80%未満、×は50%未満とし、○を良品とした。
動作試験、温度サイクル試験の製品歩留まりの結果を表2に示す。
表2の動作試験の結果から、構成22〜24(Al箔の厚みが55μm)の場合、製品歩留まりが50%であるのに対して、構成6〜21(Al箔の厚みが0μm〜50μm)の場合、製品歩留まりが80%以上であった。
これは、構成22〜24の場合、Al箔の厚みが55μmであるので、半導体素子と電極の距離が大きく、半導体素子の発熱を効率的に電極に若干放熱し難く、半導体素子の動作を十二分に良好には維持することができなくなったためと考えられる。
次に、表2の温度サイクル試験の結果から、構成7〜12(Al箔の厚みが25μm以下)の場合、製品歩留まりが80%未満であるのに対して、構成6および構成13〜24(Al箔の厚みが30μm〜55μm)の場合、製品歩留まりが80%以上となっている。
これは、構成7〜12(Al箔の厚みが25μm以下)の場合、温度サイクル試験における半導体素子と電極の線膨張率差に基づく熱応力が接合材料に加わり、応力を緩和できずに接合部に欠陥が生じたのに対して、構成13〜21のAl箔の厚みが30μm以上の場合Al箔が応力を緩和し、接合部の欠陥を防止したものと考えられる。
かかる構成によれば、応力吸収役割も果たすAl層が放熱効果を発揮し、その厚さ分、Snの量が少なくなりボイドが減ると推定され、その結果、動作試験の製品歩留まりが改善し、パワー半導体モジュールの実使用時における半導体素子の発熱を電極に効率よく放熱することが可能となり、半導体素子と電極とを品質良く接合して接合信頼性を上げることができる。
なお、本発明の上述した実施の形態では、Alの供給方法は箔状としたが、量と形状を安定して供給できる方法であればよく、例えばワイヤ、ボール形状で供給してもよい。
また、本発明の上述した実施の形態では、接合対象電極との濡れ性を確保する金属はSn(第2金属層)としたが、例えばSn3Ag0.5Cu等の(融点が260℃以下の)一般的なSn系合金であってもよい。
しかし、接合後にSn相が残存すると半導体素子の発熱で再溶融する可能性がある為、接合時にSn系合金と金属間化合物を形成させることにより高融点化させる第1金属層(Ag、Cu、Niの何れか)を、Sn系合金が接合対象電極と接触しない側に配置する必要がある。
厚みに関しては、接合後にSn系合金中のSn相が残存しない厚みが供給されていればよい。
本発明の上述した一実施例では、Alと第1金属層との密着を確保する為に中間層(Zn、Ni)を電解めっき法で成膜したが、Alと第1金属層との密着性を確保する方法であればよく、例えばAlに直接第1金属層を蒸着法により成膜してもよい。
本発明の上述した一実施例の接合材料の構成では、Al箔の外側の2つの中間層(Zn)上に、第1金属層(Ag)、第2金属層(Sn)を対称の構成(同じ組成、厚み)で形成したが、その構成の仕方は対称構成に限らない。
例えば接合材料104の構成を半導体素子から電極の方向に見た場合に、Sn系合金/Ag/Ni/Al/Zn/Cu/Sn系合金や、あるいは、Sn系合金/Ag/Sn系合金/Ni/Al/Zn/Cu/Sn系合金/Ag/Sn系合金等、Ag、Cu、NiがSnを介して積層し、Sn系合金と金属間化合物が形成されれば構成の仕方は任意であるが(対称の構成に限らなくてもよいが)、最外層は半導体素子、電極との接合温度を加味するとSn系合金が相応しいと考えられる。
ただし、厚みに関しては上述したように、接合後にSn系合金中のSn相が残存しない厚みが供給されていることが望ましい。
半導体素子102は、GaNに限らずSiCで構成されていても良い。また、半導体素子102の大きさは、半導体素子の機能により、6mm×5mmと大きいもの、あるいは3mm×2.5mm、2mm×1.6mm等の小さいものを用いても良い。半導体素子102の厚みは、半導体素子の大きさにより異なる場合もあり、0.3mmに限らず、0.4mm、0.2mm、0.15mm等のものを用いても良い。
なお、半導体素子102の裏面電極111の構成については、本発明の上述した実施例では最外層にAgを1μm形成させているが、溶融状態のSnの濡れ性を阻害しない金属であれば特に限定はしない。
裏面電極111にAgを用いた場合は、そのAgは、第2金属層108−1と金属間化合物AgSn系化合物を形成し、半導体素子102と接合材料104が接合される。
裏面電極111にNiを用いた場合は、そのNiは、第2金属層108−1と金属間化合物NiSn系化合物を形成し、半導体素子102と接合材料104が接合される。
電極表面処理層110は、本発明の上述した一実施例ではAgを1μm形成させているが、溶融状態のSnの濡れ性を阻害しない金属であれば特に限定はせず、成膜方法も電解めっき法に限らず蒸着法、無電解めっき法等を用いても良い。
電極表面処理層110にAgを用いた場合は、そのAgは、第2金属層108−2と金属間化合物AgSn系化合物を形成し、電極103と接合材料104が接合される。
電極表面処理層110にNiを用いた場合は、そのNiは、第2金属層108−2と金属間化合物NiSn系化合物を形成し、電極103と接合材料104が接合される。
本発明によれば、半導体モジュールの実使用時における半導体素子の発熱を電極に効率よく放熱することが可能であり、耐熱性と放熱性を両立し、また半導体素子と電極とを品質良く接合して接合信頼性を上げることができることから、パワー半導体モジュール、大電力トランジスタ等の半導体パッケージの用途に適用できる。
100 パワー半導体モジュール
101 基板
102 半導体素子
103 電極
104 接合材料
105 Al層
106−1 中間層
106−2 中間層
107−1 第1金属層
107−2 第1金属層
108−1 第2金属層
108−2 第2金属層
109−1 金属間化合物
109−2 金属間化合物
110 電極表面処理層
111 裏面電極
204 接合部
301 パワー半導体モジュール
302 パワー半導体素子
303 リードフレーム
304 接合部
101 基板
102 半導体素子
103 電極
104 接合材料
105 Al層
106−1 中間層
106−2 中間層
107−1 第1金属層
107−2 第1金属層
108−1 第2金属層
108−2 第2金属層
109−1 金属間化合物
109−2 金属間化合物
110 電極表面処理層
111 裏面電極
204 接合部
301 パワー半導体モジュール
302 パワー半導体素子
303 リードフレーム
304 接合部
Claims (5)
- 基板に形成される電極と、
前記電極に対向して配置された半導体素子と、
前記電極と前記半導体素子との間に形成され、前記半導体素子および前記電極を接合した接合部と、を備える半導体素子の接合構造体であって、
前記接合部は、Al層と、前記Al層の両面に形成された金属間化合物層とを有し、前記電極の面に垂直方向に積層された、半導体素子の接合構造体。 - 前記Al層と、前記金属間化合物層との間には、中間層が形成されており、
前記中間層は、NiまたはZnを含み、
前記金属間化合物層は、CuSn化合物、NiSn化合物、またはAgSn化合物である、請求項1記載の半導体素子の接合構造体。 - 加熱された電極の上に、所定の圧力で接合材料を載置し、前記接合材料の上に、半導体素子を所定の圧力で載置することで、半導体素子の接合構造体を製造する方法であって、
前記接合材料は、Al層と、前記Al層の両面に形成された中間層と、前記中間層の外側に形成された第1金属層と、前記第1金属層の外側に形成された第2金属層とを有する、半導体素子の接合構造体の製造方法。 - 前記接合材料の中間層の材料は、NiまたはZnを含み、
前記接合材料の第1金属層の材料は、Cu、NiまたはAgを含み、
前記接合材料の第2金属層の材料は、SnまたはSn系合金を含む、
請求項3記載の半導体素子の接合構造体の製造方法。 - 前記半導体素子と前記接合材料、前記電極と前記接合材料との接合後の界面には、
CuSn化合物、またはNiSn化合物、またはAgSn化合物が形成される、請求項4記載の半導体素子の接合構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270193A JP2012119609A (ja) | 2010-12-03 | 2010-12-03 | 半導体素子の接合構造体および半導体素子の接合構造体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270193A JP2012119609A (ja) | 2010-12-03 | 2010-12-03 | 半導体素子の接合構造体および半導体素子の接合構造体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012119609A true JP2012119609A (ja) | 2012-06-21 |
Family
ID=46502094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010270193A Pending JP2012119609A (ja) | 2010-12-03 | 2010-12-03 | 半導体素子の接合構造体および半導体素子の接合構造体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012119609A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017047289A1 (ja) * | 2015-09-17 | 2017-03-23 | 富士電機株式会社 | 半導体装置用はんだ材 |
JPWO2016190205A1 (ja) * | 2015-05-26 | 2017-10-05 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、及び接合材料 |
JPWO2017086324A1 (ja) * | 2015-11-16 | 2018-05-31 | 株式会社豊田中央研究所 | 接合構造体およびその製造方法 |
JP2019062118A (ja) * | 2017-09-27 | 2019-04-18 | 株式会社日立製作所 | 接続材料および熱電変換モジュールならびに電子装置 |
JP2019079957A (ja) * | 2017-10-25 | 2019-05-23 | 株式会社豊田中央研究所 | パワーモジュール |
WO2022223147A1 (en) * | 2021-04-21 | 2022-10-27 | Alpha Assembly Solutions Inc. | Engineered materials for electronics assembly |
-
2010
- 2010-12-03 JP JP2010270193A patent/JP2012119609A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016190205A1 (ja) * | 2015-05-26 | 2017-10-05 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、及び接合材料 |
WO2017047289A1 (ja) * | 2015-09-17 | 2017-03-23 | 富士電機株式会社 | 半導体装置用はんだ材 |
CN107427968A (zh) * | 2015-09-17 | 2017-12-01 | 富士电机株式会社 | 半导体装置用软钎焊材料 |
JPWO2017047289A1 (ja) * | 2015-09-17 | 2018-01-25 | 富士電機株式会社 | 半導体装置用はんだ材 |
US10727194B2 (en) | 2015-09-17 | 2020-07-28 | Fuji Electric Co., Ltd. | Solder material for semiconductor device |
JP2021142568A (ja) * | 2015-09-17 | 2021-09-24 | 富士電機株式会社 | 半導体装置用はんだ材 |
US11145615B2 (en) | 2015-09-17 | 2021-10-12 | Fuji Electric Co., Ltd. | Solder material for semiconductor device |
JP7115591B2 (ja) | 2015-09-17 | 2022-08-09 | 富士電機株式会社 | 半導体装置用はんだ材 |
JPWO2017086324A1 (ja) * | 2015-11-16 | 2018-05-31 | 株式会社豊田中央研究所 | 接合構造体およびその製造方法 |
JP2019062118A (ja) * | 2017-09-27 | 2019-04-18 | 株式会社日立製作所 | 接続材料および熱電変換モジュールならびに電子装置 |
JP2019079957A (ja) * | 2017-10-25 | 2019-05-23 | 株式会社豊田中央研究所 | パワーモジュール |
WO2022223147A1 (en) * | 2021-04-21 | 2022-10-27 | Alpha Assembly Solutions Inc. | Engineered materials for electronics assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102917835B (zh) | 接合材料、接合材料的制造方法以及接合结构的制造方法 | |
TWI641300B (zh) | 接合體及功率模組用基板 | |
JP5672324B2 (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP2010179336A (ja) | 接合体、半導体モジュール、及び接合体の製造方法 | |
JP2012119609A (ja) | 半導体素子の接合構造体および半導体素子の接合構造体の製造方法 | |
JP2007281412A (ja) | パワー半導体モジュール | |
JP2008270353A (ja) | パワー半導体モジュール | |
US20130043594A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US10170442B2 (en) | Mount structure including two members that are bonded to each other with a bonding material layer having a first interface layer and a second interface layer | |
JP2009147111A (ja) | 接合材、その製造方法および半導体装置 | |
JP2017537792A (ja) | 多重層粒子を有している過渡液相組成物 | |
JP2016048781A (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
JP6256176B2 (ja) | 接合体の製造方法、パワーモジュール用基板の製造方法 | |
JP2017020101A (ja) | 金属粒子、ペースト、成形体、及び、積層体 | |
CN111435646B (zh) | 半导体装置及其制造方法 | |
JP2005032834A (ja) | 半導体チップと基板との接合方法 | |
JP2016041434A (ja) | 接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法 | |
TW201739725A (zh) | 接合體,電源模組用基板,接合體的製造方法及電源模組用基板的製造方法 | |
US11842974B2 (en) | Solder material and method for die attachment | |
KR102524698B1 (ko) | 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
JP2011082502A (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
CN108701659B (zh) | 接合体、功率模块用基板、功率模块、接合体的制造方法及功率模块用基板的制造方法 | |
JP2015057847A (ja) | パワーモジュール用基板の製造方法 | |
JP5723225B2 (ja) | 接合構造体 | |
WO2010125800A1 (ja) | 接合構造体と接合構造体の接合方法 |