JP2005302852A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005302852A JP2005302852A JP2004113770A JP2004113770A JP2005302852A JP 2005302852 A JP2005302852 A JP 2005302852A JP 2004113770 A JP2004113770 A JP 2004113770A JP 2004113770 A JP2004113770 A JP 2004113770A JP 2005302852 A JP2005302852 A JP 2005302852A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- wiring board
- semiconductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体装置の薄型化を図る。
【解決手段】半導体装置1は、第1の面及び前記第1の面の反対面となる第2の面を有する配線基板2と、前記配線基板の前記第1の面に設けられる複数の外部電極端子8と、前記配線基板の前記第1の面に設けられる少なくとも一つの窪みと、前記窪みの底に固定される半導体チップ5と、前記配線基板の前記第1の面に搭載されるチップ部品20とを有し、前記半導体チップの上面の全ての電極16はそれぞれチップ部品を介して前記配線基板の前記第1の面の所定の配線部4に電気的に接続されていることを特徴とする。前記配線基板の第1の面の高さと、前記窪みの底に固定された前記半導体チップの上面の高さは略同じ高さになっている。前記半導体チップの前記電極と前記配線基板の前記配線部を電気的に接続するチップ部品はチップジャンパーまたは受動部品である。前記外部電極端子は上面に突条11を有する溶接接続用端子である。
【選択図】図2
【解決手段】半導体装置1は、第1の面及び前記第1の面の反対面となる第2の面を有する配線基板2と、前記配線基板の前記第1の面に設けられる複数の外部電極端子8と、前記配線基板の前記第1の面に設けられる少なくとも一つの窪みと、前記窪みの底に固定される半導体チップ5と、前記配線基板の前記第1の面に搭載されるチップ部品20とを有し、前記半導体チップの上面の全ての電極16はそれぞれチップ部品を介して前記配線基板の前記第1の面の所定の配線部4に電気的に接続されていることを特徴とする。前記配線基板の第1の面の高さと、前記窪みの底に固定された前記半導体チップの上面の高さは略同じ高さになっている。前記半導体チップの前記電極と前記配線基板の前記配線部を電気的に接続するチップ部品はチップジャンパーまたは受動部品である。前記外部電極端子は上面に突条11を有する溶接接続用端子である。
【選択図】図2
Description
本発明は混成集積回路装置(ハイブリッドIC)等の半導体装置に係わり、例えば自動車の発電機におけるICレギュレータ(半導体モジュール)に適用して有効な技術に関する。
各種機器に組み込まれる混成集積回路装置は、配線基板を構成するセラミック基板等からなる配線基板上にトランジスタやIC(Integrated Circuit)を形成した半導体チップを1乃至複数搭載するとともに、抵抗,コンデンサ,インダクタンス等の受動素子(受動部品)を形成するチップ部品を搭載し、かつこれらの部品を絶縁性の樹脂で覆う構造になっている。
混成集積回路装置等の半導体装置の製造方法の一つとして、例えば、多数個取りされるパッケージ用ベース基板の単位区画にベアーチップや他の部品を搭載し、その後前記ベアーチップや他の部品を絶縁性の樹脂で覆って封止樹脂を形成し、ついで前記パッケージ用ベース基板を樹脂と共に切断して前記単位区画部分による半導体装置を製造する技術が知られている(例えば、特許文献1参照)。
ICレギュレータ等の半導体装置(半導体モジュール)においては、更なる小型・薄型化が求められかつコスト低減が要請されている。このような半導体モジュールは、配線基板(モジュール基板)の上面に半導体チップを搭載し、半導体チップの上面の各電極と配線基板の上面の各配線部(接続パッド)を導電性のワイヤで接続し、かつワイヤや半導体チップを絶縁性樹脂で覆う構造になっている。また、モジュール基板の上面には受動素子を構成するチップ部品が搭載されている。
このような構造では、電極と接続パッドをワイヤで接続するためワイヤが弧を描くようになり(これをループと呼称する)、ワイヤループのため、またこのループを確実に絶縁性樹脂で覆うため、製品の薄型化が妨げられている。
本発明の一つの目的は、半導体装置の薄型・小型化を図ることにある。
本発明の一つの目的は、半導体装置のコスト低減を図ることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)本発明の半導体装置は、第1の面及び前記第1の面の反対面となる第2の面を有する配線基板(モジュール基板)と、前記モジュール基板の前記第1の面に設けられる複数の外部電極端子と、前記モジュール基板の前記第1の面に設けられる少なくとも一つの窪みと、前記窪みの底に固定される半導体チップと、前記モジュール基板の前記第1の面に搭載されるチップ部品とを有し、前記半導体チップの上面の全ての電極はそれぞれチップ部品を介して前記モジュール基板の前記第1の面の所定の配線部(電極接続パッド)に電気的に接続されていることを特徴とする。
前記モジュール基板の第1の面の高さと、前記窪みの底に固定された前記半導体チップの上面の高さは略同じ高さになり、前記電極接続パッド面と半導体チップの電極面は略同じ高さになっている。前記半導体チップの前記電極と前記モジュール基板の前記電極接続パッドを電気的に接続するチップ部品はチップジャンパーまたは受動部品である。前記外部電極端子は上面に突条を有する溶接接続用端子である。
このような半導体装置は、前記モジュール基板の前記第1の面に設けられる少なくとも第1乃至第4の外部電極端子と、第1電極及び第2電極並びに制御電極を有するトランジスタと、前記トランジスタの前記制御電極に接続される比較回路と、前記比較回路の反転入力端子と第1電源電位になる前記第1の外部電極端子との間に接続されるバッテリー電圧検出回路と、前記比較回路の非反転入力端子に接続される基準電圧回路と、第1電源電位になる前記第2の外部電極端子と前記第3の外部電極端子との間に順バイアス状態で接続されるダイオードとを有し、前記トランジスタの前記第1電極は前記ダイオード及び前記第3の外部電極端子に接続され、前記トランジスタの前記第2電極は第2基準電位とされる前記第4の外部電極端子に接続されてICレギュレータを構成している。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
上記(1)の手段によれば、(a)半導体装置は、半導体チップの電極とモジュール基板の電極接続パッド(配線部)をチップジャンパーまたは受動部品を含むチップ部品によって電気的に接続する構造になっていることから、ワイヤ接続する構造に比較して薄型化が達成できる。例えば、厚さが0.25〜0.4mmの半導体チップを使用した場合、電極と配線部をワイヤで接続しかつ絶縁性樹脂で覆う構造では、封止部分は配線基板の上面から1・7〜2.2mm程度の厚さ(高さ)になるが、1608と呼称される長さが16mm、幅及び高さ(厚さ)が0.8mmのチップ部品で電極と電極接続パッドを接続する構造では、実装用接着剤を含んでも配線基板の上面から1mm程度の厚さ(高さ)に抑えることができ、半導体装置の薄型化を図ることができる。
(b)チップジャンパーは単なる導体であり、電気的接続体であるが、回路構成素子であるチップ抵抗,チップ容量、チップインダクタ等受動部品を構成するチップ部品で電極と電極接続パッドを接続する場合には、配線のインダクタンスを低減でき、半導体装置の特性向上が達成できる。
(c)上記(b)のように、受動部品を構成するチップ部品で電極と電極接続パッドを接続する構造では、搭載部品の一部が半導体チップの上面に位置する構造となることから、空いた領域を他の部品の搭載領域として利用することができる。また、空いた領域を詰めて他の部品を搭載することにより、搭載部品全体の搭載面積を小さくできる。この結果、モジュール基板を小型化することも可能になる。
(d)モジュール基板の上面に設けられる外部電極端子は溶接接続用端子になっていることから、溶接によって、例えば、ワイヤを接続することができる。
(e)半導体装置の製造において、半導体チップの電極とモジュール基板上面の配線部をワイヤで接続せず、回路を構成する受動部品であるチップ部品やチップジャンパーで接続することから、ワイヤボンディング工程が不要になり、工程簡略化が図れ、製造コストの低減が達成できる。
(f)半導体装置の製造において、半導体チップの電極とモジュール基板上面の配線部(電極接続パッド)をチップ部品で接続することから、保護のための封止が不要になり、製造コストの低減が達成できる。
(g)本発明をICレギュレータに適用すれば、薄型で小型のICレギュレータを安価に提供することができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施例1では、自動車用ICレギュレータに本発明を適用した例について説明する。図1はICレギュレータを構成する半導体装置(半導体モジュール)1の一部を簡略化して示す斜視図である。また、図2はその一部の拡大断面図である。半導体モジュール1は、平板からなる配線基板(モジュール基板)2を有している。このモジュール基板2は、例えば、長さ30mm、幅20mm、厚さ0.8mmのアルミナセラミック基板からなっている。モジュール基板2の上面(第1の面)の反対面となる下面(第2の面)は平坦な面になっている。モジュール基板2は、図示しないが上面(第1の面)及び中層にそれぞれ所定の配線が形成され、かつ上下の配線は導体で電気的に接続され、所望の配線パターンが形成された多層配線基板構造になっている。図1では一部の配線3と、この配線の一部である電極接続パッド(配線部)4を示してある。実際には、複数の半導体チップやチップ部品が搭載されている。ここでは、一つの半導体チップとその周囲の関係が分かるような簡略図としてある。
モジュール基板2の上面には、図1及び図2に示すように、半導体チップ5が収容できる大きさの窪み6が設けられている。この窪み6の底面にも、図2に示すように、配線の一部によってチップ搭載パッド7が形成されている。また、モジュール基板2の上面には外部電極端子となる溶接接続用端子8が固定されている。図1では、溶接接続用端子8は左端側に3個、右端側に4個並んで配置されている。溶接接続用端子8は、図2に示すように、配線3の一部である端子接続パッド9上に導電性の接着剤10で接着されている。溶接接続用端子8はNiとCuのクラッド材で形成され、下面のCu面が半田からなる接着剤10で接続されている。この端子接続パッド9は、その上面にNiワイヤが溶接によって接続されることから、突条11が端子接続パッド9の上面に設けられている。突条11は端子接続パッド9の長手方向に沿い、かつ中央に設けられている。溶接接続用端子8は、例えば、長さ2.5mm、幅2mm、高さ0.6mmとなり、突条11は幅0.6mm、高さ0.2mmとなっている。
前記端子接続パッド9,チップ搭載パッド7,電極接続パッド(配線部)4,配線3を含む配線パターンの各部の厚さは10μm程度になっている。また、溶接接続用端子8を接続する接着剤10の厚さは20μm程度である。また、図2に示すように、モジュール基板2の上面の配線パターンは溶接接続用端子8やチップ部品を搭載する電極接続パッド(配線部)4を除き、絶縁材からなるガラスコート膜12によって覆われている。
窪み6の底面上には導電性の接着剤15、例えば、半田によって半導体チップ5が固定されている。この半導体チップ5の上面は絶縁性の保護膜で覆われ、一部に電極16が露出する構造になっている。電極16の上面の高さと、モジュール基板2の上面に設けられる電極接続パッド(配線部)4の上面の高さが略同じ程度になるように、窪み6を形成しておく。電極接続パッド(配線部)4の厚さは10μm程度と極めて薄いことから、モジュール基板2の上面の高さと半導体チップ5の上面の高さが同じ程度の高さとなるように窪み6の深さを決定する。
半導体チップ5の上面に設けられた電極16とモジュール基板2の上面の電極接続パッド(配線部)4は、チップ部品20によって接続されている。チップ部品20は両端にそれぞれ電極21を有する直方体構造となっている。チップ部品20は、例えば、長さが16mm、幅及び高さ(厚さ)が0.8mmのいわゆる1608と呼称されるチップ部品を使用する。本実施例1では、チップ部品20は、例えば、2点間を電気的に接続するチップジャンパー22が使用される。即ち、2個のチップジャンパー22によって、半導体チップ5の上面の各電極16とモジュール基板2の上面の電極接続パッド(配線部)4が電気的に接続される。電極21と電極16及び電極接続パッド(配線部)4との接続は導電性の接着剤23、例えば、半田で接続される(図2参照、図1では省略)。
半導体チップ5は、MOSFET(Metal Oxide Semiconductor Field-Effect-Transistor)であり、上面にゲート電極とソース電極を有し、裏面に裏面電極としてドレイン電極を有するものである。従って、ドレイン電極は接着剤15を介してチップ搭載パッド7に電気的に接続されている。また、ゲート電極及びソース電極はチップジャンパー22を介して所定の電極接続パッド(配線部)4に電気的に接続されることになる。
本実施例1の半導体モジュール1は、図3に示す自動車用発電機に組み込まれるICレギュレータを形成している。図3はICレギュレータ(半導体モジュール)1が組み込まれる発電機の回路構成を示す模式的回路図である。実線枠内の回路素子(回路部品)によって発電機30が形成されている。また、点線枠部分がICレギュレータ(半導体モジュール)1である。ICレギュレータ1で使用されるトランジスタTr1は、電界効果トランジスタ(MOSFET)である。このトランジスタTr1は、半導体チップ5の上面に第1電極としてのソース電極及び制御電極としてのゲート電極を有し、下面には第2電極としてのドレイン電極を有する構造になっている。ドレイン電極は半導体チップ5の下面全域に形成され、接着剤15によってチップ搭載パッド7に電気的に接続されている。
ICレギュレータ1は、図3に示すように、トランジスタTr1と、トランジスタTr1のゲート電極に接続される比較回路31と、比較回路31の反転入力端子と第1電源電位になる第1の外部電極端子(溶接接続用端子8)32との間に接続されるバッテリー電圧検出回路40と、比較回路31の非反転入力端子に接続される基準電圧回路50と、第1電源電位になる第2の外部電極端子(溶接接続用端子8)33と第3の外部電極端子(溶接接続用端子8)34との間に順バイアス状態で接続されるダイオードD1とを有し、トランジスタTr1のドレイン電極はダイオードD1及び第3の外部電極端子34に接続され、トランジスタTr1のソース電極は第2基準電位(グランド電位)とされる図示しない第4の外部電極端子(溶接接続用端子)に接続されている。
バッテリー電圧検出回路40は、比較回路31の反転入力端子とグランド端子との間に並列に接続されるチップ容量(容量素子)C1及びチップ抵抗(抵抗素子)R2と、比較回路31の反転入力端子と第1の外部電極端子32との間に接続されるチップ抵抗(チップ抵抗)R1とから構成されている。
ICレギュレータ1の第1の外部電極端子32及び第2の外部電極端子33には、発電機30の外付け部品となるバッテリー60からライン59a,59bを通して第1基準電位が供給される。また、発電機を構成するステータ(固定子)62には整流回路63が接続されている。この整流回路63はライン59bとグランド端子間に3列に接続されるダイオード列によって構成されている。各列は2個のダイオード65が順方向に接続され、ダイオード65とダイオード65との間のノードがステータ62の各部に接続されている。ステータ62に対面するロータ(回転子)67の一端はライン59bに接続され、他の一端は第3の外部電極端子34に接続されている。
本実施例1の半導体モジュール(ICレギュレータ)によれば以下の効果を有する。
(1)半導体装置(半導体モジュール)1は、半導体チップ5の電極16とモジュール基板2の電極接続パッド(配線部)4をチップジャンパー22によって電気的に接続する構造になっていることから、ワイヤ接続する構造に比較して薄型化が達成できる。例えば、厚さが0.25〜0.4mmの半導体チップを使用した場合、半導体チップ5の電極16と配線部をワイヤで接続しかつ絶縁性樹脂で覆う構造では、封止部分はモジュール基板2の上面から1・7〜2.2mm程度の厚さ(高さ)になるが、1608と呼称される長さが16mm、幅及び高さ(厚さ)が0.8mmのチップジャンパー22で半導体チップ5の電極16と電極接続パッド(配線部)4を接続する構造では、実装用の接着剤23を含んでも配線基板の上面から1mm程度の厚さ(高さ)に抑えることができ、半導体モジュール1の薄型化を図ることができる。
(2)モジュール基板2の上面に設けられる外部電極端子は溶接接続用端子8であり、溶接によって、ワイヤを接続することができる。
(3)半導体モジュール1の製造において、半導体チップ5の電極16とモジュール基板2上面の電極接続パッド(配線部)4をチップジャンパー22で接続することから、ワイヤボンディング工程が不要になり、工程簡略化が図れ、製造コストの低減が達成できる。
(4)半導体モジュール1の製造において、半導体チップ5の電極16とモジュール基板2上面の電極接続パッド(配線部)4をチップジャンパー22で接続することから、保護のための封止が不要になり、製造コストの低減が達成できる。
(5)モジュール基板2は平板なアルミナセラミック基板であることから半導体モジュール1を放熱体上に配置して使用することができ、放熱性の良好な半導体装置となる。
(6)上記(1)〜(5)により、半導体モジュール1でICレギュレータを形成すれば、薄型で小型のICレギュレータを安価に提供することができる。
図4は本発明の実施例2である半導体装置の一部を示す模式的平面図である。本実施例2では、半導体チップ5の上面の各電極16と、モジュール基板2の電極接続パッド(配線部)4を全てチップ部品20で電気的に接続する例について説明する。チップ部品20は両端にそれぞれ電極21を有する。図4では電極21を電極接続パッド(配線部)4や電極16に接続する導電性の接着剤は省略してある。
図4に示すように、モジュール基板2上面に設けた窪み6内に半導体チップ5を搭載し、窪み6の周囲に配置される電極接続パッド(配線部)4と、半導体チップ5の上面の各電極16を全てチップ部品20で電気的に接続してある。点々を施したチップ部品20はチップジャンパー22であり、点々を施してないチップ部品20は、チップ抵抗26,チップ容量27,チップインダクタ28等の受動部品である。
本実施例2では実施例1と同様の効果を有するが、さらにつぎのような効果を有する。 (1)チップジャンパー22は単なる導体であり、電気的接続体であるが、回路構成素子であるチップ抵抗26,チップ容量27,チップインダクタ28等の受動部品を構成するチップ部品20で半導体チップ5の電極16と電極接続パッド4を接続する場合には、従来のワイヤ延在部分に受動部品を配置する構造になり、その分配線長を短くでき、配線のインダクタンスを低減できることから半導体装置の特性の向上を図ることができる。
(2)上記(1)のように、受動部品を構成するチップ部品20で半導体チップ5の電極16と電極接続パッド4を接続する構造では、搭載部品の一部が半導体チップの上面に位置する構造となることから、窪み6から外れたモジュール基板2の上面領域におけるチップ部品の搭載領域が小さくなる。従って、小さくなって空いた領域を他の部品の搭載領域として利用することができる。また、空いた領域を詰めて他の部品を搭載することにより、搭載部品全体の搭載面積を小さくできる。この結果、モジュール基板2を小型化することも可能になる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1…半導体装置(半導体モジュール)、2…配線基板(モジュール基板)、3…配線、4…電極接続パッド(配線部)、5…半導体チップ、6…窪み、7…チップ搭載パッド、8…溶接接続用端子、9…端子接続パッド、10…接着剤、11…突条、12…ガラスコート膜、15…接着剤、16…電極、20…チップ部品、21…電極、22…チップジャンパー、23…接着剤、26…チップ抵抗、27…チップ容量、28…チップインダクタ、30…発電機、31…比較回路、32…第1の外部電極端子、33…第2の外部電極端子、34…第3の外部電極端子、40…バッテリー電圧検出回路、50…基準電圧回路、59a,59b…ライン、60…バッテリー、62…ステータ(固定子)、63…整流回路、65…ダイオード、67…ロータ(回転子)
Claims (5)
- 第1の面及び前記第1の面の反対面となる第2の面を有する配線基板と、
前記配線基板の前記第1の面に設けられる複数の外部電極端子と、
前記配線基板の前記第1の面に設けられる少なくとも一つの窪みと、
前記窪みの底に固定される半導体チップと、
前記配線基板の前記第1の面に搭載されるチップ部品とを有し、
前記半導体チップの上面の全ての電極はそれぞれチップ部品を介して前記配線基板の前記第1の面の所定の配線部に電気的に接続されていることを特徴とする半導体装置。 - 前記配線基板の第1の面の高さと、前記窪みの底に固定された前記半導体チップの上面の高さは略同じ高さになっていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップの前記電極と前記配線基板の前記配線部を電気的に接続するチップ部品はチップジャンパーまたは受動部品であることを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記外部電極端子は上面に突条を有する溶接接続用端子であることを特徴とする請求項1に記載の半導体装置。
- 前記配線基板の前記第1の面に設けられる少なくとも第1乃至第4の外部電極端子と、
第1電極及び第2電極並びに制御電極を有するトランジスタと、
前記トランジスタの前記制御電極に接続される比較回路と、
前記比較回路の反転入力端子と第1電源電位になる前記第1の外部電極端子との間に接続されるバッテリー電圧検出回路と、
前記比較回路の非反転入力端子に接続される基準電圧回路と、
第1電源電位になる前記第2の外部電極端子と前記第3の外部電極端子との間に順バイアス状態で接続されるダイオードとを有し、
前記トランジスタの前記第1電極は前記ダイオード及び前記第3の外部電極端子に接続され、
前記トランジスタの前記第2電極は第2基準電位とされる前記第4の外部電極端子に接続されてICレギュレータを構成していることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113770A JP2005302852A (ja) | 2004-04-08 | 2004-04-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113770A JP2005302852A (ja) | 2004-04-08 | 2004-04-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005302852A true JP2005302852A (ja) | 2005-10-27 |
Family
ID=35334015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113770A Pending JP2005302852A (ja) | 2004-04-08 | 2004-04-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005302852A (ja) |
-
2004
- 2004-04-08 JP JP2004113770A patent/JP2005302852A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100544033B1 (ko) | 샌드위치 구조의 마이크로 전자 부품 | |
US6060772A (en) | Power semiconductor module with a plurality of semiconductor chips | |
US7714428B2 (en) | High power semiconductor package and method of making the same | |
JP2936855B2 (ja) | 電力用半導体装置 | |
US6610923B1 (en) | Multi-chip module utilizing leadframe | |
JP3410969B2 (ja) | 半導体装置 | |
JP2009059923A (ja) | 半導体装置 | |
CN104170085A (zh) | 半导体装置 | |
KR20070098572A (ko) | 전자 부품용 접속 소자 | |
JP2012178504A (ja) | 半導体装置、および、半導体装置の実装構造 | |
US20140110833A1 (en) | Power module package | |
JP3553849B2 (ja) | 半導体装置及びその製造方法 | |
JP2005142189A (ja) | 半導体装置 | |
WO2020170650A1 (ja) | 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器 | |
US6664629B2 (en) | Semiconductor device | |
JPH05291489A (ja) | 樹脂封止型半導体装置 | |
JP2010251582A (ja) | Dc−dcコンバータ | |
JP6162764B2 (ja) | 半導体装置、および、半導体装置の実装構造 | |
JP2005302852A (ja) | 半導体装置 | |
JP2004349300A (ja) | 半導体装置及びその製造方法 | |
US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
EP2115773A1 (en) | A quad flat no lead (qfn) integrated circuit (ic) package having a modified paddle and method for designing the package | |
JPH09162203A (ja) | 集積回路装置 | |
JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
US20240106196A1 (en) | Semiconductor light emitting device |