JPH03263859A - トランジスタ実装基板構造体 - Google Patents

トランジスタ実装基板構造体

Info

Publication number
JPH03263859A
JPH03263859A JP2063226A JP6322690A JPH03263859A JP H03263859 A JPH03263859 A JP H03263859A JP 2063226 A JP2063226 A JP 2063226A JP 6322690 A JP6322690 A JP 6322690A JP H03263859 A JPH03263859 A JP H03263859A
Authority
JP
Japan
Prior art keywords
transistor
sides
electrodes
board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2063226A
Other languages
English (en)
Inventor
Manabu Okamoto
学 岡元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2063226A priority Critical patent/JPH03263859A/ja
Publication of JPH03263859A publication Critical patent/JPH03263859A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、トランジスタの信頼性向上に対し有効な構造
としたトランジスタ実装基板構造体に関する。
従来の技術 従来、この種のトランジスタ実装基板構造体は、第５図
に示すように、トランジスタ２１はその下面をプリント
基板２２の上面に設けられた導体箔２３の上に半田付け
され、その上面は２本のボンディングワイヤ２４．２５
によってプリント基板２２の上面に導体箔２３を挟んで
設けられている端子２６．２７にそれぞれ接続されてい
る。
また、導体箔２３の一端には外部導体２８が接続されて
いる。
上記の構造において、トランジスタ２１は動作時、端子
２６．２７および外部導体２８を介して外部電子部品と
電気的に接続して電気回路を構成しており、また動作時
トランジスタ２１より発生する熱の放散は導体箔２３を
介してプリント基板２２により行なわれるのが一般的で
あった。
発明が解決しようとする課題 しかしながら上記従来の構成では、プリント基板２２が
受ける熱や外力に対してボンディングワイヤ２４．２５
と導体箔２６．２７との接続構造が脆弱であるために断
線等の故障を生し、信頼性に劣るという課題を有してい
た。
また、トランジスタ２１の動作時の放熱性能はプリント
基板２２の材質に依存するので、基板材質によってはト
ランジスタ２１の放熱が不充分となり、熱的破壊等の信
頼性低下を招く結果となっていた。
本発明は上記課題を解決するもので、信頼性に優れたト
ランジスタ実装基板構造体を提供することを目的とする
。
課題を解決するための手段 本発明は上記目的を達成するために、トランジスタの一
面の両側に設けられた２個の電極をプリント基板上に設
けられた２個の導体箔に対向して接続し、トランジスタ
の他の面に板状の導電性放熱部品を取付けて接続し、こ
れによって電気回路を構成したものである。
作用 本発明は上記した構成により、導電性放熱部品をトラン
ジスタの他の面に取付けて接続しているので、これをも
って電気回路を構成しながらかつ放熱を行なうことによ
り、信頼性の低下を防止できるものである。
実施例 以下、本発明の第１の実施例について第１図および￥％
２図を参照しながら説明する。
図に示すように、トランジスタ１の一面の両側に設けら
れた電極２，３はプリント基板４上の導体箔５および６
と半田で接続され、導電性放熱部品７はトランジスタ１
の他の面に半田で接続されている。また導電性放熱部品
７は外部配線８と電気的に接続している。
上記構成において動作を説明すると、トランジスタ１の
一面の両側に設けられた電極２および３はボンディング
ワイヤなどを用いずに直接プリント基板４上の導体Ｗ３
５．６に接続しているために外力に対しても断線等のボ
ンデングワイヤに起因するような障害を防止することが
できる。また、トランジスタ１から発生した熱は導電性
放熱部品７を介して外部へ放散することができるためト
ランジスタ１を熱的破壊から保護することができるもの
である。
つぎに第２．第３の実施例について第３図、第４図とと
もに、第１図、第２図と同一部分については同一番号を
付して詳しい説明を省略し、第１の実施例と相違する点
について説明する。
第３図において９は導電性放熱部品であり、トランジス
タ１の他の面に取付けて接続するとともにその一端９′
は屈曲してプリント基板４の上面に設けられた導体箔１
０に接続して外部回路への導出端子を構成している。さ
らに第４図において、１１は導電性放熱部品であり、ト
ランジスタ１の他の面と、プリント基板４の上面にトラ
ンジスタ１と並列に設けられている他のトランジスタ１
′の他の面とに架橋して載置され電気的に接続して電気
回路を構成しているものである。
発明の効果 以上の実施例から明らかなように本発明によれば、トラ
ンジスタの一面の両側に設けられた電極をプリント基板
上の導体箔に対向して接続し、トランジスタの他の面に
導電性放熱部品を取付けて接続しているのでプリント基
板との接続において断線などが生じることがなく、トラ
ンジスタより発生する°熱を効果的に放散することがで
きる信頼性に優れたトランジスタ実装基板構造体を提供
できる。
【図面の簡単な説明】
第１図は本発明の第１の実施例のトランジスタ実装基板
構造体の要部斜視図、第２図は同断面図、第３図は本発
明の第２の実施例の要部断面図、第４図は本発明の第３
の実施例の要部断面図、第５図は従来のトランジスタ実
装基板構造体の要部斜視図である。 １・・・・・・トランジスタ、２．３・・・・・・電極
、４・・・・・・プリント基板、５．６・・・・・・導
体箔、７・・・・・・導電性放熱部品。

Claims (1)

    【特許請求の範囲】
  1. トランジスタの一面の両側に設けられた２個の電極をプ
    リント基板上に設けられた２個の導体箔に対向して接続
    し、前記トランジスタの他の面に板状の導電性放熱部品
    を取付けて接続したトランジスタ実装基板構造体。
JP2063226A 1990-03-14 1990-03-14 トランジスタ実装基板構造体 Pending JPH03263859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2063226A JPH03263859A (ja) 1990-03-14 1990-03-14 トランジスタ実装基板構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2063226A JPH03263859A (ja) 1990-03-14 1990-03-14 トランジスタ実装基板構造体

Publications (1)

Publication Number Publication Date
JPH03263859A true JPH03263859A (ja) 1991-11-25

Family

ID=13223085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2063226A Pending JPH03263859A (ja) 1990-03-14 1990-03-14 トランジスタ実装基板構造体

Country Status (1)

Country Link
JP (1) JPH03263859A (ja)

Similar Documents

Publication Publication Date Title
JP5169353B2 (ja) パワーモジュール
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
JP4037589B2 (ja) 樹脂封止形電力用半導体装置
US5038194A (en) Semiconductor device
JPH0383368A (ja) 半導体装置
JPH064595Y2 (ja) ハイブリッドｉｃ
JP2005142189A (ja) 半導体装置
US6833512B2 (en) Substrate board structure
JPH09266125A (ja) 積層セラミック部品
JPH09321216A (ja) 電力用半導体装置
KR20040073942A (ko) 반도체장치
JPH04273150A (ja) 半導体装置
JP4163360B2 (ja) パワーモジュール
JPH03263859A (ja) トランジスタ実装基板構造体
JP2021082794A (ja) 電子部品および電子装置
US5260602A (en) Hybrid integrated-circuit device having an asymmetrical thermal dissipator
JPH05259373A (ja) 電力用半導体装置
JP2879503B2 (ja) 面実装型電子回路装置
JP3754197B2 (ja) 混成集積回路装置
JPH0722577A (ja) 混成集積回路装置
JPH04171848A (ja) 半導体装置
JPH0648875Y2 (ja) 半導体装置
JPH0433657Y2 (ja)
KR200157441Y1 (ko) 점퍼용칩
JP2913500B2 (ja) 半導体装置