FR2666931A1 - Procede de fabrication pour dispositif a semiconducteurs, a connexion de puces sur une bande de support. - Google Patents

Procede de fabrication pour dispositif a semiconducteurs, a connexion de puces sur une bande de support. Download PDF

Info

Publication number
FR2666931A1
FR2666931A1 FR9111385A FR9111385A FR2666931A1 FR 2666931 A1 FR2666931 A1 FR 2666931A1 FR 9111385 A FR9111385 A FR 9111385A FR 9111385 A FR9111385 A FR 9111385A FR 2666931 A1 FR2666931 A1 FR 2666931A1
Authority
FR
France
Prior art keywords
resin
semiconductor chip
support
manufacturing
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9111385A
Other languages
English (en)
Other versions
FR2666931B1 (fr
Inventor
Ueda Tetsuya
Nakagawa Osamu
Shimamoto Haruo
Teraoka Yasuhiro
Takemura Seiji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2666931A1 publication Critical patent/FR2666931A1/fr
Application granted granted Critical
Publication of FR2666931B1 publication Critical patent/FR2666931B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

L'invention procure un procédé de fabrication pour un dispositif à semiconducteurs dans lequel une électrode (13) d'une puce de semiconducteur (1) est connectée électriquement à un conducteur intérieur (11a) d'une bande de support (23). L'électrode (13) de la puce de semiconducteur est amenée en contact avec le conducteur intérieur (11a) de la bande de support (23). La connexion est réalisée dans la condition ci-dessus, grâce à quoi la valeur de la flèche du conducteur intérieur peut être limitée à 80 mum ou moins.

Description

La présente invention concerne un procédé de fabrication pour un
dispositif à semiconducteurs, dans lequel on utilise un moule pour encapsuler dans de la résine un élément à semiconducteurs et un support en bande, - en employant un procédé tel que le transfert à basse pres- sion. La figure 8 est une vue en perspective qui montre
partiellement une coupe d'un dispositif à semiconducteurs encapsulé dans de la résine, de type classique Cette figu-
re montre comment un procédé de transfert à basse pression moule dans de la résine un élément àsem-c-6 dctèeurs con-ë ô necté par un procédé de connexion de fils.15 Dans le dessin, la référence 1 désigne la partie centrale d'un dispositif à semiconducteurs ou d'un élément à semiconducteurs, qu'on appelle habituellement une puce de circuit intégré Des circuits électroniques sont formés de manière fine et délicate sur la puce de circuit intégré 1,20 sur un substrat semiconducteur qui consiste par exemple en silicium La référence 2 désigne l'emplacement sur lequel
la puce de circuit intégré 1 est montée, c'est-à-dire ce qu'on appelle un plot de montage de puce La référence 3 désigne des conducteurs, chacun d'eux étant constitué par25 un conducteur intérieur connecté électriquement à une élec- trode sur la puce de circuit intégré 1, et par un conduc-
teur extérieur qui est connecté électriquement à un dispo-
2 sitif externe et au substrat La référence 4 désigne des fils destinés à connecter électriquement la puce de circuit intégré 1 aux conducteurs 3, et la référence 5 désigne une résine d'encapsulation qui forme un moulage dans une partie 5 située autour de la puce de circuit intégré 1, pour la protéger contre l'environnement externe et l'application de forces. On s'oriente actuellement vers l'emploi d'un procédé dit de connexion automatisée sur bande (ou TAB pour "Tape Automated Bonding"), utilisant un support en bande, à la place du procédé de connexion de fil ci-dessus qui a été largement utilisé à titre de technique pour la connexion des électrodes sur une puce de circuit intégré (ou un élé- ment à semiconducteurs) 1 On décrira brièvement le procédé15 dé connexion automatisée sur bande en se référant aux figu- res 9 a, 9 b, 10 a et l Ob Dans les dessins, la référence 6 désigne une bande, faisant fonction de matière de base du support en bande, qui est constituée par une matière iso- lante flexible telle que le polyimide, et qui a une confi-20 guration semblable à une pellicule Comme décrit ci- dessous, trois types de trous 7-9 sont percés dans la bande 6 Le trou 7 est un trou de dispositif central qui est percé au milieu de la largeur de la bande 6, et qui se trouve dans une position correspondant à celle à laquelle25 est installée la puce de circuit intégré 1, qu'on décrira ultérieurement Les trous 8 sont des trous d'entraînement qui sont percés à des intervalles fixes des deux côtés de la bande 6, dans la direction de la largeur de cette dernière On utilise les trous d'entraînement 8 pour le posi-30 tionnement grossier de la bande 6 et de la puce de circuit intégré 1, au moment o on les fixe ensemble Les trous 9 consistent en un ensemble de trous de conducteurs exté- rieurs qui sont percés de façon à entourer le trou de dis- positif central 7 On utilise les trous de conducteurs35 extérieurs 9 lorsque les conducteurs extérieurs sont fixés, 3 comme décrit ci-après, et ces trous sont reliés les uns aux autres par des ponts 10 qui sont formés dans des positions correspondant aux quatre coins du trou de dispositif cen- tral 7 La référence 11 désigne un ensemble de configura- 5 tions de conducteurs, constituées par un matériau conduc- teur de l'électricité, qui sont formées dans des positions piédéterminées sur la anface supérieure de la bande 6 Chaque configu- ration de conducteur est constituée par un conducteur inté- rieur lia faisant face au trou de dispositif central 7, et10 par un conducteur extérieur llb qui s'étend sur le trou de conducteur extérieur 9 et vers l'extérieur La référence lic désigne des plots de test qui sont prévus pour détermi- ner si la puce de circuit intégré 1 est défectueuse, ou si la connexion entre les conducteurs intérieurs lia et la15 puce de circuit intégré 1 est défectueuse, après que les conducteurs intérieurs ont été fixés La référence 12 désigne une partie de support de conducteurs qui soutient les configurations de conducteurs 11, et la référence 13 désigne des protubérances qui sont habituellement formées20 sur la surface supérieure de la puce de circuit intégré 1. Les protubérances 13 sont interposées entrela puce de circuit intégré 1 et les conducteur-sintérieurs-lia On va maintenant décrire un procédé pour instal- ler la puce de circuit intégré 1 dans la bande de support 6
ayant une telle structure.
Comme le montre la figure 10 a, on place tout d'abord la puce de circuit intégré 1 dans le trou de dispo-
sitif central 7 qui est percé dans la bande 6 On position- ne la puce de circuit intégré 1 ou la bande 6 de façon que30 les protubérances 13 sur la puce de circuit intégré 1 se trouvent face à des positions prédéterminées des conduc-
teurs intérieurs lia Ensuite, en employant un procédé de connexion par thermocompression, on connecte les protubé- rances 13 sur la puce de circuit 1 aux conducteurs inté-35 rieurs lia Ceci forme le support en bande dans lequel la 4 puce de circuit intégré 1 est installée La figure 10 b montre un exemple d'un tel support en bande. On décrira un procédé utilisant une résine liqui- de pour encapsuler le support en bande, en se référant aux figures lla et llb Dans les dessins, la référence 14 a désigne la résine liquide avant qu'elle ne durcisse; la référence 14 b désigne la résine liquide après durcissement; et la référence 15 désigne une seringue qu'on utilise pour faire couler la résine liquide 14 a En premier lieu, on10 fait couler la résine liquide 14 a sur le support en bande qui est représenté sur la figure lia, et ensuite on la chauffe de façon qu'elle durcisse, pour encapsuler le sup- port en bande, comme le montre la figure llb. La structure du dispositif à semiconducteurs
classique et le procédé de fabrication que l'on utilise pour ce dispositif sont conformes à la description faite
ci-dessus Du fait des problèmes indiqués ci-après, il existe une limite de 1,0 mm qui empêche de fabriquer des dispositifs à semiconducteurs plus minces.20 On présentera tout d'abord une comparaison entre le procédé de connexion de fils et le procédé de connexion automatisée sur bande (ou TAB) Les figures 12 a et 12 b sont des coupes agrandies qui montrent les épaisseurs de résine sur des puces de circuits intégrés, respectivement avec le25 procédé de connexion de fils et avec le procédé TAB Sur la figure 12 a, la référence A désigne la hauteur du fil 4 dans le cas du procédé de connexion de fils La hauteur A est habituellement de 180 jim, et elle est au moins d'environ 150,um La référence B désigne la hauteur de la résine
d'encapsulation 5 qui est incorporée pour protéger contre une contamination externe ou l'humidité le fil 4 et le cir-
cuit électronique qui se trouve sur la surface de la puce de circuit intégré 1 Sur la figure 12 b, la référence C désigne la hauteur de la protubérance 13 sur la puce de35 circuit intégré 1, qui est habituellement d'environ 25 pm.
La référence D désigne l'épaisseur du conducteur intérieur lia (pellicule de métal consistant en cuivre ou une matière analogue), et cette épaisseur-est habituellement de 35 pm; Les dimensions indiquées ci-dessus montrent de façon évi- 5 dente que lorsqu'on compare l'épaisseur de la résine utili- sée dans le procédé de connexion de fils avec celle qui est utilisée dans le procédé TAB, il apparaît qu'on peut dimi- nuer l'épaisseur de résine utilisée dans le procédé TAB, d'une valeur égale à une épaisseur A-C-D Cette résine est10 habituellement amincie jusqu'à-environ 120 pm Le procédé TAB est donc avantageux lorsqu'on fabrique des dispositifs
à semiconducteurs minces et, en fait, il a été employé jusqu'à présent pour la fabrication de tels dispositifs.
Comme le montrent les figures lla et llb, la résine liquide 14 a encapsule le support en bande dans le procédé TAB classique On sait que cette résine liquide 14 a est généralement moins fiable que les résines d'encapsulation qui sont utilisées dans le procédé de transfert à basse pression On a effectué un test à l'autoclave à haute20 température et sous une atmosphère à haute pression, en utilisant une résine liquide R 1 et des résines de moulage
par transfert R 2 et R 3 Le Tableau 1 montre les résultats du test à l'autoclave.
Tableau 1
Durées de test à l'autoclave nécessaires pour que les taux de rejet atteignent les valeurs suivantes Résines Classification Taux de Taux de Taux de rejet: 10 % rejet: 50 % rejet: 90 % RI Résine liquide 24 heures 48 heures 56 heures R 2 Résine de moulage580 heures 1400 heures 2000 heures par transfert R 3 Résine de moulage610 heures 1800 heures 2800 heures par transfert
Le Tableau 1 indique les durées de test à l'autoclave né-
cessaires pour que les taux de rejet atteignent 10 %, 50 % et 90 % On voit que la fiabilité de la résine liquide Ri est approximativement égale à une fraction allant de 1/10 à
1/20 de celle des résines de moulage par transfert R 2 et R 3.
Nous avons essayé d'adapter le procédé de trans- fert à basse pression au procédé TAB, et nous avons déposé
à cet égard des demandes de brevets (voir les publications de brevets du Japon n'1-198 041 et 1-155 635) Apparem-
ment, la diminution de l'épaisseur d'un dispositif à semi- conducteurs exige les cinq points suivants. 1) Réduction de la flèche de chaque conducteur intérieur lla, 2) limitation de la variation de la flèche des conducteurs intérieurs lia, 3) réduction, autant que possible, de la viscosité minimale de la résine d'encapsulation, à l'état fondu, 4) limitation dul serrage qu'un moule exerce sur la partie de support de conducteurs 12 de la bande de support, ) formation d'un trou dans la partie de support de conduc-
teurs 12, de façon à limiter des variations de la quanti-
té de résine qui s'écoule à partir du haut et passe sous
la partie de support de conducteurs 12.
Nous avonsdéjà déposé des demandes de brevets concernant le cinquième point (voir les publications de
brevets du Japon N O 1-238 031, 1-120 835 et 1-244 629).10 On va expliquer les premier, second et troisième points La figure 13 a est une vue qu'on utilise pour illus-
trer le premier point, dans le cas de la fabrication d'un dispositif à semiconducteurs mince Le procédé de transfert à basse pression, utilisant le procédé TAB, encapsule dans de la résine le dispositif à semiconducteurs mince Lorsque la bande de support 6 et la puce de circuit intégré 1 sont fixées ensemble conformément au procédé TAB classique, la valeur de la flèche E de chaque conducteur intérieur lla n'est pas maîtrisée de façon précise; par conséquent, on20 doit tolérer une valeur de flèche dépassant 100 pm Par conséquent, l'épaisseur F de la résine qui se trouve sur la puce de circuit intégré 1 devient supérieure, d-e 100)m ou plus, à l'épaisseur (B + C + D) de la résine qui est repré- sentée sur la figure 12 b Dans le procédé de transfert à25 basse pression, l'épaisseur de la résine sur la puce de circuit intégré 1 est fondamentalement la même que celle de
la résine qui se trouve au-dessous de la puce de circuit intégré 1 Pour cette raison, le dispositif à semiconduc- teurs deviendra plus épais qu'il n'est nécessaire, et son30 augmentation d'épaisseur sera deux fois supérieure à la valeur E de la flèche de chaque conducteur intérieur lla.
Les figures 14 a à 14 c sont des représentations que l'on utilise pour illustrer les second et troisième points mentionnés ci-dessus, dans le cas de la fabrication35 d'un dispositif à semiconducteurs mince Le dispositif à 8 semiconducteurs mince est encapsulé dans de la résine par
le procédé de transfert à basse pression, utilisant le procédé TAB Dans le procédé TAB classique, on ne maîtrise pas non seulement la valeur E de la flèche de chaque con- 5 ducteur intérieur lia, mais également la variation des valeurs des flèches de tous les conducteurs intérieurs lla.
Dans le cas o on ne maîtrise pas cette variation, lorsque les moules 16 a et 16 b sont conçus sur la base des dimen- sions qui sont indiquées sur la figure 13 b, montrant un10 état dans lequel chaque conducteur intérieur lla ne présen- te aucune flèche, et lorsque chaque conducteur intérieur lia présente effectivement une flèche avec une variation G, comme représenté sur la figure 14 a, l'épaisseur H de la résine sur la puce de circuit intégré 1 augmentera, à par-15 tir de l'épaisseur nominale (B + C + D), d'une quantité égale à la variation G, pour donner une épaisseur totale
(B + C + D + G).
Au contraire, l'épaisseur J de la résine se trouvant au-dessous de la puce de circuit intégré 1 dimi-
nuera à partir de la valeur nominale (B + C + D), d'une quantité égale à la variation G, pour donner une épaisseur totale (B + C + D G) En fin de compte, la différence entre l'épaisseur de la résine se trouvant au-dessus de la puce de circuit intégré 1, et l'épaisseur de la résine se25 trouvant au-dessous de la puce de circuit intégré 1, devient une valeur égale au double de la variation G Du
fait que l'épaisseur H du dispositif à semiconducteurs miince 1 est approximativement de 200 pm ou moins, si la varia- tion G s'élève jusqu'à 50 pim, l'épaisseur H devient appro-
ximativement égale à 250 pm, et l'épaisseur J devient approximativement égale à 150 pm Par conséquent, la diffé-
rence d'épaisseur des résines se trouvant au-dessus et au- dessous de la puce de circuit intégré 1 devient plus éle- vée Pour cette raison, lorsqu'on introduit la résine par35 le procédé de transfert à basse pression, comme représenté 9 sur la figure 14 b, il y a une différence considérable dans l'écoulement de résine Comme le montre la figure 14 b, du fait de cette différence, la puce de circuit intégré 1 est déplacée légèrement en rotation de la manière qui est indi- 5 quée par la flèche K Il en résulte que, comme représenté sur la figure 14 c, un passage de résine au-dessous de la puce de circuit intégré 1 devient extrêmement étroit, ce qui entraîne le durcissement de la résine pendant que celle-ci s'écoule, et donc la formation d'un vide 17 au-10 dessous de la puce de circuit intégré 1 Dans un cas extrê- me, il y a un risque que la puce de circuit intégré 1 soit à nu. On a examiné les valeurs des flèches des conduc teurs intérieurs lia, dans le but d'empêcher non seulement la formation du vide 17, mais également la mise à nu de la surface envers de la puce 1 La formation du vide 17 et la mise à nu de la puce 1 sont occasionnées par la variation des valeurs des flèches des conducteurs intérieurs lla Le résultat de cet examen montre que lorsque la variation est20 limitée à 30 pm ou moins, les problèmes ci-dessus n'appa- raissent On a également examiné la viscosité de la résine d'encapsulation, de façon qu'elle soit suffisante pour enmpêcher que la puce de circuit intégré 1 ne se déplace légèrement en rotation lorsque les conducteurs intérieurs25 lla fléchissent, comme représenté sur la figure 14 b Le résultat de cet examen indique que lorsque la viscosité minimale de la résine à l'état fondu est limitée à 20 Pa s, la puce de circuit intégré 1 n'est pas déplacée d'un léger mouvement de rotation.30 La présente invention a été faite pour résoudre les problèmes ci-dessus, et le but de l'invention est donc de procurer un procédé de fabrication pour un dispositif à semiconducteurs mince ayant une fiabilité élevée. L'invention procure un procédé de fabrication
pour un dispositif à semiconducteurs, dans lequel une élec-
trode d'une puce de semiconducteur est connectée électri-
quement à un conducteur intérieur d'une bande de support, ce procédé de fabrication comprenant les étapes suivantes on amène l'électrode de la puce de semiconducteur en contact avec le conducteur intérieur de la bande de support; et on réalise la connexion dans la condition ci- dessus, grâce à quoi la valeur de la flèche du conducteur
intérieur est limitée de façon à être inférieure ou égale à10 80 pm.
D'autres caractéristiques et avantages de l'in- vention seront mieux compris à la lecture de la description
qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs La suite de la description se15 réfère aux dessins annexés dans lesquels:
La figure 1 est une vue de côté schématique mon- trant un dispositif de connexion; Les figures 2 a et 2 b sont des coupes schématiques montrant l'opération de connexion classique; Les figures 3 a à 3 c sont des coupes schématiques montrant des opérations de connexion conformes à un mode de réalisation de la présente invention; Les figures 4 a et 4 b sont respectivement une vue en plan et une vue en élévation et en coupe d'un support en bande comportant un trou traversant percé conformément à un mode de réalisation de l'invention; La figure 5 est une vue en plan d'un support en bande comportant une encoche formée conformément à un autre mode de réalisation de l'invention;30 Les figures 6 a, 6 b et 6 c sont respectivement une vue en plan, une vue en élévation et une coupe partielle agrandie, montrant un mode de réalisation d'un dispositif à semiconducteurs qui est fabriqué par le procédé de fabrica- tion de l'invention;35 Les figures 7 a, 7 b et 7 c sont respectivement une il vue en plan, une vue en élévation et une coupe partielle agrandie, montrant un autre mode de réalisation d'un dispo- sitif à semiconducteurs qui est fabriqué par le procédé de fabrication de l'invention; 5 La figure 8 est une vue en perspective montrant partiellement une coupe du dispositif à semiconducteurs à connexion par fils et avec encapsulation dans de la résine; Les figures 9 a et 9 b sont respectivement une vue en plan et une vue en élévation et en coupe montrant le support en bande; Les figures 1 Qa et l Ob sont des vues en perspec- tive qui montrent un processus dans lequel le support en, bande et l'élément à semiconducteurs sont fixés ensemble; Les figures lia et llb sont des coupes qui mon, trent un processus dans lequel la résine liquide encapsule le support en bande;
Les figures 12 a et 12 b sont des coupes agrandies qui montrent les épaisseurs de résine sur les puces de cir-
cuits intégrés, respectivement avec le procédé de connexion20 de fils classique et avec le procédé TAB; Les figures 13 a et 13 b sont des coupes qui mon- trent la relation entre la valeur de la flèche de chaque conducteur intérieur et l'épaisseur de la résine sur la puce de circuit intégré conformément au procédé TAB; et25 Les figures 14 a à 14 c sont des coupes qui mon- trent la relation entre la variation de la valeur de flèche des conducteurs intérieurs, et des caractéristiques de moulage, conformément au procédé TAB. Comme le montre la figure 1, un dispositif de connexion comporte un guide de bande 27 destiné à guider une bande de support 23, et un élément de blocage de bande 28 qui est destiné à presser la bande 23 contre le guide 27 pour fixer la bande 23 Un plateau de connexion 24 destiné à retenir une puce de circuit intégré 1 est placé sous le guide de bande 27, et il se déplace librement vers le haut
12 et vers le bas Un outil de fixation 25, accouplé à un dis-
positif d'actionnement 26, est placé au-dessus du guide de bande 27 Un guide de support 29, destiné à supporter la bande de support 23, est placé à l'arrière du guide de 5 bande 27, tandis qu'un guide de support 30 destiné à sup- porter la bande de support 23 est placé à l'avant du guide de bande 27. Dans un premier mode de réalisation, la valeur de la flèche de chaque conducteur intérieur lla est réduite
autant que possible et, plus précisément, jusqu'à 80 pm ou moins, comme décrit ci-dessous.
Sur les figures 2 a et 2 b, la valeur de la flèche de chaque conducteur intérieur lla après la connexion dépend fortement non seulement de la valeur de la flèche de15 chaque conducteur Il de la bande de support 23 avant la connexion, mais également des positions relatives de chaque conducteur intérieur lia et de chaque protubérance 13, lorsque ces composants sont positionnés En ce qui concerne le premier facteur, on utilise un support en bande à partir20 duquel chaque conducteur lia descend légèrement, ou un support en bande ayant des conducteurs intérieurs lla qui sont intentionnellement déformés L'utilisation d'un tel support en bande peut réduire la valeur de la flèche de chaque conducteur intérieur lia avant la connexion En ce25 qui concerne le facteur mentionné en dernier, comme repré- senté sur la figure 2 a, lorsque chaque conducteur intérieur lia est écarté de chaque protubérance 13 au moment o ces composants sont positionnés pour la connexion, la valeur hi de la flèche de chaque conducteur intérieur lla après la30 connexion diminue, comme le montre la figure 2 b On règle la position du plateau de connexion 24 du dispositif de
connexion de façon que, comme représenté sur la figure 3 a, le conducteur intérieur lia puisse venir en contact avec la protubérance 13, ou de façon que, comme représenté sur la35 figure 3 b, la protubérance 13 pousse vers le haut le con-
13 ducteur intérieur lia, sur environ 20 jpm au plus Après
avoir réglé de cette manière le plateau de connexion 24, on accomplit la connexion On peut ainsi limiter à 80 pm ou- moins la valeur de la flèche de chaque conducteur intérieur 5 lla, comme représenté sur la figure 3 c.
Dans un second mode de réalisation, la variation des valeurs de flèches des conducteurs intérieurs lla est limitée de façon spécifique à 30 pm ou moins, comme indiqué ci-dessous.10 On expliquera en premier la différence entre la valeur de la flèche de chaque conducteur intérieur lia, et la variation des valeurs de flèche de tous les conducteurs intérieurs lla Il existe pour chaque conducteur intérieur lla une mesure qui indique la valeur de la flèche d'un tel15 conducteur intérieur lla Si une puce de circuit intégré a conducteurs intérieurs, il y a 200 mesures des valeurs de flèche des 200 conducteurs intérieurs Au contraire, la variation des valeurs de flèche des conducteurs intérieurs représente une valeur obtenue en soustrayant la valeur -20 minimale de la valeur maximale, parmi toutes les valeurs de flèche des conducteurs intérieurs d'une puce de circuit
intégré Il n'y a donc qu'une seule variation pour une puce de circuit intégré Cette variation indique également l'angle duquel la puce de circuit intégré s'incline après25 la connexion.
Dans ce mode de réalisation, on maîtrise de la manière suivante la variation-des valeurs de flèche des conducteurs intérieurs lla Sur la figure 1, on règle l'inclinaison du guide de bande 27 qui maintient la bande30 de support 23, de façon qu'elle devienne parallèle à la surface en regard du plateau de connexion 24 Ce réglage permet de limiter à 30 pm ou moins la variation des valeurs de flèche des conducteurs intérieurs lla. Dans un troisième mode de réalisation, lorsque la résine d'encapsulation est introduite, on empêche que la 14 puce de circuit -intégré-l ne soit déplacée, comme indiqué ci-dessous On utilise une résine d'encapsulation ayant une viscosité extrêmement faible, dans les conditions suivan tes: la fluidité de la résine est améliorée; tandis que 5 lorsqu'on prend en considération l'effort qui est appliqué à la puce de circuit intégré 1, le rapport dans lequel une charge est présente dans la résine est augmenté jusqu'à 65 % ou plus, en masse, ce qui correspond au rapport dans la résine classique; le coefficient de dilatation linéaire de10 la résine est diminué jusqu'à 2,0 x 10 5 ou moins, ce qui correspond à celui de la résine classique; et la viscosité minimale de la résine à l'état fondu est diminuée jusqu a 20 Pa S ou moins (de préférence jusqu'à 10 Pa S ou moins) à la température de moulage, à partir d'un viscosité de 30-40 Pa s, qui est la viscosité normale En résumé, en employant la résine d'encapsulation ci-dessus, ayant une viscosité
inférieure à celle de la résine classique, la puce de cir- cuit intégré 1 est très peu déplacée, au moment o la résine d'encapsulation est introduite par le procédé de20 transfert à basse pression.
Dans un quatrième mode de réalisation, on diminue l'épaisseur d'un boîtier, comme décrit ci-dessous, ce
boîtier étant ce qu'on appelle un boîtier plastique, dans lequel la puce de circuit intégré est connectée électrique-25 ment à des électrodes externes, et une encapsulation en résine protège la puce de circuit intégré contre l'environ-
nement externe En premier lieu, pour diminuer l'épaisseur de la résine sur la puce de circuit intégré, on utilise ce qu'on appelle le procédé TAB à la place du procédé de30 connexion de fils classique, pour connecter la puce de circuit intégré sur les électrodes externes La valeur de la flèche du conducteur intérieur, qui n'était pas maîtri- sée de façon précise jusqu'à présent, est limitée à 80 pm ou moins, comme expliqué dans le premier mode de réalisa-35 tion Un changement de position de la puce de circuit intégré avant le moulage est limité, et une augmentation de l'épaisseur de la résine est également limitée Cette augmentation est occasionnée par le fait que la puce de - circuit intégré 1 elle-même présente également une flèche. 5 Dans ces conditions, l'épaisseur de la puce de circuit intégré est diminuée depuis une valeur de 0,4 mm, qui est
une valeur obtenue avec le procédé classique, jusqu'à une valeur ne dépassant pas 0,5 mm, qui est une valeur proche de la valeur minimale jusqu'à laquelle on peut réduire10 l'épaisseur de puces de circuit intégré actuelle.
Dans un cinquième mode de réalisation, une résine d'encapsulation, ayant une épaisseur de 50 pm ou plus,
moule une partie située autour de la puce de circuit inté- gré, grâce à quoi l'épaisseur d'un boîtier complet est15 limitée à 0,6 mm ou moins.
On applique une telle technique à un procédé de fabrication pour un dispositif à semiconducteurs, dont la puce de circuit intégré est connectée électriquement aux électrodes externes Ce dispositif à semiconducteurs est encapsulé dans de la résine par le procédé de transfert à basse pression, de façon que la puce de circuit intégré soit protégée contre l'environnement externe Il est néces- saire de limiter l'épaisseur d'un boîtier à 0,6 mm ou moins, dans le but de développer un circuit intégré, et en25 particulier un circuit que l'on puisse incorporer dans une carte ISO, ayant la même taille qu'une carte de paiement ordinaire, qui mesure 85,6 mm de longueur sur 54,0 mm de largeur sur 0,76 mm d'épaisseur On obtient de la façon suivante une épaisseur de 0,6 mm:30 0,76 mm (épaisseur de la carte ISO) 0,10 mm (épaisseur du substrat) 0,06 mm (épaisseur de
la feuille de renfort) = 0,6 mm.
On utilise une résine d'encapsulation ayant une viscosité extrêmement faible, dans les conditions suivan-
tes: la fluidité de la résine est améliorée; lorsqu'on 16 considère l'effort qui est appliqué à la puce de circuit intégré 1, le rapport dans lequel une charge est contenue dans la résine est augmenté jusqu'à 65 % ouplus en masse,- ce qui correspond au rapport avec la résine classique; le 5 coefficient de dilatation linéaire de la résine est diminué jusqu'à 2,0 x 10 5 ou moins, ce qui correspond à celui de la résine classique; et la viscosité minimale de la résine à l'état fondu est diminuée jusqu'à 20 Pa S ou moins (de préférence jusqu'à 10 Pa S ou moins), à la température de
moulage, à partir d'une viscosité de 30-40 Pa s, qui est la viscosité normale.
Pour réduire la différence entre les propriétés d'écoulement au-dessus de la carte de circuit imprimé et au-dessous de celle-ci dans un moule, on forme un trou dans15 la partie de support de conducteur 12, de façon à permettre
à la résine de s'écouler au-dessus et au-dessous de la partie de support 12 de la bande de support qui est utili-
sée dans le procédé TAB On peut utiliser pour un tel trou, un trou traversant 50 représenté sur les figures 4 a et 4 b,20 et une encoche 51 représentée sur la figure 5.
Pour limiter des variations de la position de la puce de circuit intégré dans le moule, (A) on utilise le
second mode de réalisation pour limiter à 30 pm ou moins la variation des valeurs de flèche des conducteurs intérieurs;25 (B) on limite les variations des positions des moules supé- rieur et inférieur qui sont en contact avec la puce de cir-
cuit intégré, de façon qu'après que la partie de support de conducteurs de la bande de support a été déplacée, la posi- tion de la puce de circuit intégré dans le moule ne change30 pas; et (C) on commande la valeur du serrage de la bande de support, de façon qu'elle soit serrée dans une proportion qui équivaut à 30 % ou moins de l'épaisseur de la bande. L'utilisation du quatrième mode de réalisation permet d'obtenir les avantages suivants Du fait qu'on utilise une résine d'encapsulation qui a une viscosité 17 inférieure à celle de la résine d'encapsulation classique, la puce de circuit intégré se déplace peu au moment o la résine d'encapsulation est introduite par le procédé de transfert à basse pression Un trou qui est formé dans la 5 partie de support de conducteurs de la bande de support réduit la différence entre les propriétés d'écoulement de la résine au- dessus de la puce de circuit intégré et celles au-dessous de la puce La variation des valeurs de flèche des conducteurs intérieurs est limitée, et cette limitation10 a pour effet de limiter également des variations de la position de la puce de circuit intégré, avant que cette dernière ne soit moulée On commande la valeur du serrage de la bande de support de façon que celle-ci soit serrée dans une proportion qui équivaut à 30 % ou moins de l'épais-15 seur de la bande Une telle valeur empêche que la partie de support de conducteurs de la bande de support ne soit
déplacée vers le haut et le bas. Une combinaison des quatrième et cinquième modes de réalisation permet de fabriquer un dispositif à semicon-
ducteurs extrêmement mince, ayant une épaisseur qui ne dépasse pas 0,6 mm, comme représenté sur les figures 6 a à 6 c. Dans les modes de réalisation mentionnés ci- dessus, bien que l'invention soit appliquée dans un cas dans lequel les surfaces endroit et envers d'une puce de circuit intégré sont encapsulées avec de la résine, il est
également possible de l'appliquer dans le cas o seule la surface endroit d'une puce de circuit intégré est encapsu-
lée dans de la résine, comme représenté sur les figures 7 a30 à 7 c Dans un tel cas, il est possible de fabriquer un dis- positif à semiconducteurs ayant une épaisseur qui ne dépas-
se pas 0,5 mm. Il va de soi que de nombreuses modifications peu- vent être apportées au procédé décrit et représenté, sans
sortir du cadre de l'invention.

Claims (5)

REVENDICATIONS
1 Procédé de fabrication pour un dispositif à semiconducteurs, dans lequel on connecte électriquement une électrode ( 13) d'une puce de semiconducteur ( 1) à un conducteur intérieur (lia) d'une bande de support ( 23), caractérisé en ce qu'il comprend les étapes suivantes: on amène l'électrode ( 13) de la puce de semiconducteur ( 1) en contact avec le conducteur intérieur (lia) de la bande de support ( 23); et on réalise la connexion dans la condition ci-dessus, grâce à quoi la valeur de la flèche du conducteur
intérieur (lia) est limitée à 80 pm ou moins.
2 Procédé de fabrication selon la revendication 1, caractérisé en ce que la connexion est réalisée pendant que l'électrode ( 13) de la puce de semiconducteur ( 11) pousse vers le haut le conducteur intérieur (lia) de la bande de
support ( 23).
3 Procédé de fabrication selon la revendication 1, caractérisé en ce que la puce de semiconducteur ( 1) et la bande de support ( 23) sont moulées dans de la résine pour
protéger la puce de semiconducteur ( 1) contre 1 'environ-
nement externe.
4 Procédé de fabrication selon la revendication 1, caractérisé en ce qu'on règle l'inclinaison d'un guide de bande ( 27) qui maintient la bande de support ( 23), de façon qu'il devienne parallèle à une surface en regard de la puce de semiconducteur ( 1) avant de réaliser la connexion dans la
condition ci-dessus.
Procédé de fabrication selon la revendication 1, caractérisé en ce qu'on encapsule dans de la résine la puce de semiconducteur ( 1) et la bande de support ( 23), au moyen d'une résine ayant une viscosité minimale à l'état fondu qui n'est pas supérieure à 20 Pa s, à la température de moulage par injection, afin de protéger la puce de semiconducteur
( 1) contre l'environnement externe.
6 Procédé de fabrication selon la revendication 1, dans lequel un moulage par injection est effectué dans un moule, grâce à quoi la puce de semiconducteur ( 1) et la bande de support ( 23) sont encapsulées dans de la résine,
pour protéger la puce de semiconducteur ( 1) contre l'envi-
ronnement externe, caractérisé en ce que: on forme un passage d'écoulement ( 50, 51) dans une partie de support de conducteurs de la bande de support ( 23), de façon que la résine d'encapsulation puisse s'écouler entre les parties
supérieure et inférieure de la partie de support de conduc-
teurs; et on utilise pour la résine d'encapsulation une résine ayant une viscosité minimale à l'état fondu qui n'est pas supérieure à 20 Pa S à la température de moulage par injection. 7 Procédé de fabrication selon la revendication 6, caractérisé en ce que la valeur de serrage du moule pendant le moulage par injection correspond à 30 % ou moins de
l'épaisseur de la bande de support ( 23).
FR9111385A 1990-09-14 1991-09-16 Procede de fabrication pour dispositif a semiconducteurs, a connexion de puces sur une bande de support. Granted FR2666931A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24474990 1990-09-14
JP3130432A JPH04330744A (ja) 1990-09-14 1991-05-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
FR2666931A1 true FR2666931A1 (fr) 1992-03-20
FR2666931B1 FR2666931B1 (fr) 1995-01-06

Family

ID=26465567

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9111385A Granted FR2666931A1 (fr) 1990-09-14 1991-09-16 Procede de fabrication pour dispositif a semiconducteurs, a connexion de puces sur une bande de support.

Country Status (4)

Country Link
US (1) US5166099A (fr)
JP (1) JPH04330744A (fr)
DE (1) DE4130544C2 (fr)
FR (1) FR2666931A1 (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338705A (en) * 1992-09-10 1994-08-16 Texas Instruments Incorporated Pressure differential downset
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5686352A (en) * 1993-07-26 1997-11-11 Motorola Inc. Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6024274A (en) * 1996-04-03 2000-02-15 Industrial Technology Research Institute Method for tape automated bonding to composite bumps
JP3608205B2 (ja) * 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板
US6335225B1 (en) * 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200540A (ja) * 1987-02-17 1988-08-18 Toshiba Corp ボンデイングツ−ルの傾き測定装置
JPH02121342A (ja) * 1988-10-28 1990-05-09 Ibiden Co Ltd フィルムキャリア
JPH02155245A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 電子部品の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL189379C (nl) * 1977-05-05 1993-03-16 Richardus Henricus Johannes Fi Werkwijze voor inkapselen van micro-elektronische elementen.
US5057461A (en) * 1987-03-19 1991-10-15 Texas Instruments Incorporated Method of mounting integrated circuit interconnect leads releasably on film
JPH0783036B2 (ja) * 1987-12-11 1995-09-06 三菱電機株式会社 キヤリアテープ
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200540A (ja) * 1987-02-17 1988-08-18 Toshiba Corp ボンデイングツ−ルの傾き測定装置
JPH02121342A (ja) * 1988-10-28 1990-05-09 Ibiden Co Ltd フィルムキャリア
JPH02155245A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 電子部品の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 012, no. 486 (E - 695) 19 December 1988 (1988-12-19) *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 348 (E - 0957) 27 July 1990 (1990-07-27) *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 411 (E - 0973) 5 September 1990 (1990-09-05) *

Also Published As

Publication number Publication date
FR2666931B1 (fr) 1995-01-06
DE4130544A1 (de) 1992-03-19
DE4130544C2 (de) 1996-07-04
US5166099A (en) 1992-11-24
JPH04330744A (ja) 1992-11-18

Similar Documents

Publication Publication Date Title
FR2666931A1 (fr) Procede de fabrication pour dispositif a semiconducteurs, a connexion de puces sur une bande de support.
US6510976B2 (en) Method for forming a flip chip semiconductor package
US5861680A (en) Photonic device and process for fabricating the same
US6550666B2 (en) Method for forming a flip chip on leadframe semiconductor package
FR2817341A1 (fr) Capteur de pression comportant une plaquette a semiconducteurs
EP0709886A1 (fr) Film conducteur anisotrope pour la microconnectique
EP3625822B1 (fr) Procédé de fabrication d'un dispositif d'affichage émissif à led
FR2871883A1 (fr) Structure de capteur ayant une partie de sortie de signal moulee et procede de fabrication
FR2491259A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
EP2429006A2 (fr) Procédé de réalisation d'éléments à puce munis de rainures d'insertion de fils
FR2779867A1 (fr) Structure de montage et procede de montage d'un dispositif a semi-conducteur
FR2848024A1 (fr) Encapsulage de circuit integre permettant d'ameliorer la surface de montage de puces
EP0803729B1 (fr) Dispositif comprenant deux substrats micro-usinés destinés à former un microsystème ou une partie d'un microsystème et procédé d'assemblage de deux substrats micro-usinés
EP1619726A1 (fr) Boîtier optique pour capteur semiconducteur
FR2733354A1 (fr) Appareil de soudage de connexions interieures comportant un moyen de dissipation de chaleur, et procede de soudage utilisant cet appareil
FR2731274A1 (fr) Detecteur destine a detecter une pression a semi-conducteur
EP3115128A1 (fr) Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage
US20100068844A1 (en) Microcap Wafer Bonding Method and Apparatus
TW200423389A (en) Manufacturing method of solid-state photographing apparatus
FR2823564A1 (fr) Capteur de pression utilisant une resine adhesive disposee entre un element de detection et une tige
JPH07106334A (ja) 光学半導体装置を光学基板に付着する方法
EP0622836A1 (fr) Procédé d'enrobage de composants électroniques hybrides par billes sur un substrat
FR2782440A1 (fr) Structure de montage pour circuit integre a grande echelle
US11239195B2 (en) Nanowire interfaces
FR2672427A1 (fr) Procede et dispositif d'insertion de puces dans des logements d'un substrat par film intermediaire.

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights
ST Notification of lapse