CN100463155C - 嵌埋半导体封装件的电子装置 - Google Patents

嵌埋半导体封装件的电子装置 Download PDF

Info

Publication number
CN100463155C
CN100463155C CNB2006100984913A CN200610098491A CN100463155C CN 100463155 C CN100463155 C CN 100463155C CN B2006100984913 A CNB2006100984913 A CN B2006100984913A CN 200610098491 A CN200610098491 A CN 200610098491A CN 100463155 C CN100463155 C CN 100463155C
Authority
CN
China
Prior art keywords
electronic installation
semiconductor encapsulation
encapsulation part
circuit board
embedded semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100984913A
Other languages
English (en)
Other versions
CN101101897A (zh
Inventor
岩田隆夫
范文正
方立志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CNB2006100984913A priority Critical patent/CN100463155C/zh
Publication of CN101101897A publication Critical patent/CN101101897A/zh
Application granted granted Critical
Publication of CN100463155C publication Critical patent/CN100463155C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明是有关于一种嵌埋半导体封装件的电子装置，主要包括：一印刷电路板，其具有至少一容穴，在该容穴的至少一侧壁形成设有多个内接端；以及至少一半导体封装件，其嵌埋该容穴内，该半导体封装件包括一晶片载体、一晶片、一封胶体及多个导电球，其中该些导电球设于该晶片载体的一侧面，以接合至该些内接端，并使该半导体封装件不填满该容穴。本发明能增加半导体封装件的嵌埋深度，在有限高度下接合半导体封装件与印刷电路板，且能在模组测试之后容易脱拔半导体封装件进行修补，并在有限高度下嵌埋至少一半导体封装件而呈薄片状，使该半导体封装件不容易受碰伤，而可解决导电球受撞击而掉球问题，同时兼具有产品薄化与良好散热性的功效，非常适于实用。

Description

嵌埋半导体封装件的电子装置
技术领域
本发明涉及一种半导体封装件的电子装置，特别是涉及一种嵌埋半导体封装件的电子装置。
背景技术
泛举记忆卡、存储器(存储器即存储介质，存储器，内存等，以下均称为存储器)模组、手机通讯板、电脑(或笔记型电脑)主机板或显示卡等电子装置，无不朝向高效能、微小化与薄化发展。然而在发展过程中仍要考虑其制造的可行性、成本、优良品率与可修补性等因素。
在以往的电子装置中会表面接合上至少一半导体封装件，请参阅图1所示，是一种现有习知表面接合有球格阵列封装件(BGA)的电子装置的截面示意图。该现有习知的电子装置100，至少包括一印刷电路板110、至少一半导体封装件120以及适当所需的被动元件130等等。该半导体封装件120主要包括有晶片载体121、晶片122、封胶体123与焊球124，晶片122是设置于该晶片载体121上，并以焊线125使该晶片122的焊垫122A电性连接至该晶片载体121。目前常见地，该半导体封装件120是为球格阵列(BGA)封装型态，多个焊球124是阵列装设在该晶片载体121的一下表面。当该半导体封装件120表面接合至该印刷电路板110的外表面，该电子装置100的整体厚度是包括了该印刷电路板110的厚度、该半导体封装件120的厚度与该些焊球124的球高，不符合薄化与微小化的要求，在有限高度内无法密集配置该电子装置100，该半导体封装件120容易受到碰撞而导致焊球124的掉球或电性断路。
请参阅图2所示，是另一种现有习知直接晶片连接(DCA)的电子装置的截面示意图。该另一种现有习知的电子装置200，是采用直接晶片连接(Direct Chip Attachment，DCA)技术，晶片220及被动元件230是直接装设在一印刷电路板210上，以焊线222电性连接该晶片220的焊垫221至该印刷电路板210，再以一封胶体223涂敷在该印刷电路板210上，以密封该晶片220。由于晶片220是不先封设成半导体封装件，故能小幅降低电子装置200的厚度。但此一电子装置200所采用的晶片220必须是已知良好晶粒(KGD)且在模组过程不能有失误，否则会产生高不良率，并且不良的晶片220是无法被拆卸修补。
由此可见，上述现有的电子装置在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述的问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的嵌埋半导体封装件的电子装置，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的电子装置存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的嵌埋半导体封装件的电子装置，能够改进一般现有的电子装置，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的电子装置存在的缺陷，而提供一种新型结构的嵌埋半导体封装件的电子装置，所要解决的技术问题是使其能增加半导体封装件的嵌埋深度，在有限高度下接合半导体封装件与印刷电路板，且能在模组测试之后容易脱拔半导体封装件进行修补，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种嵌埋半导体封装件的电子装置，其主要包括：一印刷电路板，其具有至少一容穴，在该容穴的至少一侧壁形成设有多个内接端；以及至少一半导体封装件，其是嵌埋该容穴内，该半导体封装件包括一晶片载体、一晶片、一封胶体以及多个导电球，其中该些导电球设置于该晶片载体的一侧面，以接合至该些内接端，并使该半导体封装件不填满该容穴。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的嵌埋半导体封装件的电子装置，其另包括有一液态填充胶，其填满于该容穴与该半导体封装件之间的缝隙并密封该些导电球。
前述的嵌埋半导体封装件的电子装置，其中所述的容穴是为一贯通孔。
前述的嵌埋半导体封装件的电子装置，其中所述的印刷电路板是为一硬质多层板。
前述的嵌埋半导体封装件的电子装置，其中所述的印刷电路板是选自于通讯板、记忆卡的载板与存储器模组的模组板的其中之一。
前述的嵌埋半导体封装件的电子装置，其中所述的印刷电路板的一侧是形成设有多个金手指。
前述的嵌埋半导体封装件的电子装置，其中所述的晶片是为一存储器晶片。
前述的嵌埋半导体封装件的电子装置，其另包括有一散热片，其是贴附于该印刷电路板。
前述的嵌埋半导体封装件的电子装置，其中所述的半导体封装件的晶片载体具有一表面导热层，其是热耦合(thermally coupled)至该散热片。
前述的嵌埋半导体封装件的电子装置，其中所述的该些内接端是为侧面金属垫。
前述的嵌埋半导体封装件的电子装置，其中所述的该些内接端是为纵切的镀通孔。
前述的嵌埋半导体封装件的电子装置，其中所述的该些导电球是为焊球，并以回焊方式接合至该些内接垫。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种嵌埋半导体封装件的电子装置，其包括一印刷电路板以及至少一半导体封装件。该印刷电路板具有至少一容穴，在该容穴的至少一侧壁是形成设有多个内接端。该半导体封装件是嵌埋该容穴内，该半导体封装件包括一晶片载体、一晶片、一封胶体以及多个导电球，其中该些导电球是设置于该晶片载体的一侧面，以接合至该些内接端，并使该半导体封装件不填满该容穴。
借由上述技术方案，本发明嵌埋半导体封装件的电子装置至少具有下列优点：本发明能增加半导体封装件的嵌埋深度，在有限高度下接合半导体封装件与印刷电路板，并且能在模组测试之后容易脱拔半导体封装件进行修补，非常适于实用。
综上所述，本发明是有关于一种嵌埋半导体封装件的电子装置，其包括一印刷电路板以及至少一半导体封装件。该印刷电路板是具有至少一容穴。该半导体封装件包括一晶片载体以及多个设置于该晶片载体侧面的导电球，能使该半导体封装件不填满该容穴，并增进半导体封装件的嵌埋深度，在有限高度下嵌埋至少一半导体封装件而呈薄片状，并使该半导体封装件不容易受碰伤，而可以解决导电球受撞击而掉球的问题；同时兼具有产品薄化与良好散热性的功效。其具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的电子装置具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是一种现有习知表面接合有球格阵列封装件(BGA)的电子装置的截面示意图。
图2是另一种现有习知直接晶片连接(DCA)的电子装置的截面示意图。图3是依据本发明嵌埋半导体封装件的电子装置第一具体实施例的截面示意图。
图4是依据本发明嵌埋半导体封装件的电子装置第一具体实施例的俯视示意图。
图5是依据本发明嵌埋半导体封装件的电子装置第二具体实施例的截面示意图。
图6是依据本发明嵌埋半导体封装件的电子装置第二具体实施例的俯视示意图。
100：电子装置               110：印刷电路板
120：半导体封装件           121：晶片载体
122：晶片                   122A：焊垫
123：封胶体                 124：焊球
125：焊线                   130：被动元件
200：电子装置               210：印刷电路板
220：晶片                   221：焊垫
222：焊线                   223：封胶体
230：被动元件               300：电子装置
310：印刷电路板             311：容穴
312：侧壁                   313：内接端
320：半导体封装件           321：晶片载体
321A：侧面                  322：晶片
322A：焊垫                  323：封胶体
324：导电球                 330：液态填充胶
340：被动元件               400：电子装置
410：印刷电路板             411：容穴
412：侧壁                   413：内接端
414：金手指                 420：半导体封装件
421：晶片载体               421A：侧面
421B：表面导热层            422：晶片
422A：焊垫                  423：封胶体
424：导电球                 430：粘着层
440：散热片                 450：液态填充胶
460：插槽
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的嵌埋半导体封装件的电子装置其具体实施方式、结构、特征及其功效，详细说明如后。
在本发明的第一具体实施例中，如图3及图4，揭示了一种嵌埋半导体封装件的电子装置300。
请参阅图3及图4所示，图3是依据本发明嵌埋半导体封装件的电子装置第一具体实施例的截面示意图，图4是俯视示意图。该电子装置300，主要包括一印刷电路板310以及至少一半导体封装件320，其中：
该印刷电路板310，是具有至少一容穴311，在该容穴311的至少一侧壁312形成设有多个内接端313，如侧面金属垫。在本实施例中，该印刷电路板310可为一硬质多层板，例如该印刷电路板310可选自于通讯板、记忆卡的载板与存储器模组的模组板的其中之一，在该印刷电路板310的外表面可结合有各式被动元件340或电子零组件。此外，该容穴311可为一贯通孔，以利取放吸嘴上下方向的吸附固定。另外，该容穴311的尺寸是可大于该半导体封装件320的尺寸。
该半导体封装件320，是嵌埋该容穴311内，该半导体封装件320主要包括一晶片载体321、一晶片322、一封胶体323以及多个导电球324。该晶片322是设置于该晶片载体321上，该晶片载体321可为小型印刷电路板、电路薄膜或导线架，并可利用多个焊线或凸块使该晶片322的焊垫322A电性连接至该晶片载体321，并以该封胶体323密封该晶片322。在本实施例中，该晶片322可为一存储器晶片，如快闪存储器或是动态随机存取存储器。
不同于现有习知的球格阵列封装件(BGA package)，该些导电球324是设置于该晶片载体321的一侧面321A，以接合至该些内接端313，并使该半导体封装件320不填满该容穴311。因此，该电子装置300能增进该半导体封装件320的嵌埋深度。在嵌埋之后，该半导体封装件320可电性导通至该印刷电路板310且不明显凸出于该印刷电路板310的外表面，而能进行模组测试。当测得不良的半导体封装件320，可以容易地由该容穴311内拔除不良的半导体封装件320，并更换另一半导体封装件320。因此，该电子装置300的最大高度可接近该印刷电路板310的厚度，可运用于各式可携式电子产品，并使该半导体封装件320不容易被碰伤。
请参阅图4所示，在本实施例中，该些导电球324可设置于该晶片载体321的四周侧面321A，并且该些导电球324是可为焊球。其中一种已知的球接合方法，是使用回焊方法使该些导电球324焊接接合至该些内接端313，该些导电球324在熔融时会有高表面张力，使该晶片载体321的侧面321A对准在该些内接端313的水平面，自动调整该半导体封装件320到预定的嵌埋深度。
较佳地，该电子装置300可另包括有一液态填充胶330，其是填满于该容穴311与该半导体封装件320之间的缝隙并密封该些导电球324。通常该液态填充胶330是形成在测试之后，能使该半导体封装件320一体化坚固结合至该印刷电路板310。在本实施例中，该液态填充胶330可选自底部填充胶(underfill material)、液态环氧树脂(liquid epoxy resin)或非导电胶(NCP)等。
请参阅图5、图6所示，图5是依据本发明嵌埋半导体封装件的电子装置第二具体实施例的截面示意图，图6是俯视示意图。在本发明的第二具体实施例中，揭示了另一种嵌埋半导体封装件的电子装置400。该电子装置400，主要包括一印刷电路板410以及至少一半导体封装件420，其中：
该印刷电路板410，是具有至少一容穴411，在该容穴411的至少一侧壁412是形成设有多个内接端413。较佳地，该些内接端413可为纵切的镀通孔，有助于导电球424的球对位(如图6所示)。在本实施例中，该印刷电路板410是可为记忆卡的载板或是存储器模组的模组板，在该印刷电路板410的一侧(如图6所示)或是底面是形成设有多个可供插拔连接的金手指414。为了增加散热性，该电子装置400可另包括有一散热片440，其是贴附于该印刷电路板410的其中一表面。可利用一粘着层430粘着该印刷电路板410与该散热片440。
该半导体封装件420，是嵌埋该容穴411内，该半导体封装件420包括一晶片载体421、一晶片422、一封胶体423以及多个导电球424，该晶片422的焊垫422A是以焊线或其它电连接元件电性连接至该晶片载体421且被该封胶体423所密封。其中，该些导电球424是设置于该晶片载体421的一侧面421A，以接合至该些内接端413，并使该半导体封装件420不填满该容穴411。一种导电球424接合至内接端413的方法，是可运用导电胶、非导电颗粒胶(NCP)或锡膏(图中未绘出)等材料达成。如图6所示，该些导电球424可设置于该晶片载体421的其中两对应侧面421A。较佳地，该晶片载体421是具有一表面导热层421B，如铜箔，其是热耦合至该散热片440，以快速导散该半导体封装件420发出的热量。一液态填充胶450是可填满于该容穴411与该半导体封装件420之间的缝隙并密封该些导电球424，以增进产品一体结合性。
请参阅图6所示，该电子装置400是为一种薄片型可携式电子产品，如记忆卡或存储器模组，同时兼具有产品薄化与良好散热性的功效，该印刷电路板410可插接至一插槽460，藉由该些金手指414能与外部电子装置电性导通。因此，本发明的电子装置400能增进对半导体封装件420的嵌埋深度，在有限高度下嵌埋至少一半导体封装件420而呈薄片状，并使该半导体封装件420不容易受碰伤，可以解决导电球424受撞击而掉球的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种嵌埋半导体封装件的电子装置，其特征在于其主要包括：
一印刷电路板，其具有至少一容穴，在该容穴的至少一侧壁形成设有多个内接端；以及
至少一半导体封装件，其是嵌埋该容穴内，该半导体封装件包括一晶片载体、一晶片、一封胶体以及多个导电球，其中该些导电球设置于该晶片载体的一侧面，以接合至该些内接端，并使该半导体封装件不填满该容穴。
2.根据权利要求1所述的嵌埋半导体封装件的电子装置，其特征在于其另包括有一液态填充胶，其填满于该容穴与该半导体封装件之间的缝隙并密封该些导电球。
3.根据权利要求1所述的嵌埋半导体封装件的电子装置，其特征在于其中所述的容穴是为一贯通孔。
4.根据权利要求1所述的嵌埋半导体封装件的电子装置，其特征在于其中所述的印刷电路板是为一硬质多层板。
5.根据权利要求1所述的嵌埋半导体封装件的电子装置，其特征在于其中所述的印刷电路板是选自于通讯板、记忆卡的载板与存储器模组的模组板的其中之一。
6.根据权利要求1所述的嵌埋半导体封装件的电子装置，其特征在于其中所述的印刷电路板的一侧是形成设有多个金手指。
7.根据权利要求1所述的嵌埋半导体封装件的电子装置，其特征在于其中所述的晶片是为一存储器晶片。
8.根据权利要求1所述的嵌埋半导体封装件的电子装置，其特征在于其另包括有一散热片，其是贴附于该印刷电路板。
9.根据权利要求8所述的嵌埋半导体封装件的电子装置，其特征在于其中所述的半导体封装件的晶片载体具有一表面导热层，其是热耦合(thermally coupled)至该散热片。
10.根据权利要求1所述的嵌埋半导体封装件的电子装置，其特征在于其中所述的该些内接端是为侧面金属垫。
11.根据权利要求1所述的嵌埋半导体封装件的电子装置，其特征在于其中所述的该些内接端是为纵切的镀通孔。
12.根据权利要求1所述的嵌埋半导体封装件的电子装置，其特征在于其中所述的该些导电球是为焊球，并以回焊方式接合至该些内接垫。
CNB2006100984913A 2006-07-07 2006-07-07 嵌埋半导体封装件的电子装置 Expired - Fee Related CN100463155C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100984913A CN100463155C (zh) 2006-07-07 2006-07-07 嵌埋半导体封装件的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100984913A CN100463155C (zh) 2006-07-07 2006-07-07 嵌埋半导体封装件的电子装置

Publications (2)

Publication Number Publication Date
CN101101897A CN101101897A (zh) 2008-01-09
CN100463155C true CN100463155C (zh) 2009-02-18

Family

ID=39036089

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100984913A Expired - Fee Related CN100463155C (zh) 2006-07-07 2006-07-07 嵌埋半导体封装件的电子装置

Country Status (1)

Country Link
CN (1) CN100463155C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108323034A (zh) * 2017-12-25 2018-07-24 华为技术有限公司 Pcb的制作方法、pcb、摄像头组件及终端
CN110611754A (zh) * 2018-06-15 2019-12-24 三赢科技（深圳）有限公司 摄像头模组

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811876A (en) * 1995-04-27 1998-09-22 Nec Corporation Semiconductor device with film carrier package structure
JPH11160396A (ja) * 1997-11-27 1999-06-18 Jsr Corp 電気的検査装置
US20030164548A1 (en) * 2002-03-04 2003-09-04 Lee Teck Kheng Flip chip packaging using recessed interposer terminals
CN1722422A (zh) * 2004-07-14 2006-01-18 三星电子株式会社 半导体封装

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811876A (en) * 1995-04-27 1998-09-22 Nec Corporation Semiconductor device with film carrier package structure
JPH11160396A (ja) * 1997-11-27 1999-06-18 Jsr Corp 電気的検査装置
US20030164548A1 (en) * 2002-03-04 2003-09-04 Lee Teck Kheng Flip chip packaging using recessed interposer terminals
CN1722422A (zh) * 2004-07-14 2006-01-18 三星电子株式会社 半导体封装

Also Published As

Publication number Publication date
CN101101897A (zh) 2008-01-09

Similar Documents

Publication Publication Date Title
US9349713B2 (en) Semiconductor package stack structure having interposer substrate
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
JP5383024B2 (ja) 多層半導体パッケージ
US8829686B2 (en) Package-on-package assembly including adhesive containment element
CN103890942A (zh) 堆叠式封装体结构
CN104966702A (zh) 半导体封装件
CN103311192A (zh) 细间距pop式封装结构和封装方法
CN107646140A (zh) 用于形成封装结构中的沟槽的方法及由此形成的结构
JP2006295183A (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
JP2001077294A (ja) 半導体装置
CN100463155C (zh) 嵌埋半导体封装件的电子装置
CN100438008C (zh) 高频集成电路封装构造及其制造方法
CN101882606B (zh) 散热型半导体封装构造及其制造方法
CN100470786C (zh) 基板底部封胶的球格阵列封装构造
CN101315922A (zh) 避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置
CN101414601B (zh) 保护外引脚之间焊点的半导体封装堆叠组合构造
TW201017855A (en) Chip package with connecting extension of TSV
CN101193497A (zh) 加强抗震性的内存
CN202394887U (zh) 具有堆叠芯片的半导体封装结构
CN101236934A (zh) 平面栅格阵列封装构造
US6469903B1 (en) Flexible printed circuit and semiconductor device
CN211375603U (zh) 一种基于XC7Z045高性能通用信号处理SiP电路技术装置
CN205881899U (zh) 多通道堆叠封装结构
TWI298530B (en) Electronic device embedded with semiconductor package(s)
CN101431066B (zh) 具有可移动外接端子的半导体封装堆叠组合结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20130707