CN101431066B - 具有可移动外接端子的半导体封装堆叠组合结构 - Google Patents

具有可移动外接端子的半导体封装堆叠组合结构 Download PDF

Info

Publication number
CN101431066B
CN101431066B CN 200710165179 CN200710165179A CN101431066B CN 101431066 B CN101431066 B CN 101431066B CN 200710165179 CN200710165179 CN 200710165179 CN 200710165179 A CN200710165179 A CN 200710165179A CN 101431066 B CN101431066 B CN 101431066B
Authority
CN
China
Prior art keywords
semiconductor package
package part
adhesive body
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710165179
Other languages
English (en)
Other versions
CN101431066A (zh
Inventor
范文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN 200710165179 priority Critical patent/CN101431066B/zh
Publication of CN101431066A publication Critical patent/CN101431066A/zh
Application granted granted Critical
Publication of CN101431066B publication Critical patent/CN101431066B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明是关于一种具有可移动外接端子的半导体封装堆叠组合结构，主要包含多个相互堆叠的半导体封装件以及多个如焊剂的电性连接元件，以连接这些半导体封装件的外接端子，例如导线架的外引脚。每一半导体封装件是以一封胶体密封至少一晶片，该封胶体相对于这些电性连接元件为可移动，以吸收半导体封装件之间的应力。在一实施例中，可将一应力释放层形成于半导体封装件之间。

Description

具有可移动外接端子的半导体封装堆叠组合结构
技术领域
本发明涉及一种半导体封装堆叠组合结构(POP device)，特别是涉及一种具有可移动外接端子的半导体封装堆叠组合结构。
背景技术
近年来高科技电子产品不断推出更人性化、功能更佳的电子产品，造成产品有愈加轻、薄、短、小的趋势。因此，一种半导体元件的组合型式是将多个半导体封装件作纵向3D堆叠以符合小型表面接合面积与高密度元件设置的要求，称之为半导体封装堆叠组合结构(POP device)。其中，可堆叠的半导体封装元件以导线架作为晶片载体，成本最低，其是以延伸出元件(封胶体)的外引脚焊接并堆叠连接在一起，借以达到电路的串接，但外引脚之间焊点易有断裂现象。
请参阅图1及2所示，习知的半导体封装堆叠组合结构100主要包含一第一半导体封装件110以及至少一堆叠在该第一半导体封装件110上的第二半导体封装件120。该第一半导体封装件110与该第二半导体封装件120皆为导线架基底，其内封装的晶片可为快闪记忆体或双倍资料速度(DDR)的动态随机存取记忆体，以增加记忆体容量或增加应用功能。该第一半导体封装件110是包含有一第一封胶体111、一第一晶片112以及一导线架的多个第一外引脚113。其中，这些第一外引脚113是可利用焊料150表面接合至一电路板140。通常使用导线架的半导体产品可为TSOP(薄小外形封装)、QFP(四方扁平封装)、QFN(四方扁平无接脚封装)、TQFP(薄型四方扁平封装)等。
该第二半导体封装件120是包含有一第二封胶体121、一第二晶片122以及一导线架的多个第二外引脚123。其中，第二半导体封装件120的第二外引脚123是外露于该第二封胶体121，以焊接物质130连接至第一半导体封装件110的第一外引脚113的一区段。在封装堆叠时，该第一封胶体121与该第二封胶体121会不可避免地接触，特别是在温度循环测试时，由于封装件受温度变化产生形变，再加上封装件内材料之间热膨胀系数不匹配，形成第一封胶体121与第二封胶体122彼此可能互相接触，甚至相互推挤而产生应力，此应力将影响焊点的可靠度，若应力过大或温度循环周期升高，将造成焊点断裂。由于这些第一外引脚113与这些第二外引脚123之间焊点(即焊接物质130的形成位置)为独立形成，在温度循环试验(temperature cycling test)中容易断裂。经试验分析与研究，外引脚之间焊点的断裂成因是由元件材料的热膨胀系数不匹配(CTE mismatch)所造成。虽然不同的材料供应商与不同的型号会有不同的材料性质，但仍举例而言，该第一半导体封装件110与该第二半导体封装件120的封胶体111与121的热膨胀系数约为10ppm/℃当低于玻璃转化温度(Tg)，约为36ppm/℃当高于玻璃转化温度(Tg)，其中封胶体的玻璃转化温度一般约为120℃；而一般导线架(即外引脚113与123)的材质为金属或合金材料，以铁镍合金Alloy 42为例，其热膨胀系数约为4.3ppm/℃。因此，当半导体封装堆叠组合结构100的温度越高，封胶体111与121的体积热膨胀量越大，与外引脚113与123膨胀拉伸量差异越大，封胶体111与121之间的接触界面产生了拉扯这些第二引脚123的应力(如图1所示)。故这些第二引脚123的部分焊点承受过大集中的应力，特别是这些第二引脚123的侧边缘引脚，会有焊点断裂的问题。
有鉴于上述现有的半导体封装堆叠组合结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的半导体封装堆叠组合结构，能够改进一般现有的半导体封装堆叠组合结构，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，提供一种具有可移动外接端子的半导体封装堆叠组合结构，所要解决的技术问题是能使一上封装件的封胶体相对于外接端子为可移动，以分散外接端子之间焊点的应力，进而避免受到封胶体与导线架的热膨胀系数的差异导致焊点断裂的发生。
本发明的次一目的在于，提供一种具有可移动外接端子的半导体封装堆叠组合结构，所要解决的技术问题是使其能吸收封胶体与导线架的热膨胀系数的差异作用于外接端子的应力。
本发明的再一目的在于，提供一种具有可移动外接端子的半导体封装堆叠组合结构，所要解决的技术问题是使其在上下封装件之间增进热量传导，能在高温下维持上下封装件之间的温度均匀化，减少热应力。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体封装堆叠组合结构，包含：一第一半导体封装件，其是包含一第一封胶体、至少一被密封在该第一封胶体的第一晶片以及一导线架的多个第一外引脚，其中这些第一外引脚是由该第一封胶体的侧边延伸且外露；至少一第二半导体封装件，其是接合于该第一半导体封装件上，该第二半导体封装件是包含一第二封胶体、至少一被密封在该第二封胶体的第二晶片以及一导线架的多个第二外引脚，其中这些第二外引脚是由该第二封胶体的侧边延伸且外露；以及焊接物质，其是焊接这些第二外引脚与对应的这些第一外引脚；其中，该第二封胶体的一底面是相对于该焊接物质的形成位置与第一封胶体的一顶面为可移动。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体封装堆叠组合结构，其另包含有一应力释放层，其是形成于该第一半导体封装件与该第二半导体封装件之间，其中该应力释放层的一下表面是贴附于该第一封胶体的顶面，该应力释放层的一上表面是贴附于该第二封胶体的底面。
前述的半导体封装堆叠组合结构，其中所述的应力释放层是为低模数，以吸收该第一封胶体与该第二封胶体之间的应力。
前述的半导体封装堆叠组合结构，其中所述的应力释放层是具有高导热性。
前述的半导体封装堆叠组合结构，其中所述的焊接物质是焊接这些第二外引脚的多个端面或内侧面至对应这些第一外引脚的一肩部区段。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体封装堆叠组合结构，包含：一第一半导体封装件，其是包含一第一晶片以及多个第一外接端子，其中这些第一外接端子是外露于该第一晶片的侧边；至少一第二半导体封装件，其是接合于该第一半导体封装件上，该第二半导体封装件是包含一第二晶片以及多个第二外接端子，其中这些第二外接端子是外露于该第二晶片的侧边；以及多个电性连接元件，其是电性连接这些第二外接端子与对应的这些第一外接端子；其中，该第一半导体封装件与该第二半导体封装件之间预留有一可伸缩间隙，以使这些电性连接元件是相对于该第一晶片为可移动。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体封装堆叠组合结构，其另包含有一应力释放层，其是形成于该第一半导体封装件与该第二半导体封装件之间，以构成该可伸缩间隙。
前述的半导体封装堆叠组合结构，其中所述的应力释放层为低模数，以吸收该第一封胶体与该第二封胶体之间的应力。
前述的半导体封装堆叠组合结构，其中所述的应力释放层具有高导热性。
前述的半导体封装堆叠组合结构，其中所述的第一外接端子是选自于一导线架的外引脚、一可挠性基板的引线、与一印刷电路板的外接垫的其中之一。
前述的半导体封装堆叠组合结构，其中所述的第二外接端子是选自于一导线架的外引脚、一可挠性基板的引线、与一印刷电路板的外接垫的其中之一。
前述的半导体封装堆叠组合结构，其中所述的电性连接元件是选自于共晶键合层、焊料、焊球、导体柱、异方性导电胶、与非导电胶的其中之一。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种具有可移动外接端子的半导体封装堆叠组合结构，其主要包含一第一半导体封装件、至少一第二半导体封装件以及焊接物质。该第一半导体封装件是包含一第一封胶体、至少一被密封在该第一封胶体的第一晶片以及一导线架的多个第一外引脚，其中这些第一外引脚是由该第一封胶体的侧边延伸且外露。该第二半导体封装件是接合于该第一半导体封装件上，该第二半导体封装件是包含一第二封胶体、至少一被密封在该第二封胶体的第二晶片以及一导线架的多个第二外引脚，其中这些第二外引脚是由该第二封胶体的侧边延伸且外露。该焊接物质其是焊接这些第二外引脚与对应的这些第一外引脚。其中，该第一封胶体是相对于该焊接物质的形成位置为可移动。
在等效性应用中，本发明的另一种具有可移动外接端子的半导体封装堆叠组合结构主要包含一第一半导体封装件及至少一第二半导体封装件。该第一半导体封装件是包含一第一晶片以及多个第一外接端子，其中这些第一外接端子是外露于该第一晶片的侧边。该第二半导体封装件其是接合于该第一半导体封装件上，该第二半导体封装件是包含一第二晶片以及多个第二外接端子，其中这些第二外接端子是外露于该第二晶片的侧边。多个电性连接元件是电性连接这些第二外接端子与对应的这些第一外接端子。其中，该第一半导体封装件与该第二半导体封装件的间预留有一可伸缩间隙，以使该第二晶片是相对于这些电性连接元件为可移动。
在前述的半导体封装堆叠组合结构中，可另包含有一应力释放层，其是形成于该第一半导体封装件与该第二半导体封装件之间，其中该应力释放层的一下表面是贴附于该第一封胶体的顶面，该应力释放层的一上表面是贴附于该第二封胶体的底面。
在前述的半导体封装堆叠组合结构中，该应力释放层是可为低模数，以吸收该第一封胶体与该第二封胶体之间的应力。
在前述的半导体封装堆叠组合结构中，该应力释放层是可具有高导热性。
在前述的半导体封装堆叠组合结构中，该焊接物质是可焊接这些第二外引脚的多个端面或内侧面至对应这些第一外引脚的一肩部区段。
借由上述技术方案，本发明具有可移动外接端子的半导体封装堆叠组合结构至少具有下列优点：
1.解决以往在半导体封装堆叠组合结构中，封胶体与导线架的热膨胀系数的差异导致导线架外引脚与导线架外引脚间焊点断裂的发生。
2.吸收作用于上下堆叠两半导体封装件之间连接的外接端子的应力。
3.上下堆叠两半导体封装件可以变形也不会导致其间连接的外接端子发生焊点断裂。
4.即使下堆叠半导体封装件可以被外接电路板拉伸，上下堆叠两半导体封装件之间连接的外接端子不会发生焊点断裂。
5.增加上下堆叠两半导体封装件的界面热量传导，有益散热与温度均匀化。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是习知半导体封装堆叠组合结构的前视示意图。
图2是习知半导体封装堆叠组合结构的局部侧视示意图。
图3是依据本发明的第一具体实施例，一种具有可移动外接端子的半导体封装堆叠组合结构的截面示意图。
图4是依据本发明的第一具体实施例，该半导体封装堆叠组合结构的局部侧视示意图。
图5依据本发明的第二具体实施例，一种具有可移动外接端子的半导体封装堆叠组合结构的截面示意图。
100：半导体封装堆叠组合结构
110：第一半导体封装件        111：第一封胶体
112：第一晶片                113：第一外引脚
120：第二半导体封装件        121：第二封胶体
122：第二晶片                123：第二外引脚
130：焊接物质
140：电路板                  150：焊料
200：半导体封装堆叠组合结构
210：第一半导体封装件        211：第一封胶体
212：第一晶片                213：第一外引脚
214：外引脚肩部区段          215：第一焊线
216：第一焊垫                217：黏晶胶
220：第二半导体封装件        221：第二封胶体
222：第二晶片                223：第二外引脚
224：第二外引脚端面          225：第二焊线
226：第二焊垫                227：黏晶胶
230：焊接物质                240：应力释放层
250：电路板                  260：焊料
300：半导体封装堆叠组合结构
310：第一半导体封装件        311：第一晶片
312：第一基板                313：第一外接端子
314：第一焊线                315：第一焊垫
316：黏晶胶                  317：第一封胶体
320：第二半导体封装件        321：第二晶片
322：第二基板                323：第二外接端子
324：第二焊线                325：第二焊垫
326：黏晶胶                  327：第二封胶体
330：电性连接元件            340：应力释放层
350：电路板                  351：外接垫
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体封装堆叠组合结构其具体实施方式、结构、特征及其功效，详细说明如后。
图3与图4为本发明的第一具体实施例所揭示一种具有可移动外接端子的半导体封装堆叠组合结构。其一具体封装型态可为TSOP(薄小外形封装)，但亦可适用于晶片在承座上的TSOP以及微间距球格阵列封装(FBGA)。
一种具有可移动外接端子的半导体封装堆叠组合结构200主要包含一第一半导体封装件210、至少一第二半导体封装件220以及焊接物质230。该第一半导体封装件210与该第二半导体封装件220是可为单晶片封装或多晶片封装。如图3所示，在本实施例中，该第一半导体封装件210与该第二半导体封装件220皆为单晶片的薄小外形封装(TSOP)。该第一半导体封装件210是包含一第一封胶体211、至少一被密封在该第一封胶体211的第一晶片212以及一导线架的多个第一外引脚213，其中该第一晶片212的主动面是设有一第一焊垫216，并可通过黏晶胶217将该第一晶片212的主动面黏固于该导线架的这些第一外引脚213的被封胶区段的下表面，另以多个打线形成的第一焊线215作为内部电性连接元件，将该第一晶片212的该第一焊垫216电性连接至该导线架的这些第一外引脚213的被封胶区段的上表面。该第一封胶体211是形成在封胶(encapsulation)步骤中，以密封该第一晶片212、这些第一焊线215以及这些第一外引脚213的被封胶区段。这些第一外引脚213是由该第一封胶体211的侧边延伸且外露，约位于该第一晶片212的侧边，作为该第一半导体封装件210的外接端子。在本实施例中，这些第一外引脚213是为海鸥脚(gull lead)，用以表面接合至一电路板250，通常以焊料260焊接。而该电路板250可以为主机板、记忆体模组载板、显示卡载板、记忆卡基板或手机通讯板等等。
该第二半导体封装件220是接合于该第一半导体封装件210上，通过封装在封装上的堆叠组合，完成多层的TSOP堆叠结构。该第二半导体封装件220是包含一第二封胶体221、至少一被密封在该第二封胶体221的第二晶片222以及一导线架的多个第二外引脚223，其中这些第二外引脚223是由该第二封胶体221的侧边延伸且外露，约位于该第二晶片222的侧边，作为该第二半导体封装件220的外接端子。在本实施例中，这些第二外引脚223是可为概略垂直型态的I型脚，这些第二外引脚223的端面224是利用该焊接物质230焊接至这些第一外引脚213的一肩部区段214(如图3所示的放大图)。在不同实施例中，亦可通过这些第二外引脚223在接近这些端面224的内侧面作为焊接区域。
如图3所示，在一具体实施例中，第二半导体封装件220更包含至少一黏晶胶227与多个第二焊线225。该黏晶胶227是黏固该第二晶片222于该导线架的第二外引脚223或晶片承座(图未绘出)。这些第二焊线225是电性连接该第二晶片222的多个第二焊垫226至对应的第二外引脚223。除了皆具有侧延伸的外引脚之外，该第二半导体封装件220的封装型态可与该第一半导体封装件210相同或不相同。
通常该第一晶片212与该第二晶片222是可为记忆体晶片，如快闪记忆体或是动态随机存取记忆体，借以提高记忆体容量又不会增加表面接合面积。
该第一封胶体211与该第二封胶体221是可为环氧模封化合物(EpoxyMolding Compound，EMC)，各别密封该第一晶片212与该第二晶片222。
另外，该焊接物质230是可焊接这些第二外引脚223的多个端面224(或是接近端面224的内侧面)与对应这些第一外引脚213的一肩部区段214，借以电性连接这些第二外引脚213与这些第二外引脚223。该焊接物质230是为可熔焊导电金属，如锡铅或是无铅焊剂。
特别重要的是，该第二封胶体221的一底面是相对于该焊接物质230的形成位置与该第一封胶体211的一顶面为可移动，用以分散上下封装件210与220的间的应力。其具体达成的机构可再参阅图3与图4，该半导体封装堆叠组合结构200可另包含有一应力释放层240，其是形成于该第一半导体封装件210与该第二半导体封装件220之间，其中该应力释放层240的一下表面是贴附于该第一封胶体211的顶面，该应力释放层240的一上表面是贴附于该第二封胶体221的底面。具体而言，该应力释放层240是可为低模数，可选自于由硅胶、环氧树脂及聚亚酰胺树脂所组成的组群中的其中之一，以吸收该第一封胶体211与该第二封胶体221之间的应力，借以分散这些外引脚213、223的间焊点(即该焊接物质230的形成位置)受到热膨胀系数差异(所指为主要来自于导线架的这些外引脚213、223、晶片212、222以及封胶体211、221三者的热膨胀系数差异)的应力，达到防止外引脚的焊点断裂的功效，而提高了该半导体封装堆叠组合结构200的抗冲击性、抗掉落性、抗热循环性与抗热冲击性。因此，该半导体封装堆叠组合结构200不会有外引脚之间焊点断裂的问题，提高产品的可靠性。
更具体而言，该应力释放层240是可具有高导热性，其导热系数应相当于甚至高于该第一封胶体211或该第二封胶体221的导热系数，以帮助该第一半导体封装件210与第二半导体封装件220间的热源通过该应力释放层240传导而均匀化，以便于同时散热。
在本发明的第二具体实施例中，如图5所示，揭示另一种具有可移动外接端子的半导体封装堆叠组合结构。该半导体封装堆叠组合结构300包含一第一半导体封装件310、至少一第二半导体封装件320以及多个电性连接元件330。其中，该第一半导体封装件310是包含一第一晶片311、一第一基板312以及多个第一外接端子313，其中这些第一外接端子313是外露于该第一晶片311的侧边。该第一基板312是可为一多层印刷电路板，具有双面电性导通的线路结构。该第一基板312是具有一上表面与一下表面，这些第一外接端子313可设置于该第一基板312的一上表面与一下表面，可作为上下电性连接的端子。其中这些第一外接端子313是选自于一导线架的外引脚、一可挠性基板的引线、与一印刷电路板的外接垫的其中之一。在本实施中，这些第一外接端子313是为外接垫。并可通过多个焊球330将该第一半导体封装件310表面接合至一电路板350的多个外接垫351。
在本实施例中，该第一晶片311是设置并电性连接至该第一基板312，例如，可以利用一黏晶胶316将该第一晶片311的主动面贴设于该第一基板312的该上表面，再以多个打线形成的第一焊线314将该第一晶片311的第一焊垫315电性连接至该第一基板312的内接垫。在本实施例中，该第一基板312是可具有一打线槽孔，并以这些第一焊线314通过该打线槽孔电性连接该第一晶片311与该第一基板312。
该第一半导体封装件310可另包含有一第一封胶体317，以压模或点胶方式，至少形成于该第一基板312的打线槽孔并突出于该第一基板311的下表面，以密封这些第一焊线314。
该第二半导体封装件320是接合于该第一半导体封装件310上，以达成高密度封装堆叠模组的架构(Package-On-Package module，POP)。该第二半导体封装件320是包含一第二晶片321、一第二基板322以及多个第二外接端子323，其中这些第二外接端子323是外露于该第二晶片321的侧边。这些第二外接端子323是可选自于一导线架的外引脚、一可挠性基板的引线、与一印刷电路板的外接垫的其中之一。在本实施例中，这些第二外接端子323可为该第二基板322的外接垫，以供半导体封装件的上下堆叠。
该第二半导体封装件320的封装型态可与该第一半导体封装件310相同或不相同。在本实施例中，该第二半导体封装件320是相同于该第一半导体封装件310，该第二晶片321是设置并电性连接至该第二基板322，例如，可以利用一黏晶胶326将该第二晶片321的主动面贴设于该第二基板322的该上表面，再以多个打线形成的第二焊线324将该第二晶片321的第二焊垫325电性连接至该第二基板322的内接垫。在本实施例中，该第二基板322是可具有一打线槽孔，以供这些第二焊线324的通过。
该第二半导体封装件320可另包含有一第二封胶体327，以压模或点胶方式，至少形成于该第二基板322的打线槽孔并突出于该第二基板322的下表面，以密封这些第二焊线324。
这些电性连接元件330是电性连接这些第二外接端子323与对应的这些第一外接端子313。其中这些电性连接元件330是可选自于共晶键合层、焊料、焊球、导体柱、异方性导电胶、与非导电胶的其中之一。在本实施例中，这些电性连接元件330是为焊球。具体而言，该第一半导体封装件310与该第二半导体封装件320之间预留有一可伸缩间隙，以使该第二晶片321是相对于这些电性连接元件330为可移动，达到上下封装件之间应力缓冲与分散的功效。
在本实施例中，上述可伸缩间隙可通过一应力释放层340，其是形成于该第一半导体封装件310与该第二半导体封装件320之间，以构成该可伸缩间隙。在本实施例中，该应力释放层340的一下表面是贴附于该第一晶片311的显露背面，该应力释放层340的一上表面是贴附于该第二封胶体327的底面，亦可贴附于该第二基板322的下表面。更具体而言，该应力释放层340是可为低模数，以吸收该第一半导体封装件310与该第二半导体封装件320之间的应力。借以分散这些外接端子313、323与这些电性连接元件330之间受到热膨胀系数差异的应力，以防止这些电性连接元件330断裂，提高该半导体封装堆叠组合结构300的抗冲击性、抗掉落性、抗热循环性与抗热冲击性。因此，该半导体封装堆叠组合结构300不易有电性连接元件断裂的问题，以提高产品的可靠性。
较佳地，该应力释放层340可具有高导热性，其导热系数应相当于甚至高于该第一封胶体317或该第二封胶体327的导热系数，以帮助该第一半导体封装件310或该第二半导体封装件320的热源通过该应力释放层340传导分散，达到快速散热的效果。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (7)

1.一种半导体封装堆叠组合结构，其特征在于其包含：
一第一半导体封装件，其包含一第一封胶体、至少一被密封在该第一封胶体的第一晶片以及一导线架的多个第一外引脚，其中这些第一外引脚是由该第一封胶体的侧边延伸且外露；
至少一第二半导体封装件，其接合于该第一半导体封装件上，该第二半导体封装件是包含一第二封胶体、至少一被密封在该第二封胶体的第二晶片以及一导线架的多个第二外引脚，其中这些第二外引脚是由该第二封胶体的侧边延伸且外露；以及
焊接物质，其焊接这些第二外引脚与对应的这些第一外引脚；
另包含有一应力释放层，其形成于该第一半导体封装件与该第二半导体封装件之间，以构成一可伸缩间隙，其中该应力释放层的一下表面是贴附于该第一封胶体的顶面，该应力释放层的一上表面是贴附于该第二封胶体的底面；
其中所述的应力释放层是为低模数，选自于由硅胶、环氧树脂及聚亚酰胺树脂所组成的组群中的其中之一，以吸收该第一封胶体与该第二封胶体之间的应力，并使该第一封胶体相对于该焊接物质的形成位置为可移动。
2.根据权利要求1所述的半导体封装堆叠组合结构，其特征在于所述的应力释放层具有高导热性，该导热系数相当于或高于该第一封胶体与该第二封胶体的导热系数。
3.根据权利要求1所述的半导体封装堆叠组合结构，其特征在于所述的焊接物质是焊接这些第二外引脚的多个端面或内侧面至对应这些第一外引脚的一肩部区段。
4.一种半导体封装堆叠组合结构，其特征在于其包含：
一第一半导体封装件，其是包含一第一晶片以及多个第一外接端子，其中这些第一外接端子是外露于该第一晶片的侧边；
至少一第二半导体封装件，其是接合于该第一半导体封装件上，该第二半导体封装件是包含一第二晶片以及多个第二外接端子，其中这些第二外接端子是外露于该第二晶片的侧边；以及
多个电性连接元件，其是电性连接这些第二外接端子与对应之这些第一外接端子；
其中，该第一半导体封装件与该第二半导体封装件之间预留有一可伸缩间隙；
另包含有一应力释放层，其形成于该第一半导体封装件与该第二半导体封装件之间，以构成该可伸缩间隙；
其中所述的应力释放层为低模数，选自于由硅胶、环氧树脂及聚亚酰胺树脂所组成的组群中的其中之一，以吸收该第一半导体封装件与该第二半导体封装件之间的应力，并使这些电性连接元件相对于该第一晶片为可移动。
5.根据权利要求4所述的半导体封装堆叠组合结构，其特征在于所述的第一外接端子是选自于一导线架的外引脚、一可挠性基板的引线、与一印刷电路板的外接垫的其中之一。
6.根据权利要求5所述的半导体封装堆叠组合结构，其特征在于所述的第二外接端子是选自于一导线架的外引脚、一可挠性基板的引线、与一印刷电路板的外接垫的其中之一。
7.根据权利要求4所述的半导体封装堆叠组合结构，其特征在于所述的电性连接元件是选自于共晶键合层、焊料、焊球、导体柱、异方性导电胶、与非导电胶的其中之一。
CN 200710165179 2007-11-05 2007-11-05 具有可移动外接端子的半导体封装堆叠组合结构 Expired - Fee Related CN101431066B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710165179 CN101431066B (zh) 2007-11-05 2007-11-05 具有可移动外接端子的半导体封装堆叠组合结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710165179 CN101431066B (zh) 2007-11-05 2007-11-05 具有可移动外接端子的半导体封装堆叠组合结构

Publications (2)

Publication Number Publication Date
CN101431066A CN101431066A (zh) 2009-05-13
CN101431066B true CN101431066B (zh) 2010-06-02

Family

ID=40646339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710165179 Expired - Fee Related CN101431066B (zh) 2007-11-05 2007-11-05 具有可移动外接端子的半导体封装堆叠组合结构

Country Status (1)

Country Link
CN (1) CN101431066B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492203B (zh) * 2012-12-04 2015-07-11 Au Optronics Corp 顯示面板之製造方法及疊層體

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US6262476B1 (en) * 1998-07-27 2001-07-17 Siemens Aktiengesellschaft Composite member composed of at least two integrated circuits and method for the manufacture of a composite member composed of at least two integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US6262476B1 (en) * 1998-07-27 2001-07-17 Siemens Aktiengesellschaft Composite member composed of at least two integrated circuits and method for the manufacture of a composite member composed of at least two integrated circuits

Also Published As

Publication number Publication date
CN101431066A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
CN103620773B (zh) 两个或多个晶元的多晶元背面堆叠
KR101623880B1 (ko) 반도체 패키지
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
KR20070088258A (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US7696618B2 (en) POP (package-on-package) semiconductor device
KR20030018642A (ko) 스택 칩 모듈
US20130021769A1 (en) Multichip module, printed wiring board, method for manufacturing multichip module, and method for manufacturing printed wiring board
JPH02246125A (ja) 半導体装置及びその製造方法
US7692311B2 (en) POP (package-on-package) device encapsulating soldered joints between external leads
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
US20240055370A1 (en) Semiconductor package and semiconductor device
CN101414601B (zh) 保护外引脚之间焊点的半导体封装堆叠组合构造
US6570246B1 (en) Multi-die package
CN101431066B (zh) 具有可移动外接端子的半导体封装堆叠组合结构
CN201490179U (zh) 电路板结构
CN102332410A (zh) 一种芯片的封装方法及其封装结构
KR20080067891A (ko) 멀티 칩 패키지
CN105374805A (zh) 一种多芯片封装结构
CN217214692U (zh) 闪存卡
CN201966197U (zh) 半导体芯片的封装结构
TWI223879B (en) Package stack module with vertical conductive wires inside molding compound
CN201307589Y (zh) 多平行槽孔的球栅阵列封装构造
TWI355727B (en) Pop (package-on-package) device with movable exter
KR100996982B1 (ko) 다중 다이 집적회로 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20171105