CN101193497A - 加强抗震性的内存 - Google Patents

加强抗震性的内存 Download PDF

Info

Publication number
CN101193497A
CN101193497A CNA2006101459496A CN200610145949A CN101193497A CN 101193497 A CN101193497 A CN 101193497A CN A2006101459496 A CNA2006101459496 A CN A2006101459496A CN 200610145949 A CN200610145949 A CN 200610145949A CN 101193497 A CN101193497 A CN 101193497A
Authority
CN
China
Prior art keywords
internal memory
those
memory
multilayer board
stress absorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101459496A
Other languages
English (en)
Inventor
范文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CNA2006101459496A priority Critical patent/CN101193497A/zh
Publication of CN101193497A publication Critical patent/CN101193497A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明是有关于一种加强抗震性的内存,主要包含一多层印刷电路板以及复数个记忆体封装件。该多层印刷电路板,是概呈矩形而具有两较长侧与两较短侧,其中一较长侧是设有复数个金手指,且该两较短侧各形成设有至少一圆弧形扣槽与复数个第一应力吸收槽孔。较佳地,远离该些金手指的另一较长侧是形成有复数个第二应力吸收槽孔。该复数个记忆体封装件,是设置于该多层印刷电路板的一表面。本发明利用第一应力吸收槽孔或/及第二应力吸收槽孔以缓冲冲击力,能够有效地防止该内存在不慎摔落时发生电性断路导致产品失效的问题。

Description

加强抗震性的内存
技术领域
本发明涉及一种内存,特别是涉及一种利用应力吸收槽孔可使印刷电路板能够缓冲冲击力,而可防止内存在摔落时电性断路导致产品失效问题的加强抗震性的内存。
背景技术
在计算机主机、笔记型计算机等电子产品中,内存(memory,内存即记忆体模组,以下均称为内存)是一关键零组件,可以重复插拔至主机板的内存插槽(即记忆体插槽,以下均称为内存插槽),以供计算机系统的运算使用。在携带、搬运与更换的过程中,内存会有不慎掉落至地面的可能,然而目前的内存不甚耐摔,经常会有故障损坏的情形。
请参阅图1所示,是一种现有习知的内存的俯视示意图。该现有习知的内存100,包含一多层印刷电路板110以及复数个记忆体(记忆体即存储介质,存储器,内存等,以下均称为记忆体)封装件120。该多层印刷电路板110,具有两个较长侧111与两个较短侧112;该些记忆体封装件120,设置于该多层印刷电路板110。该多层印刷电路板110的一较长侧111,设有复数个金手指113,并且该两个较短侧112各形成设有至少一圆弧形扣槽114,以能电性接触并结合固定至内存插槽。
为确认现有习知内存100的耐摔抗震性,会进行一掉落试验(droptest)。请参阅图2所示,是绘示现有习知的内存从高处依多种不同角度落下进行掉落试验的示意图。现有习知的内存100设定于一预定高度H,如50公分或100公分,并以不同角度呈自由落体落下并撞击到水泥地面10。之后检测将经冲击试验之后的内存100是否功能仍是正常。然而目前内存100已知其耐摔性不良,不容易通过冲击试验,经研究发现其主要因素是在该印刷电路板110与该些记忆体封装件120的接合界面发生断裂,而导致电性断路。
请参阅图3所示,是绘示在掉落试验之后现有习知的内存的焊球断裂处的局部截面示意图。通常该些记忆体封装件120是可为球栅阵列式(BGA)封装而包含有复数个焊球121,其是接合至其基板的球垫122且不被一防焊层123覆盖。此外,该多层印刷电路板110是可设有复数个接球垫115且外露于其表面防焊层116,以供该些焊球121接合。当自由落体落下时撞击到该印刷电路板110的应力会传导至该些记忆体封装件120,造成焊球121在球垫122或/与焊球121在接球垫115的焊接界面产生断裂缝124或/与断裂缝125,使得整个内存产品无法运作。
由此可见,上述现有的内存在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但是长久以来一直未见适用的设计被发展完成,而一般产品又没有适切的结构能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的加强抗震性的内存,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
有鉴于上述现有的内存存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,并配合学理的运用,积极加以研究创新,以期创设一种新型结构的加强抗震性的内存,能够改进一般现有的内存,使其更具有实用性。经过不断的研究、设计,并经过反复试作样品及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于,克服现有的内存存在的缺陷,而提供一种新型结构的加强抗震性的内存,所要解决的技术问题是使其利用应力吸收槽孔使印刷电路板能够缓冲冲击力,可以防止内存在摔落时电性断路导致产品失效的问题,非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种内存,其包含:一多层印刷电路板,概呈矩形,其具有两较长侧与两较短侧,其中一较长侧设有复数个金手指,且该两较短侧各形成设有至少一圆弧形扣槽与复数个第一应力吸收槽孔;以及复数个记忆体封装件,其设置于该多层印刷电路板的一表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的加强抗震性的内存,其中所述的该些记忆体封装件是可为球栅阵列式(BGA)封装而包含有复数个焊球。
前述的加强抗震性的内存,其中所述的多层印刷电路板是可设有复数个接球垫,以供接合该些焊球。
前述的加强抗震性的内存,其中所述的该些接球垫是可为非焊罩界定垫(Non-Solder Mask Defined pad,NSMD)。
前述的加强抗震性的内存,其中所述的该些第一应力吸收槽孔是可为长条形。
前述的加强抗震性的内存,其中在同一较短侧的该些第一应力吸收槽孔是可为直线排列。
前述的加强抗震性的内存,其中所述的多层印刷电路板于远离该些金手指的另一较长侧是另形成设有复数个应力吸收槽孔,可为第二应力吸收槽孔。
前述的加强抗震性的内存,其中所述的该些位于较长侧的应力吸收槽孔是可为直线排列,即该些第二应力吸收槽孔是为直线排列。
前述的加强抗震性的内存,其中所述的内存是可以为双直列内存(DIMM,Dual In-Line Memory Module)。
前述的加强抗震性的内存,其中部分的该些记忆体封装件是可设置于该多层印刷电路板的另一表面。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知,为了达到上述目的,本发明提供了一种内存,主要包含一多层印刷电路板以及复数个记忆体封装件。该多层印刷电路板是概呈矩形而具有两较长侧与两较短侧,其中一较长侧是设有复数个金手指,且该两较短侧各形成设有至少一圆弧形扣槽与复数个应力吸收槽孔。该些记忆体封装件是设置于该多层印刷电路板的一表面。
借由上述技术方案,本发明加强抗震性的内存至少具有下列的优点:
1、本发明的内存是具有加强抗震性的功效,其利用多层印刷电路板侧边形成的应力吸收槽孔,可使得该多层印刷电路板具有一体连接的弹性吸震条。当受到冲击时该些弹性吸震条可往应力吸收槽孔内溃缩再弹性回复形状,而可大幅降低直接传导至该些记忆体封装件的冲击应力,因此该些焊球与该些球垫以及该些焊球与该些接球垫的接合界面不容易产生断裂,明显具有加强抗震性的功效。
2、本发明的另一种内存,主要包含一多层印刷电路板以及复数个记忆体封装件,该多层印刷电路板在远离该些金手指的另一较长侧另形成设有复数个第二应力吸收槽孔。在同一较短侧的该些第一应力吸收槽孔可为直线排列,该些第二应力吸收槽孔亦可为直线排列。藉由该些第一应力吸收槽孔与第二应力吸收槽孔,可在该多层印刷电路板的周边构成一体连接的弹性吸震条,而更可加强抗震性,有效的防止该多层印刷电路板与该些记忆体封装件的接合界面产生断裂。
3、本发明利用应力吸收槽孔可使印刷电路板能够缓冲冲击力,而可以防止内存在摔落时电性断路导致产品失效的问题,非常适于实用。
综上所述,本发明是有关于一种加强抗震性的内存,主要包含一多层印刷电路板以及复数个记忆体封装件。该多层印刷电路板是概呈矩形而具有两较长侧与两较短侧,其中一较长侧是设有复数个金手指,且该两较短侧各形成有至少一圆弧形扣槽与复数个第一应力吸收槽孔。较佳地,远离该些金手指的另一较长侧是形成设有复数个第二应力吸收槽孔。利用第一应力吸收槽孔或/及第二应力吸收槽孔可以缓冲冲击力,可以防止该内存在不慎摔落时发生产品失效的问题。本发明具有上述诸多优点及实用价值,其不论在产品结构或功能上皆有较大改进,在技术上有显著的进步,并产生了好用及实用的效果,且较现有的内存具有增进的突出功效,从而更加适于实用,并具有产业的广泛利用价值,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是一种现有习知的内存的俯视示意图。
图2是绘示现有习知的内存从高处依多种不同角度落下进行掉落试验的示意图。
图3是绘示在掉落试验之后现有习知的内存的焊球断裂处的局部截面示意图。
图4是依据本发明的第一具体实施例,一种内存的俯视示意图。
图5是依据本发明的第一具体实施例,该内存依其中一记忆体封装件的局部截面示意图。
图6是依据本发明的第二具体实施例,另一种内存的俯视示意图。
10:地面                   H:高度
100:内存(记忆体模组)      110:多层印刷电路板
111:较长侧                112:较短侧
113:金手指                114:扣槽
115:接球垫                116:防焊层
120:记忆体封装件          121:焊球
122:球垫                  123:防焊层
124:断裂缝                125:断裂缝
200:内存                  210:多层印刷电路板
211:较长侧                212:较短侧
213:金手指                214:扣槽
215:应力吸收槽孔          216:上表面
217:下表面                218:接球垫
219:防焊层                220:记忆体封装件
221:焊球                  222:晶片
223:基板                  224:焊线
225:封胶体                226:粘晶层
227:焊垫                228:球垫
229:防焊层              230:弹性吸震条
300:内存                310:多层印刷电路板
311:较长侧              312:较短侧
313:金手指              314:扣槽
315:第一应力吸收槽孔    316:第二应力吸收槽孔
320:记忆体封装件        330:弹性吸震条
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的加强抗震性的内存其具体实施方式、结构、特征及其功效,详细说明如后。
依据本发明的第一具体实施例,揭示了一种加强抗震性的内存。请参阅图4及图5所示,图4是依据本发明的第一具体实施例,一种内存的俯视示意图,图5是该内存依其中一记忆体封装件的局部截面示意图。本发明第一具体较佳实施例的该内存200,主要包含一多层印刷电路板210以及复数个记忆体封装件220,另可包含适当数量的电容电阻等被动元件(图中未绘出);其中:
上述的多层印刷电路板210,是包含多层线路层且为硬质。该多层印刷电路板210是概呈矩形而具有两较长侧211与两较短侧212,其中一较长侧211设有复数个金手指213,以供插接至计算机或笔记型计算机主机板的内存插槽(图中未绘出),并且该两较短侧212各形成设有至少一圆弧形扣槽214与复数个应力吸收槽孔215;其中:
该些圆弧形扣槽214,是可供内存插槽的两侧扣件加以扣接,以使该内存200固定在对应的内存插槽而为不可脱出。
该些应力吸收槽孔215,是可为长条形或其它可吸震抗震的形状。
此外,该多层印刷电路板210是具有一上表面216与一下表面217。在本实施例中,该内存200是可为适用于笔记型计算机的小型双直列内存(SO-DIMM,Small Outline Dual In-Line Memory Module),在该上表面216与该下表面217的同一侧边各形成设有复数个双面独立的金手指213。
上述的该些记忆体封装件220,是设置于该多层印刷电路板210的一表面,例如可设置于该多层印刷电路板210的上表面216或下表面217,或是上下表面216与217皆设置有记忆体封装件220。
如图5所示,部分的该些记忆体封装件220是可以设置于该多层印刷电路板210的下表面217。再如图5所示,在本实施例中,该些记忆体封装件220是可以为球栅阵列式(BGA,Ball Grid Array)封装而包含有复数个焊球221。
该些记忆体封装件220的封装架构是可为微间距球栅阵列封装(finepitch BGA),或可称之为窗口型球栅阵列封装(window BGA),其内封设有一记忆体晶片222,如动态随机存取记忆体的集成电路。每一记忆体封装件220,可另包含一供电性讯号转接的基板223、复数个供内部电性互连的焊线224与一电绝缘性的封胶体225。
该晶片222,是以一粘晶层226贴设于基板223上,但该晶片222的焊垫227是不可被该基板223遮盖,利用该些焊线224将该晶片222电性连接至该基板223,并以该封胶体225密封该晶片222与该些焊线224。
该些焊球221,则接合在该基板223的另一表面的球垫228。该些球垫228是外露于该基板223同一表面的防焊层229。通常该些球垫228可为焊罩界定垫(Solder Mask Defined pad,SMD)或是非焊罩界定垫(Non-SolderMask Defined pad,NSMD)。所谓“焊罩界定垫”是指该些球垫228的周边是被该防焊层229覆盖,以圆形垫为例,即指该防焊层229的开口直径小于该些球垫228的直径;相对地,所谓“非焊罩界定垫”是指该些球垫228的周边是不被该防焊层229覆盖,指该防焊层229的开口直径应大于该些球垫228的直径。
请再参阅图5所示,该多层印刷电路板210是可以设有复数个接球垫218,以供接合该些焊球221。较佳地,该些接球垫218是为非焊罩界定垫(NSMD),即该些接球垫218的外侧壁是不被该多层印刷电路板210的防焊层219覆盖与界定,藉以增加与对应的该些焊球221的接合力,减少该些接球垫218与该些焊球221的焊接界面发生断裂的可能。但非限定地,该些接球垫218亦可为焊罩界定垫(SMD)。
下面进一步具体说明该内存200是具有加强抗震性的功效。利用该多层印刷电路板210侧边形成的应力吸收槽孔215,可使得该多层印刷电路板210具有一体连接的弹性吸震条230。当冲击试验时,该些弹性吸震条230是可往该应力吸收槽孔215朝内溃缩再弹性回复形状(如图5中的箭头方向所示),而可大幅降低直接传导至该些记忆体封装件220的冲击应力,因此,该些焊球221与该些球垫228以及该些焊球221与该些接球垫218的接合界面不容易产生断裂,明显具有加强抗震性的功效。
较佳地,该印刷电路板210在同一较短侧212的该些应力吸收槽孔215是可为直线排列,以使对应形成的该些弹性吸震条230具有相同的宽度与一致的弹性吸震空间。通常该些弹性吸震条230的宽度大约为在1至3毫米(mm),或与该印刷电路板210的板厚相近即可。
请参阅图6所示,是依据本发明的第二具体实施例,另一种内存的俯视示意图。在第二具体实施例中,揭示了另一种加强抗震性的内存,可适用于桌上型计算机的内存,如DDR400、DDR2-533、DDR2-667与DDR2-800等规格。如图6所示,该内存300,主要包含一多层印刷电路板310以及复数个记忆体封装件320;其中:
该些记忆体封装件320,是设置于该多层印刷电路板310的单一表面或上下表面。此外,该些记忆体封装件320是可为球栅阵列封装(BGA)或其它封装类型,如薄小尺寸外观封装(TSOP)。
该多层印刷电路板310,是概呈矩形而具有两较长侧311与两较短侧312,其中一较长侧311设有复数个金手指313,且该两较短侧312各形成设有至少一圆弧形扣槽314与复数个第一应力吸收槽孔315,其形状是可为长条形。
较佳地,该多层印刷电路板310在远离该些金手指313的另一较长侧311是另形成设有复数个第二应力吸收槽孔316。在同一较短侧312的该些第一应力吸收槽孔315是可为直线排列;该些位于较长侧311的第二应力吸收槽孔316亦可为直线排列。藉由该些第一应力吸收槽孔315与第二应力吸收槽孔316,可在该多层印刷电路板310的周边构成一体连接的弹性吸震条330,可以加强抗震性,防止该多层印刷电路板310与该些记忆体封装件320的接合界面产生断裂。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (10)

1.一种内存,其特征在于其包含:
一多层印刷电路板,概呈矩形,其具有两较长侧与两较短侧,其中一较长侧设有复数个金手指,且该两较短侧各形成设有至少一圆弧形扣槽与复数个第一应力吸收槽孔;以及
复数个记忆体封装件,其设置于该多层印刷电路板的一表面。
2.根据权利要求1所述的内存,其特征在于其中所述的该些记忆体封装件是为球栅阵列式封装而包含有复数个焊球。
3.根据权利要求2所述的内存,其特征在于其中所述的多层印刷电路板是设有复数个接球垫,以供接合该些焊球。
4.根据权利要求3所述的内存,其特征在于其中所述的该些接球垫是非焊罩界定垫。
5.根据权利要求1所述的内存,其特征在于其中所述的该些第一应力吸收槽孔是为长条形。
6.根据权利要求1所述的内存,其特征在于其中在同一较短侧的该些第一应力吸收槽孔是为直线排列。
7.根据权利要求1所述的内存,其特征在于其中所述的多层印刷电路板于远离该些金手指的另一较长侧是形成设有复数个第二应力吸收槽孔。
8.根据权利要求7所述的内存,其特征在于其中所述的该些第二应力吸收槽孔是为直线排列。
9.根据权利要求1所述的内存,其特征在于其中所述的内存是为双直列内存。
10.根据权利要求1所述的内存,其特征在于其中部分的该些记忆体封装件是设置于该多层印刷电路板的另一表面。
CNA2006101459496A 2006-11-28 2006-11-28 加强抗震性的内存 Pending CN101193497A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101459496A CN101193497A (zh) 2006-11-28 2006-11-28 加强抗震性的内存

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101459496A CN101193497A (zh) 2006-11-28 2006-11-28 加强抗震性的内存

Publications (1)

Publication Number Publication Date
CN101193497A true CN101193497A (zh) 2008-06-04

Family

ID=39488156

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101459496A Pending CN101193497A (zh) 2006-11-28 2006-11-28 加强抗震性的内存

Country Status (1)

Country Link
CN (1) CN101193497A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750777B (zh) * 2008-12-15 2012-09-05 乐金显示有限公司 液晶显示设备
CN107548573A (zh) * 2015-07-31 2018-01-05 惠普发展公司,有限责任合伙企业 印刷电路板至模制化合物的接合部
CN110391515A (zh) * 2019-08-20 2019-10-29 安捷利(番禺)电子实业有限公司 一种具有抗震功能的复合汇流排
CN112218449A (zh) * 2019-07-09 2021-01-12 梅州市鸿利线路板有限公司 一种双面线路板加工工艺
CN116047126A (zh) * 2023-03-06 2023-05-02 长鑫存储技术有限公司 测试座、电路板、以及老化测试装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750777B (zh) * 2008-12-15 2012-09-05 乐金显示有限公司 液晶显示设备
TWI410705B (zh) * 2008-12-15 2013-10-01 Lg Display Co Ltd 使用的導電膠帶以及具有該導電膠帶之液晶顯示裝置
CN107548573A (zh) * 2015-07-31 2018-01-05 惠普发展公司,有限责任合伙企业 印刷电路板至模制化合物的接合部
US10342140B2 (en) 2015-07-31 2019-07-02 Hewlett-Packard Development Company, L.P. Printed circuit board to molded compound interface
CN112218449A (zh) * 2019-07-09 2021-01-12 梅州市鸿利线路板有限公司 一种双面线路板加工工艺
CN110391515A (zh) * 2019-08-20 2019-10-29 安捷利(番禺)电子实业有限公司 一种具有抗震功能的复合汇流排
CN110391515B (zh) * 2019-08-20 2024-03-05 广州安博新能源科技有限公司 一种具有抗震功能的复合汇流排
CN116047126A (zh) * 2023-03-06 2023-05-02 长鑫存储技术有限公司 测试座、电路板、以及老化测试装置
CN116047126B (zh) * 2023-03-06 2024-04-19 长鑫存储技术有限公司 测试座、电路板、以及老化测试装置

Similar Documents

Publication Publication Date Title
CN103843136B (zh) 在ic封装中封装dram和soc
KR101924388B1 (ko) 재배선 구조를 갖는 반도체 패키지
KR100753415B1 (ko) 스택 패키지
US8643175B2 (en) Multi-channel package and electronic system including the same
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US20150270242A1 (en) Semiconductor packages and methods of fabricating the same
US10128191B2 (en) Package-on-package type package including integrated circuit devices and associated passive components on different levels
US9123554B2 (en) Semiconductor device
US9331054B2 (en) Semiconductor package assembly with decoupling capacitor
JP2011129894A (ja) 半導体装置
CN101193497A (zh) 加强抗震性的内存
CN203553129U (zh) 一种具有抗震功能的集成电路封装
CN113871367A (zh) 球栅阵列以及相关联设备和系统
CN100581317C (zh) 减轻冲击应力的存储器模块
CN101246877B (zh) 多晶片面对面堆叠封装构造
CN101231990B (zh) 可插接的卷带式封装构造以及使用该构造的电子装置
KR102104060B1 (ko) Pop 구조의 반도체 패키지
KR101999114B1 (ko) 반도체 패키지
CN101236934A (zh) 平面栅格阵列封装构造
CN101192442A (zh) 耐冲击的内存
JP5543094B2 (ja) 低ノイズ半導体パッケージ
CN101465341B (zh) 堆叠式芯片封装结构
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
CN102420208A (zh) 半导体封装件
TW201340113A (zh) 嵌入式記憶體模組及其插設之主機板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080604