CN113471159A - 一种金属凸块结构的制备方法 - Google Patents
一种金属凸块结构的制备方法 Download PDFInfo
- Publication number
- CN113471159A CN113471159A CN202110751462.7A CN202110751462A CN113471159A CN 113471159 A CN113471159 A CN 113471159A CN 202110751462 A CN202110751462 A CN 202110751462A CN 113471159 A CN113471159 A CN 113471159A
- Authority
- CN
- China
- Prior art keywords
- layer
- pad
- insulating
- block
- metal bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 54
- 239000002184 metal Substances 0.000 title claims abstract description 54
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000009413 insulation Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000009713 electroplating Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 229920000620 organic polymer Polymers 0.000 claims description 8
- 239000002861 polymer material Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 238000001459 lithography Methods 0.000 claims description 2
- 238000000465 moulding Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 abstract description 6
- 230000004927 fusion Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 81
- 230000008569 process Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- -1 aluminum and copper Chemical class 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种金属凸块结构的制备方法，包括如下步骤：提供基板；在基板的钝化层的上表面及部分焊盘的上表面形成绝缘垫高层；去除预设位置的绝缘垫高层以使剩余绝缘垫高层形成绝缘垫高块，在钝化层、绝缘垫高块及部分焊盘的上表面覆盖种子层；在种子层之上形成光阻层，然后去除预设位置的光阻层以形成向外暴露焊盘的光阻层窗格；在光阻层窗格内电镀成型金属凸块，其中，部分金属凸块成型在绝缘垫高块之上，金属凸块的顶部具有凹陷部和相对形成在凹陷部边缘的突起部。本发明实施例公开的金属凸块结构的制备方法通过绝缘垫高块的设置使金属凸块的上部形成相对的凹陷部，有效避免引脚熔融、外溢造成的相邻焊点之间短接的问题。
Description
技术领域
本发明涉及芯片封装技术领域，特别是一种金属凸块结构的制备方法。
背景技术
覆晶技术(Flip Chip)，也称“倒晶封装”或“倒晶封装法”，是芯片封装技术的一种。此封装技术有别于过去芯片置放于基板上，再用打线技术将芯片与基板上的连结点连接的方式。而是在芯片连接点上长焊点，然后将芯片翻转过来使焊点与基板直接连结。目前覆晶技术已经被普遍应用在微处理器封装，而且也成为绘图、特种应用、和电脑芯片组等的主流封装技术。特别地，覆晶技术的代表性实施例为玻璃覆晶封装(Chip On Glass，COG)和薄膜覆晶封装(Chip On Film，COF)。
在上述封装工艺中，薄膜覆晶封装是一种将集成电路(IC)固定在柔性线路板上的晶粒软膜构装技术，运用软质附加电路板作为封装芯片载体将芯片与软性基板电路结合。在此结合工艺过程中，需将芯片中每一个焊点与基板电路上相应的引脚在高温高压条件下压合成共晶结构，此步骤过程中若引脚材质熔融外延，将导致两个焊点之间短接，进而影响芯片性能。
发明内容
本发明的目的是提供的金属凸块结构的制备方法，以解决现有技术中的不足，通过该制备方法制备的金属凸块结构能够有效的避免引脚在熔融后因外溢造成的相邻焊点之间的短接问题。
本发明实施例公开的金属凸块结构，包括如下步骤：
提供基板，基板的上表面形成有焊盘和钝化层，所述焊盘自钝化层上的钝化层开口向外暴露；
在钝化层的上表面及部分焊盘的上表面形成绝缘垫高层；
去除预设位置的绝缘垫高层以使剩余绝缘垫高层形成绝缘垫高块，其中，部分预设位置处形成绝缘垫高层窗格，所述焊盘自所述绝缘垫高层窗格向外暴露；部分所述绝缘垫高块在横向方向上延伸至所述焊盘之上；
在所述钝化层、绝缘垫高块及部分焊盘的上表面覆盖种子层；
在种子层之上形成光阻层，然后去除预设位置的光阻层以形成向外暴露所述焊盘的光阻层窗格；
在光阻层窗格内电镀成型金属凸块，其中，部分所述金属凸块成型在所述绝缘垫高块之上，金属凸块的顶部具有凹陷部和相对形成在凹陷部边缘的突起部，突起部与绝缘垫高块位置相对，凹陷部的深度则与位于焊盘正上方的绝缘垫高块的高度相一致。
进一步的，所述光阻层窗格的尺寸不小于所述绝缘垫高层窗格的尺寸。
进一步的，所述绝缘垫高层的尺寸小于所述钝化层开口的尺寸。
进一步的，“去除预设位置的绝缘垫高层以使剩余绝缘垫高层形成绝缘垫高块”是采用掩膜版光刻显影技术去除预设位置的绝缘垫高层。
进一步的，所述绝缘垫高块材质为光敏性有机聚合物材料或无机薄膜材料。
进一步的，所述绝缘垫高块材质为聚酰亚胺。
与现有技术相比，本发明实施例公开的金属凸块结构的制备方法制备的金属凸块结构通过绝缘垫高块的设置使金属凸块的上部形成突起部，并在相邻突起部的位置形成相对的凹陷部。由于凹陷部的存在，使金属凸块与基板电路上的引脚结合的时候，引脚材质能够熔融在所述凹陷部内，有效避免引脚熔融、外溢造成的相邻焊点之间短接的问题。
附图说明
图1至图9依次示出本发明 实施例公开的金属凸块结构的制备方法的流程图；
附图标记说明：10-裸芯片，101-基板，102-焊盘，103-钝化层，104-钝化层开口，20-金属凸块，201-凹陷部，202-突起部，203-中间部，204-绝缘垫高部，30-绝缘垫高块，300-绝缘垫高层，301-绝缘垫高层窗格，302-第一垫高部，303-第二垫高部，40-种子层，50-光阻层，501-光阻层窗格。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明 ，而不能解释为对本发明 的限制。
本发明 的实施例：如图9所示，公开了一种金属凸块结构，该金属凸块结构包括：
裸芯片10，其中，裸芯片10包括基板101，所述基板101的上表面形成有焊盘102和钝化层103，所述焊盘102自钝化层103上的钝化层开口104向外暴露；所述焊盘102的材质包括铝、铜等金属及金属合金；钝化层103作为一层保护层，材质包括氮化硅、氧化硅等无机薄膜材料或者聚酰亚胺等介电性能好的光敏性有机聚合物材料。
金属凸块20，设置在所述焊盘102之上并具有凹陷部201和形成在所述凹陷部201边缘位置的突起部202；所述金属凸块20为形成在焊盘102之上的铜柱。本实施例中的金属凸块20的顶端具有凹陷部201和相对形成在凹陷部201边缘的突起部202。由于凹陷部201的存在，使在金属凸块20与基板电路上的引脚结合的时候，引脚材质能够熔融在所述凹陷部201内，从而能够有效的避免引脚在熔融后外溢造成的相邻焊点之间的短接问题。
为了能够在金属凸块20上形成凹陷部201，在所述焊盘102的边缘位置还设置有绝缘垫高块30，所述金属凸块20的底端形成有设置在所述焊盘102 之上的中间部203和设置在所述绝缘垫高块30之上的边缘垫高部204，所述凸块20的顶端形成的凹陷部201与所述中间部203在竖向方向上位置相对，所述凸块20的顶端形成的突起部202则与所述绝缘垫高部204在竖向方向上位置相对。
正由于绝缘垫高块30的存在，使金属凸块20的顶部与绝缘垫高块30位置相对处形成向上突伸的突起部202。相应的，向上突伸的突起部202的中间位置则相对形成凹陷部201。
绝缘垫高块30的存在使金属凸块20的底端的中间部203和绝缘垫高部 204在不同高度的基底上进行生长，绝缘垫高块30垫高了绝缘垫高部204的生长基底，而中间部203直接长在焊盘102之上，使绝缘垫高块204的生长起点高于中间部203的生长起点，最后反应到金属凸块20的顶部的时候就是在与中间部203位置相对的顶部形成凹陷部201，在与绝缘垫高块204位置相对的顶部形成突起部202。
具体的，所述绝缘垫高块30具有设置在所述钝化层103之上的第一垫高部302和设置在所述焊盘之上的第二垫高部303，所述第二垫高部302位于所述焊盘102的边缘。在本实施例中绝缘垫高块30在横向方向上跨设在焊盘102 与钝化层103之间，部分绝缘垫高块30设置在焊盘102之上以形成第二垫高部303，且第二垫高部303仅设置在焊盘102的边缘位置，在焊盘102的中心位置则不设置绝缘垫高块30，这样结构的设置才能使金属凸块20的中间部203 和绝缘垫高部204成型在不同高度的基底上，使生长后的金属凸块20的顶部形成凹陷部201和突起部202。
所述第二垫高部303在竖向上的高度与所述凹陷部201在竖向方向上的深度相一致。可以通过控制第二垫高部303的高度实现控制凹陷部201的深度，能够更精准的控制金属凸块20的形状，可以根据实际需要方便的实现对金属凸块20顶部的凹陷部202深度的控制。
在上述实施例中绝缘垫高块30跨设在焊盘102和钝化层103之间，在另一实施例中绝缘垫高块30可以只设置在钝化层103之上，绝缘垫高块30可以看做是钝化层103的加厚处理。
需要说明的是为了更好的实现金属凸块20的生长，所述金属凸块20与所述焊盘102之间还设置有种子层40，所述绝缘垫高块30与所述金属凸块20 之间也设置有种子层40。
为了更好的防止熔融后的焊脚外溢，所述凹陷部201的深度不低于1μm。
所述绝缘垫高块30的材质为光敏性有机聚合物材料或无机薄膜材料。具体的，绝缘垫高块30为介电层材质，具体材质包括氮化硅、氧化硅等无机薄膜材料或者聚酰亚胺等介电性能好的光敏性有机聚合物材料。
本发明 的另一实施例还公开了一种金属凸块结构的制备方法，包括如下步骤：
S100：如图1所示，提供基板101，基板101的上表面形成有焊盘102和钝化层103，所述焊盘102自钝化层103上的钝化层开口104向外暴露；其中，焊盘102的材质包括但不限于铝、铜等金属合金；钝化层103作为一层保护层，材质包括但不限于氮化硅、氧化硅等无机薄膜材料或者聚酰亚胺等介电性能好的光敏性有机聚合物材料；
S200：如图2所示，在钝化层103的上表面及部分焊盘102的上表面形成绝缘垫高层300；绝缘垫高层300为在钝化层103的上表面及焊盘102的上表面覆盖的光敏绝缘缓冲层；绝缘垫高层可以为成型在所述基板101之上的介电材料，介电材质包括但不限于氮化硅、氧化硅等无机薄膜材料或者聚酰亚胺等介电性能好的光敏性有机聚合物材料；介电材料通过旋涂工艺形成在钝化层 103及焊盘102的上表面并铺设覆盖一整层以形成绝缘垫高层；
S300：如图3-4所示，去除预设位置的绝缘垫高层以使剩余绝缘垫高层形成绝缘垫高块30，其中，部分去除后的预设位置形成绝缘垫高层窗格301，所述焊盘102自所述绝缘垫高层窗格301向外暴露，部分所述绝缘垫高块在横向方向上延伸至所述焊盘之上；由于绝缘垫高层采用的是氮化硅、氧化硅等无机薄膜材料或者聚酰亚胺等介电性能好的光敏性有机聚合物材料，因此在去除预设位置的绝缘垫高层的时候可以采用曝光显影工艺；
S400：如图5所示，在所述钝化层103、绝缘垫高块30及部分焊盘102 的上表面覆盖种子层40；种子层40通过金属溅射工艺成型在裸芯片10之上；种子层40为粘黏层或阻隔层上部叠加种子化层组成的组合层，其中，粘黏层的材质包括钛、钛钨等金属及其他钛的金属合金或者化合物；阻隔层的材质包括钛、钛钨等金属及其他钛的金属合金或者化合物，种子化层的材质为铜；
S500：如图6所示，在种子层40之上形成光阻层50，然后去除预设位置的光阻层50以形成向外暴露所述焊盘的光阻层窗格501(图7所示)；光阻层 50为采用旋涂工艺成型在种子层40之上的光刻胶；在本实施例中可以采用曝光显影工艺去除目标位置的光刻胶以形成光阻层窗格
S600：如图8所示，在光阻层窗格501内电镀成型金属凸块20，金属凸块20为电镀成型在光阻层窗格501内的铜柱；其中，部分所述金属凸块20 成型在所述绝缘垫高块30之上，金属凸块20的顶部具有凹陷部201和相对形成在凹陷部201边缘的突起部202，突起部202与绝缘垫高块30位置相对，凹陷部201的深度则与位于焊盘正上方的绝缘垫高块30的高度相一致，也即与第二垫高部303的高度相一致。
S700：如图9所示，去除剩余光阻层，并去除金属凸块20覆盖区域之外的种子层40以形成最后的金属凸块结构。
进一步的，如图7所示，所述光阻层窗格501的尺寸不小于所述绝缘垫高层窗格301的尺寸。所述绝缘垫高层窗格301的尺寸小于所述钝化层开口104 的尺寸。
以上依据图式所示的实施例详细说明了本发明 的构造、特征及作用效果，以上所述仅为本发明 的较佳实施例，但本发明 不以图面所示限定实施范围，凡是依照本发明 的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明 的保护范围内。
Claims (6)
1.一种金属凸块结构的制备方法，其特征在于，包括如下步骤：
提供基板，基板的上表面形成有焊盘和钝化层，所述焊盘自钝化层上的钝化层开口向外暴露；
在钝化层的上表面及部分焊盘的上表面形成绝缘垫高层；
去除预设位置的绝缘垫高层以使剩余绝缘垫高层形成绝缘垫高块，其中，部分预设位置处形成绝缘垫高层窗格，所述焊盘自所述绝缘垫高层窗格向外暴露；部分所述绝缘垫高块在横向方向上延伸至所述焊盘之上；
在所述钝化层、绝缘垫高块及部分焊盘的上表面覆盖种子层；
在种子层之上形成光阻层，然后去除预设位置的光阻层以形成向外暴露所述焊盘的光阻层窗格；
在光阻层窗格内电镀成型金属凸块，其中，部分所述金属凸块成型在所述绝缘垫高块之上，金属凸块的顶部具有凹陷部和相对形成在凹陷部边缘的突起部，突起部与绝缘垫高块位置相对，凹陷部的深度则与位于焊盘正上方的绝缘垫高块的高度相一致。
2.根据权利要求1所述的金属凸块结构的制备方法，其特征在于，所述光阻层窗格的尺寸不小于所述绝缘垫高层窗格的尺寸。
3.根据权利要求1所述的金属凸块结构的制备方法，其特征在于，所述绝缘垫高层的尺寸小于所述钝化层开口的尺寸。
4.根据权利要求1所述的金属凸块结构的制备方法，其特征在于，“去除预设位置的绝缘垫高层以使剩余绝缘垫高层形成绝缘垫高块”是采用掩膜版光刻显影技术去除预设位置的绝缘垫高层。
5.根据权利要求1所述的金属凸块结构的制备方法，其特征在于，所述绝缘垫高块材质为光敏性有机聚合物材料或无机薄膜材料。
6.根据权利要求1所述的金属凸块结构的制备方法，其特征在于，所述绝缘垫高块材质为聚酰亚胺。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110751462.7A CN113471159A (zh) | 2021-07-02 | 2021-07-02 | 一种金属凸块结构的制备方法 |
| PCT/CN2022/090866 WO2023273593A1 (zh) | 2021-07-02 | 2022-05-05 | 一种金属凸块结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110751462.7A CN113471159A (zh) | 2021-07-02 | 2021-07-02 | 一种金属凸块结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113471159A true CN113471159A (zh) | 2021-10-01 |
Family
ID=77877621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110751462.7A Pending CN113471159A (zh) | 2021-07-02 | 2021-07-02 | 一种金属凸块结构的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113471159A (zh) |
| WO (1) | WO2023273593A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114373690A (zh) * | 2022-01-10 | 2022-04-19 | 颀中科技（苏州）有限公司 | 一种芯片焊点结构及其制备方法、封装结构 |
| CN114783892A (zh) * | 2022-04-25 | 2022-07-22 | 宁波芯健半导体有限公司 | 一种晶圆及提高芯片倒装均一性的方法 |
| WO2023273594A1 (zh) * | 2021-07-02 | 2023-01-05 | 颀中科技（苏州）有限公司 | 一种金属凸块结构 |
| WO2023273593A1 (zh) * | 2021-07-02 | 2023-01-05 | 颀中科技（苏州）有限公司 | 一种金属凸块结构的制备方法 |
| WO2024148512A1 (zh) * | 2023-01-10 | 2024-07-18 | 厦门市芯颖显示科技有限公司 | 焊接组件、半导体装置及显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1691346A (zh) * | 2004-03-22 | 2005-11-02 | 美格纳半导体有限会社 | 影像传感器及用以制造其之方法 |
| US20070052110A1 (en) * | 2005-09-07 | 2007-03-08 | Su-Tsai Lu | Chip structure, chip package structure and bumping process thereof |
| CN102593023A (zh) * | 2012-02-22 | 2012-07-18 | 苏州晶方半导体科技股份有限公司 | 凸块封装结构及凸块封装方法 |
| CN103367301A (zh) * | 2012-03-29 | 2013-10-23 | 台湾积体电路制造股份有限公司 | 集成电路器件中的细长凸块 |
| CN111199946A (zh) * | 2018-11-20 | 2020-05-26 | 长鑫存储技术有限公司 | 铜柱凸点结构及其制造方法 |
| CN216213407U (zh) * | 2021-07-02 | 2022-04-05 | 颀中科技（苏州）有限公司 | 一种金属凸块结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471159A (zh) * | 2021-07-02 | 2021-10-01 | 颀中科技（苏州）有限公司 | 一种金属凸块结构的制备方法 |
-
2021
- 2021-07-02 CN CN202110751462.7A patent/CN113471159A/zh active Pending
-
2022
- 2022-05-05 WO PCT/CN2022/090866 patent/WO2023273593A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1691346A (zh) * | 2004-03-22 | 2005-11-02 | 美格纳半导体有限会社 | 影像传感器及用以制造其之方法 |
| US20070052110A1 (en) * | 2005-09-07 | 2007-03-08 | Su-Tsai Lu | Chip structure, chip package structure and bumping process thereof |
| CN102593023A (zh) * | 2012-02-22 | 2012-07-18 | 苏州晶方半导体科技股份有限公司 | 凸块封装结构及凸块封装方法 |
| CN103367301A (zh) * | 2012-03-29 | 2013-10-23 | 台湾积体电路制造股份有限公司 | 集成电路器件中的细长凸块 |
| CN111199946A (zh) * | 2018-11-20 | 2020-05-26 | 长鑫存储技术有限公司 | 铜柱凸点结构及其制造方法 |
| CN216213407U (zh) * | 2021-07-02 | 2022-04-05 | 颀中科技（苏州）有限公司 | 一种金属凸块结构 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023273594A1 (zh) * | 2021-07-02 | 2023-01-05 | 颀中科技（苏州）有限公司 | 一种金属凸块结构 |
| WO2023273593A1 (zh) * | 2021-07-02 | 2023-01-05 | 颀中科技（苏州）有限公司 | 一种金属凸块结构的制备方法 |
| CN114373690A (zh) * | 2022-01-10 | 2022-04-19 | 颀中科技（苏州）有限公司 | 一种芯片焊点结构及其制备方法、封装结构 |
| CN114783892A (zh) * | 2022-04-25 | 2022-07-22 | 宁波芯健半导体有限公司 | 一种晶圆及提高芯片倒装均一性的方法 |
| WO2024148512A1 (zh) * | 2023-01-10 | 2024-07-18 | 厦门市芯颖显示科技有限公司 | 焊接组件、半导体装置及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023273593A1 (zh) | 2023-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113471159A (zh) | 一种金属凸块结构的制备方法 | |
| US8890336B2 (en) | Cylindrical bonding structure and method of manufacture | |
| US6400036B1 (en) | Flip-chip package structure and method of fabricating the same | |
| CN102376668B (zh) | 覆晶封装结构以及半导体芯片 | |
| JP3554695B2 (ja) | 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法 | |
| US5698465A (en) | Process for manufacturing an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| US6624004B2 (en) | Flip chip interconnected structure and a fabrication method thereof | |
| CN216213407U (zh) | 一种金属凸块结构 | |
| US6352881B1 (en) | Method and apparatus for forming an underfill adhesive layer | |
| KR100509318B1 (ko) | 솔더 범프 구조 및 그 제조 방법 | |
| US6077726A (en) | Method and apparatus for stress relief in solder bump formation on a semiconductor device | |
| US6713319B2 (en) | Method for fabricating a semiconductor apparatus including a sealing member with reduced thermal stress | |
| US8253248B2 (en) | Fabrication method of semiconductor device having conductive bumps | |
| JPH0855938A (ja) | 半導体装置及びその製造方法 | |
| US20020173075A1 (en) | Method for forming a flip chip semiconductor package, a semiconductor package formed thereby, and a substrate therefor | |
| US7884471B2 (en) | Solder bump and related intermediate structure having primary and secondary portions and method of manufacturing same | |
| KR20050039230A (ko) | 초박형 플립칩 패키지의 제조방법 | |
| US6864588B2 (en) | MCM package with bridge connection | |
| US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
| US20100155937A1 (en) | Wafer structure with conductive bumps and fabrication method thereof | |
| US20040266066A1 (en) | Bump structure of a semiconductor wafer and manufacturing method thereof | |
| JP2002217226A (ja) | はんだバンプ形成方法 | |
| US8476760B2 (en) | Electroplated posts with reduced topography and stress | |
| US7701047B2 (en) | Integrated-circuit chip with offset external pads and method for fabricating such a chip | |
| US20190096836A1 (en) | Bump structure, semiconductor package including the bump structure, and method of forming the bump structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province Applicant after: CHIPMORE TECHNOLOGY Corp.,Ltd. Applicant after: Hefei Qizhong Technology Co.,Ltd. Address before: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province Applicant before: CHIPMORE TECHNOLOGY Corp.,Ltd. Applicant before: Hefei Qizhong Sealing Technology Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211001 |