KR100509318B1 - 솔더 범프 구조 및 그 제조 방법 - Google Patents

솔더 범프 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR100509318B1
KR100509318B1 KR10-2003-0013678A KR20030013678A KR100509318B1 KR 100509318 B1 KR100509318 B1 KR 100509318B1 KR 20030013678 A KR20030013678 A KR 20030013678A KR 100509318 B1 KR100509318 B1 KR 100509318B1
Authority
KR
South Korea
Prior art keywords
metal
solder
intermediate layer
photoresist
layer
Prior art date
Application number
KR10-2003-0013678A
Other languages
English (en)
Other versions
KR20040064578A (ko
Inventor
김남석
오세용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20040064578A publication Critical patent/KR20040064578A/ko
Application granted granted Critical
Publication of KR100509318B1 publication Critical patent/KR100509318B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명에 따른 솔더 범프 구조는 접촉 패드, 상기 접촉 패드 위에 형성된 중간층 및 상기 중간층 위에 형성된 솔더 범프를 포함하는데, 적어도 하나의 금속 돌기가 상기 중간층의 표면위로 돌출되어 있고, 상기 솔더 범프에 묻히게 된다. 솔더 범프에 발생하는 크랙은 수평 방향으로 전파되는 경향이 있고, 이럴 경우 상기 금속 돌기부는 크랙의 전파를 방해하는 장애물로서 역할을 하게 된다. 이러한 크랙 전파 장애물은 크랙의 전파 경로를 길게 하여 장치 불량 가능성을 감소시킬 수 있다.

Description

솔더 범프 구조 및 그 제조 방법 {SOLDER BUMP STRUCTURE AND MANUFACTURING METHOD THEREOF}
본 발명은 집적 회로 칩 (IC 칩) 및 장치에 관한 것으로서, 더 자세하게는 집적 회로 칩 및 장치의 솔더 범프 구조 및 그 제조 방법에 관한 것이다.
IC 칩의 속도가 높아지고 핀의 수가 많아짐에 따라, 와이어 본딩 기술은 그 한계에 다다르게 되었다. 미세 피치 와이어 본딩 구조의 기술 개량은 IC 칩의 동작 속도 및 핀의 수의 증가를 따라잡지 못하고 있다. 그러므로 최근에는 와이어 본딩 구조가 플립 칩 패키지 또는 웨이퍼 레벨 패키지(WLP)와 같은 패키지 구조로 대체되는 경향이 있다.
플립 칩 패키지 및 WLP 구조는 IC 칩의 접속 단자와 연결된 솔더 범프들로 특징지워질 수 있다. (여기서 부터는 특별히 한정되지 않는한, 솔더 범프라는 용어는 솔더 볼을 포괄하는 것으로 쓰임.) 그러므로 장치의 신뢰도는 솔더 범프의 구조와 재료 및 솔더 범프의 전기적 접속장치로서의 효율성에 크게 좌우된다.
도 1 및 도 2를 참조하여 종래의 솔더 범프 구조가 설명될 것이다. 동일한 요소는 동일한 번호가 붙여진다. 도 1은 프린트 회로 기판(PCB)에 실장되기 전의 플립 칩 패키지의 상태를 도시하고 있고, 도 2는 프린트 회로 기판에 실장된 플립 칩 패키지를 도시하고 있다.
도 1 및 도 2에서, IC 칩(1)에는 칩 패드(2)가 부착되는데, 보통 칩 패드(2)는 알루미늄으로 형성된다. 칩 패드(2)를 노출시키도록, 비활성화층(passivation layer; 3, 4)에는 개구부가 형성되어 있다. 솔더 범프(5)와 칩 패드(2)의 사이에는 하나 이상의 하부 범프 금속층(UBM; 6, 7)이 존재한다.
UBM층( 6, 7)은 범프(5)가 칩 패드(2)에 안정적으로 부착되도록 하고, 칩 패드(2) 및 IC 칩(1)으로 습기가 흡수되는 것을 방지하는 기능을 한다. 보통, 제1 UBM층(6)은 접착층으로서의 기능을 하며, Cr, Ti 또는 TiW을 스퍼터링하여 증착된다. 또한, 제2 UBM층(7)은 웨팅 레이어로서의 기능을 하며 Cu, Ni 또는 NiV를 스퍼터링하여 증착된다. 또는 Au의 산화층이 그 위에 더 형성될 수 있다.
도 2를 참조하면, 솔더 범프(5)가 PCB 기판(9)의 PCB 패드(8)에 실장되어 있다.
솔더 범프 상의 기계적 스트레스는 장치 신뢰성을 실질적으로 손상시킬 수 있는 원인이 된다. 칩이 작동하여 가열되는 동안 칩 및 PCB 기판은 크기가 팽창한다. 반대로 칩이 작동하지 않을 때에는 냉각되고, 칩 및 PCB 기판은 크기가 수축하게 된다. 칩과 PCB 기판의 열팽창계수가 다르기 때문에, 팽창 및 수축 정도가 다르게 되고, 칩과 PCB 기판 사이에 끼어 있는 솔더 범프에는 기계적 스트레스가 발생하게 된다. 도 3은 열 팽창 계수의 차이에 의해 발생하는 기계적 스트레스가 솔더 범프에 균열이 생기게 하는 예들을 도시하고 있다. 상기 도면에서 참조 번호 2는 칩 패드를, 참조 번호 5는 솔더 범프를, 참조 번호 8은 PCB 패드를, 그리고 참조 번호 10은 크랙 또는 균열을 지칭한다. 크랙의 크기가 클 수록 접속 상태는 더 손상되고, 크랙이 솔더 범프 구조에 완전히 전파되었을 때 장치의 불량이 발생할 수 있다.
본 발명은 상술한 종래기술의 문제점을 해결하여, 크랙 또는 균열이 솔더 범프 전체에 전파되어 장치의 불량이 발생하는 것을 방지할 수 있는 솔더 범프 구조 및 그 제조 방법을 제시하는 것을 목적으로 한다.
본 발명의 첫번째 측면에 따르면, 솔더 범프의 제조 방법이 제시되는데, 상기 방법은 접촉 패드 상에서 위로 돌출된 적어도 하나의 금속 돌기부를 형성하는 단계 및 상기 적어도 하나의 금속 돌기부를 솔더 재료에 묻는 단계를 포함한다.
본 발명의 또다른 측면에 따르면, 솔더 범프의 제조 방법이 제시되는데, 상기 방법은 접촉 패드에 중간층을 증착하는 단계; 상기 중간층의 표면위에 포토레지스트를 형성하는 단계; 상기 중간층의 표면이 부분적으로 노출될 수 있도록하는 적어도 하나의 개구부를 형성하도록 포토레지스트를 패터닝하는 단계; 상기 포토레지스트의 개구부 중 적어도 하나를 금속으로 채우는 단계; 및 상기 금속을 노출시키도록 포토레지스트를 제거하는 단계;를 포함하는데, 상기 금속은 상기 중간층의 표면으로부터 위쪽으로 돌출된 적어도 하나의 금속 돌기부를 형성하고, 적어도 하나의 금속 돌기부를 상기 중간층 위에 형성된 솔더 재료에 묻는 것을 특징으로 한다.
본 발명의 또다른 측면에 따르면, 솔더 범프의 제조 방법은 접촉 패드에 중간층을 증착하는 단계; 상기 중간층의 표면에 포토레지스트를 형성하는 단계; 상기 중간층 표면을 부분적으로 노출시키는 적어도 하나의 개구부를 형성하도록 상기 포토레지스트를 패터닝하는 단계; 포토레지스트에 형성된 상기 적어도 하나의 개구부에 금속을 제1 깊이만큼 채우는 단계; 상기 적어도 하나의 개구부 각각에서 상기 금속 위에 솔더 물질이 적층될 수 있도록 상기 적어도 하나의 개구부에 제1 솔더 물질을 제2 깊이까지 채우는 단계; 및 상기 금속 및 상기 제1 솔더 물질이 드러나도록 상기 포토레지스트를 제거하는 단계;를 포함하는데, 상기 금속 및 상기 제1 솔더 물질은 상기 중간층의 표면으로부터 위쪽으로 돌출된 적어도 하나의 돌기부를 형성하고, 상기 솔더 물질을 리플로우하여 금속이 묻힌 솔더 범프를 형성하게 된다.
본 발명의 또다른 측면에 따르면, 솔더 범프를 제조하는 방법은 접촉 패드에 중간층을 증착하는 단계; 상기 중간층의 표면에 포토레지스트를 형성하는 단계; 상기 중간층의 표면 위에 솔더 범프 영역을 노출시키도록 상기 포토레지스트를 패터닝하는 단계; 상기 솔더 범프 영역에서, 상기 중간층의 표면으로부터 위쪽을 향한 복수의 가지를 가지는 적어도 하나의 금속 돌기를 성장시키는 단계; 상기 적어도 하나의 금속 돌기부를 솔더 물질에 묻기 위해, 상기 솔더 범프 영역을 솔더 물질로 채우는 단계; 및 상기 포토레지스트를 제거하는 단계;를 포함한다.
본 발명에 따른 또다른 측면에 따르면, 솔더 범프 구조가 제공되는데, 상기 솔더 범프 구조는 접촉 패드, 상기 접촉 패드 위에 위치하는 중간층, 상기 중간층 위에 위치하는 솔더 범프, 그리고 상기 중간층 위로부터 위쪽으로 돌출되고 상기 솔더 범프에 묻힌 적어도 하나의 금속 돌기부를 포함한다.
본 발명은 솔더 범프 재료 내에서, 크랙의 전파 방지용 장애물 역할을 하는 하나 이상의 금속 돌기부를 포함하는 것을 특징으로 한다. 상기 금독 돌기부는 어떠한 형태를 가지는 것도 가능하지만, 몇 개의 바람직한 실시예를 바탕으로 본 발명이 설명될 것이다.
도 4(a)는 본 발명의 실시예에 따른 솔더 범프 구조의 단면도이고, 도 4(b)는 도 4(a)의 I-I'선을 따라 절단된 단면의 모습을 도시하는 단면도이다. 솔더 범프 구조는 IC 칩(401)과 같은 전자 장치의 접촉 패드(402)를 포함한다. 바람직하게는 상기 IC 칩(401)은 플립칩 패키지 또는 웨이퍼 레벨 패키지를 포함한다. 하나 이상의 비활성화층(403)들 위에는 개구부가 형성되고, 상기 개구부는 상기 접촉 패드(402)를 노출시킨다. 중간층(406,407)이 UBM을 구성할 수 있다. 예를 들면, 상기 중간층(406)은 Cr, Ni 또는 TiW로 이루어진 UBM 접착층일 수 있고, 중간층(407)은 Cu, Ni 또는 NiV로 이루어진 웨팅층(wetting layer)일 수 있다. 또한, 부가적으로 Au의 산화층이 제공될 수 있다.
상기 솔더 범프(405)는 상기 중간층(407)위에 위치한다. 상기 솔더 범프의 치수는 100 x 100 ㎛이고, 상기 솔더 범프를 구성하는 재료는 Sn, Pb, Ni, Au, Ag, Cu, Bi 및 그 합금을 포함한다. 더 나아가, 적어도 하나의 금속 돌기부(411)는 상기 중간층(407)의 표면으로부터 위쪽으로 돌출되어 있으며, 상기 솔더 범프(405)에 묻힌다. 이러한 실시예에서, 도 4(a) 및 도 4(b)에 도시된 것과 같이, 복수의 금속 돌기부(411)는 중간층(407)의 표면으로부터 위쪽으로 돌출되어 있으며, 솔더 범프(405) 내에 의해 묻힌다. 바람직하게는, 제조 과정에서 솔더의 리플로우 공정때문에, 솔더 범프(405)의 녹는점은 금속 돌기부(411)의 녹는점보다 낮게 된다. 상기 실시예에서, 각각의 돌기부(411)의 폭은 약 5~70㎛이고, 상기 금속 돌기부(411)을 구성하는 물질은 Ni, Cu, Pd, Pt 및 그 합금을 포함한다.
도 4(b)에 도시된 것과 같이, 복수의 돌기부(411)의 단면은 접촉 패드(402)에 평행한 평면으로 볼때 규칙적인 그물 형상이다. 일반적으로, 솔더 범프에서 생기는 크랙은 범프 재료를 통하여 수평 방향으로 전파하게 되고, 따라서 도 4(b)에 도시된 것과 같은 그물 형상은 크랙 전파의 장애물로서의 기능을 하게 된다. 이러한 장애물들은 크랙 저항성을 향상시키는 효과를 가지고 있고, 더 나아가 크랙이 솔더 범프 재료를 통하여 진행할 때 크랙의 전파 경로를 길게 함으로써 장치 불량을 감소시키게 된다.
금속 돌기부(411)의 패턴으로는 중심에서 벗어난 평행열 또는 동심원 패턴 등 규칙적 패턴 및 불규적인 패턴 모두가 될 수 있다. 더 나아가, 각각의 돌기부(411)는 도 4(b)에 도시된 것과 같은 사각형 단면과 다른 타원형 단면, 다각형 단면, 그리고 이들이 섞인 형태일 수 있다. 더 나아가, 하나의 연속적인 돌기부가 제공될 수 있는데, 예를 들면 나선형 또는 지그재그 형태의 돌기부가 제공될 수 있다. 본 발명은 도 4(a)에 도시된 것과 같은 수직 측벽을 가지는 컬럼형 돌기부(411)에 한정되지 않는다. 예를 들면, 기울어지거나 홈이 있는 돌기부가 대신 사용될 수 있다. 또한, 나중에 제시될 실시예에서 설명되겠지만, 가지 구조와 같은 불규칙 형상을 가지는 돌기부가 제공될 수 있다.
도 5(a) 내지 도 5(i)를 참고하여 본 발명의 실시예에 따른 솔더 범프 구조의 제조 방법이 설명될 것이다. 도 5(a)에 도시된 것과 같이, 하나 이상의 비활성화층(503,504)에 보통 알루미늄으로 만들진 접촉 패드(502)의 표면을 노출시키도록 개구부가 형성된다. 적어도 하나 이상의 중간층(506,507)이 비활성화층(503,504) 및 접촉 패드(502)의 노출된 부분에 형성된다. 상기 중간층(506,507)은 UBM층일 수 있다. 예를 들면, 중간층(506)은 Cr, Ni 또는 TiW로 이루어진 UBM 접착층일 수 있고, 중간층(507)은 Cu, Ni 또는 NiV로 이루어진 웨팅층일 수 있다. 또한, Au의 산화층이 부가적으로 제공될 수 있다.
다음으로, 도 5(b)에 도시된 것과 같이, 포토레지스트(515)가 하나 이상의 부분의 중간층(507)이 노출되도록 중간층(507) 상에 패터닝된다. 이러한 실시예에서, 포토레지스트(515)의 복수의 개구부(516)는 접촉 패드와 평행한 평면을 기준으로 봤을때 그물 패턴을 결정짓는 단면을 갖는다.
다음으로, 도 5(c)에 도시된 것과 같이, 금속(511)이 상기 개구부 내의 소정의 깊이까지 채우도록 전기 도금등과 같은 방식에 의해 피복한다. 예를 들면, 금속(511)은 Ni, Cu, Pd, Pt, 그리고 이들의 합금을 포함한다. 다음으로 상기 포토레지스트(515)는 제거되고, 도 5(d)에 도시된 것과 같이, 구조물은 복수의 금속 돌기부(511)가 상기 중간층(507)으로부터 위쪽으로 돌출되는 금속 돌기부(511)을 가지게 된다.
다음으로, 도 5(e)에 도시된 것과 같이, 금속 돌기부(511)를 노출시키는 개구부(518)를 가지는 또 다른 포토레지스트(517)가 패터닝된다. 개구부(518)는 솔더 범프 영역을 정의한다. 다음으로, 도 5(f)에 도시된 것과 같이, 솔더 물질(505)이 상기 개구부(518)에 소정의 높이만큼 채워진다. 솔더 물질(505)의 예로는 Sn, Pb, Ni, Au, Ag, Cu, Bi 및 그 합금을 포함한다. 다음으로 포토레지스트(517)가 제거되어, 결과적으로 도 5(g)에 도시된 것과 같이 구조물은 중간층(507)으로부터 위쪽으로 돌출되고, 솔더 물질(505)에 묻힌 복수의 금속 돌출부(511)를 가지게 된다.
다음으로, 도 5(h)에 도시된 것과 같이 상기 솔더 물질(505)을 마스크로 사용하여, 솔더 범프 영역 외에 형성된 UBM층 혹은 중간층(506,507)을 제거하기 위해 에칭 공정이 실시된다. 이러한 에칭 공정은 상기 UBM층이 이웃하는 솔더 범프에 연속적으로 연결되는 경우 실시된다. 최종적으로 도 5(i)에 도시된 것과 같이, 솔더 범프 물질(505)은 녹는점 이상으로 가열되고, 솔더 범프 물질이 리플로우되어 구형의 형상을 가지게 된다.
본 발명의 또 다른 실시예에 따른 솔더 범프 구조의 제조 방법이 도 6(a) 내지 도 6(g)를 통하여 설명될 것이다. 도 6(a)에 도시된 것과 같이, 하나 이상의 비활성화층(603,604)에 보통 알루미늄으로 만들어진 접촉 패드(602)가 노출되도록 하는 개구부가 형성된다. 적어도 하나의 중간층(606,607)이 비활성화층(603,604) 및 접촉 전극(602)의 노출된 표면 위에 형성된다. 중간층(606,607)은 UBM층일수 있다. 예를 들면, 상기 중간층(406)은 Cr, Ni 또는 TiW로 이루어진 UBM 접착층일 수 있고, 중간층(407)은 Cu, Ni 또는 NiV로 이루어진 웨팅층일 수 있다. 또한, 부가적으로 Au의 산화층이 제공될 수 있다.
다음으로, 도 6(b)에 도시된 것과 같이, 중간층(607)의 표면 중 일부가 드러나도록 포토레지스트(615)가 중간층(607) 위에 형성된다. 상기 실시예에서, 포토레지스트(615) 상의 복수의 개구부(616)는 상기 접촉 패드와 평행한 면을 기준으로 그물 패턴을 형성하는 단면을 가지고 있다.
다음으로, 도 6(c)에 도시된 것과 같이, 금속(611)이 전기도금 등과 같은 방법에 의해 상기 개구부 안에 소정의 높이만큼 채우도록 피복된다. 예를 들면, 금속(611)은 Ni, Cu, Pb, Pt, 그리고 이들의 합금을 포함한다.
다음으로, 도 6(d)에 도시된 것과 같이, 솔더 범프 재료(605)가 포토레지스트 상의 개구부(616)을 채우도록 피복된다. 솔더 재료(605) 예로는 Sn, Pb, Ni, Au, Ag, Cu, Bi 및 이들의 합금을 들 수 있다. 다음으로 포토레지스트(615)가 제거되고, 결과적으로 도 6e에 도시된 것과 같이 금속 돌기부(611) 및 솔더 범프 재료(605)로 이루어진 복수개의 적층 구조물을 가지는 구조가 형성된다.
다음으로, 도 6(f)에 도시된 것과 같이, 솔더 범프 재료(605) 및 금속 돌기부(611)를 마스크로 이용하여, 솔더 범프 영역 이외의 영역과 솔더 범프 재료(605) 및 금속 돌기부(611)로 이루어진 적층 구조물 사이의 영역에서 중간층(UBM 층;606, 607)을 제거하기 위한 목적으로 에칭 공정을 실시한다. 이러한 에칭 공정은 UBM 층이 이웃하는 솔더 범프들 사이에 연장되어 연결되어 있을 경우 실시된다. 최종적으로, 도 6(g)에 도시된 것과 같이, 솔더 범프 재료(605)는 리플로우되어 구형의 형상을 가지도록 녹는점 온도 이상으로 가열된다.
본 발명에 따른 또 다른 실시예가 도 7(a), 도 7(b), 도 8(a), 그리고 도 8(b)를 참조하여 설명될 것이다. 본 실시예는 금속 돌기부가 컬럼형태를 가지는 대신 가지 형상을 가지는 것으로 특징지워질 수 있다. 특히 중간층(UBM층)이 전착된 다음, 포토레지스트가 상기 중간층의 범프 영역을 노출시키도록 하는 개구부를 가지는 형태로 패터닝된다. 다음으로 가지 형상의 결정 구조가 범프 영역 내에서 성장한다. 여기에 관해서는 미국등록특허 제5,185,073호에, 범프 영역 내에 가지 형상의 결정 구조를 성장시키는데 이용될 수 있는 기술이 개시되어 있다. 본원 발명에 따른 가지 형상의 구조에 사용될 수 있는 재료로는 Ni, Cu, Pd, Pt, 그리고 이들의 합금을 예로 들 수 있다.
가지 형상의 구조를 형성한 다음에는, 솔더 재료가 상기 가지 형상 구조물을 감싸도록 하기 위해서, 솔더 재료를 범프 영역에 채운다. 다음으로, 포토레지스트가 제거된 다음, 범프 영역 이외에 형성된 중간층(UBM층)이 에칭공정에 의해 제거되며, 다음으로 솔더 재료가 리플로우되어 도 7(a) 및 도 7(b)에 도시된 것과 같은 구조물을 얻는다. 도 7(b)는 도 7(a)에서 II-II'를 따라 절단된 단면을 도시하고 있다. 이러한 도면에서, 솔더 범프 구조는 IC 칩(701)과 같은 전자 장치의 접촉 패드(702)를 포함한다. 접촉 패드(702)를 외부에 노출시키도록 하나 이상의 개구부가 비활성화층(703,704) 위에 형성된다. 솔더 범프(705)와 접촉 패드(702)의 사이에는 하나 이상의 UBM 층과 같은 중간층(706, 707)이 위치하고 있다. 솔더 범프(705)는 중간층(707)위에 위치하며, 금속 가지 형상 구조(711)가 솔더 범프 안에 묻혀 있다. 도 8(a) 및 도 8(b)는 예시적인 가지 형상 구조의 수직 단면을 도시하고 있다.
솔더 범프에 발생하는 크랙은 범프 재료 상에서 수평 방향으로 전파되려는 경향이 있는데, 이 때 본원 발명에서 개시된 돌기부는 이러한 크랙의 전파를 방해하는 역할을 한다. 이러한 방해물은 크랙 저항성을 증대시키는 효과를 가지고 있고, 더 나아가 범프 재료 내에서의 크랙 전파 경로를 길게 하여 장치 불량을 줄일 수 있다.
본 명세서를 통해 본원 발명의 전형적인 실시예가 도시되었지만, 본원 발명은 상기 실시예에 한정되지 아니한다. 그리고 사용된 특정 용어는 설명을 위한 것으로서 본원발명의 범위를 한정하는 것은 아니며, 본원 발명의 범위는 청구항에 개시된 내용에 의해 정해진다.
도 1은 프린트 회로 기판에 실장되기 전, 종래의 플립칩 구조를 도시하고 있다.
도 2는 프린트 회로 기판에 실장된 후, 종래의 플립칩 구조를 도시하고 있다.
도 3은 크랙이 발생한 종래의 솔더 범프 구조를 도시하고 있다.
도 4(a)는 본원발명에 따른 솔더 범프 구조를 나타내는 단면도이다.
도 4(b)는 도 4(a)에서 I-I'에 따른 절개 단면을 도시하는 단면도이다.
도 5(a) 내지 도 5(i)는 본원발명의 실시예에 따른 솔더 범프 구조의 제조 공정을 도시하는데 이용되는 단면도이다.
도 6(a) 내지 도 6(g)는 본원발명의 다른 실시예에 따른 솔더 범프 구조의 제조 공정을 도시하는데 이용되는 단면도이다.
도 7(a)는 본원발명의 또 다른 실시예에 따른 솔더 범프 구조의 단면도이다.
도 7(b)는 도 7(a)에서 II-II'에 따른 절개 단면을 도시하는 단면도이다.
도 8(a) 내지 도 8(b)는 가지 형상의 구조의 금속 돌기부를 가지는 솔더 범프 구조의 단면도이다.

Claims (37)

  1. 삭제
  2. 접촉 패드 위로 돌출된 복수의 금속 돌기부를 형성하는 단계; 및
    상기 복수의 금속 돌기부를 솔더 재료에 묻는 단계;
    를 포함하는 솔더 범프의 제조 방법.
  3. 제2항에 있어서, 각각의 상기 금속 돌기부는, 상기 접촉 패드와 평행한 방향을 기준으로 한 단면 모양이 타원 및 다각형 형상 중 하나인 컬럼 구조로 형성되는 것을 특징으로 하는 솔더 범프의 제조 방법.
  4. 제2항에 있어서, 상기 금속 돌기부 각각은 상기 접촉 패드 위로 성장된 가지 형상 구조로 형성되는 것을 특징으로 하는 솔더 범프의 제조 방법.
  5. 제2항에 있어서, 상기 솔더 범프의 제조 방법은 적어도 하나의 상기 금속 돌기부를 형성하기 전에, 상기 접촉 패드 상에 하부 범프 금속(UMB) 층을 더 형성하는 단계를 포함하는데, 상기 UMB층은 상기 접촉 패드 위에 형성된 접착층 및 상기 접착층 위해 형성된 웨팅층(wetting layer)을 포함하는 것을 특징으로 하는 솔더 범프의 제조 방법.
  6. 제5항에 있어서, 상기 UBM 층은 상기 웨팅층 위에 형성된 금속 산화 보호층을 더 포함하는 것을 특징으로 하는 솔더 범프의 제조 방법.
  7. 제2항에 있어서, 상기 금속 돌기부의 재료는 Ni, Cu, Pd 및 이들의 합금 중에서 선택되는 것을 특징으로 하는 솔더 범프의 제조 방법.
  8. 제2항에 있어서, 상기 솔더 재료는 Sn, Pb, Ni, Au, Ag, Cu, Bi 및 이들의 합금 중에서 선택되는 것을 특징으로 하는 솔더 범프의 제조 방법.
  9. 접촉 패드 상에 중간층을 전착하는 단계;
    상기 중간층의 표면에 포토레지스트를 형성하는 단계;
    상기 중간층의 표면을 부분적으로 노출시키도록하는 적어도 하나의 개구부를 형성하도록 상기 포토 레지스트를 패터닝하는 단계;
    상기 포토레지스트의 적어도 하나의 개구부를 금속으로 채우는 단계;
    상기 포토레지스트를 제거하여, 상기 금속이 상기 중간층 표면위로 돌출된 적어도 하나의 금속 돌기부를 형성하도록 하는 단계; 및
    적어도 하나의 금속 돌기부가 상기 중간층 위에 형성된 솔더 재료에 묻히도록 하는 단계;를 포함하는 솔더 범프의 제조 방법.
  10. 제9항에 있어서, 상기 적어도 하나의 금속 돌기부가 솔더 재료에 묻히도록 하는 단계는,
    상기 중간층 위의 솔더 범프 영역 및 적어도 하나의 금속 돌기부가 드러나도록 패터닝된 제2 포토레지스트를 형성하는 단계;
    상기 솔더 범프 영역을 솔더 재료로 채우는 단계;
    상기 제2 포토레지스트를 제거하는 단계; 및
    솔더 재료를 리플로우하는 단계를 포함하는 것을 특징으로 하는 솔더 범프의 제조 방법.
  11. 제9항에 있어서, 상기 포토레지스트는 복수의 개구부를 형성하고, 상기 개구부에 채워진 금속이 복수의 금속 돌기부를 형성하는 것을 특징으로 하는 솔더 범프의 제조 방법.
  12. 제11항에 있어서, 상기 복수의 개구부의 단면은, 상기 접촉 패드에 평행한 면을 기준으로 했을 때 그물 패턴을 이루는 것을 특징으로 하는 솔더 범프의 제조 방법.
  13. 제9항에 있어서, 상기 중간층은 상기 접촉 패드 위에 형성된 금속 접착층 및 상기 금속 접착층 위해 형성된 금속 웨팅층을 포함하는 하부 범프 금속(UBM)층인 것을 특징으로 하는 솔더 범프의 제조 방법.
  14. 제13항에 있어서, 상기 UBM층은 상기 금속 웨팅층 위에 형성된 금속 산화 보호층을 더 포함하는 것을 특징으로 하는 솔더 범프의 제조 방법.
  15. 제9항에 있어서, 상기 금속 돌기부의 재료는 Ni, Cu, Pd 및 이들의 합금 중에서 선택되는 것을 특징으로 하는 솔더 범프의 제조 방법.
  16. 제9항에 있어서, 상기 솔더 재료는 Sn, Pb, Ni, Au, Ag, Cu, Bi 및 이들의 합금 중에서 선택되는 것을 특징으로 하는 솔더 범프의 제조 방법
  17. 접촉 패드 상에 중간층을 전착하는 단계;
    상기 중간층의 표면에 포토레지스트를 형성하는 단계;
    상기 중간층의 표면을 부분적으로 노출시키도록 하는 적어도 하나의 개구부를 형성하도록 상기 포토 레지스트를 패터닝하는 단계;
    상기 포토레지스트의 적어도 하나의 개구부를 금속으로 제1 깊이까지 채우는 단계;
    각각의 상기 개구부 내에서 상기 금속 위에 솔더 재료가 적층되도록, 상기 포토레지스트의 적어도 하나의 개구부를 솔더 재료로 제2 깊이까지 채우는 단계;
    상기 포토레지스트를 제거함으로써, 상기 금속 및 상기 솔더 재료가 드러나도록 하여 상기 금속 및 상기 솔더 재료가 상기 중간층의 표면 위로 돌출된 적어도 하나의 돌기부를 형성하는 단계; 및
    상기 금속 돌기부가 내부에 묻힌 솔더 범프롤 형성하기 위해 상기 솔더 재료를 리플로우 하는 단계;를 포함하는 솔더 범프의 제조 방법.
  18. 제17항에 있어서 상기 포토레지스트는 복수의 개구부를 형성하고, 상기 포토레지스트가 제거되었을 때 상기 개구부에 채워진 상기 금속 및 상기 솔더 재료가 복수의 돌기부를 형성하는 것을 특징으로 하는 솔더 범프의 제조 방법.
  19. 제18항에 있어서, 상기 복수의 개구부의 단면은, 상기 접촉 패드에 평행한 면을 기준으로 했을 때 그물 패턴을 이루는 것을 특징으로 하는 솔더 범프의 제조 방법.
  20. 제17항에 있어서, 상기 중간층은 상기 접촉 패드 위에 형성된 금속 접착층 및 상기 금속 접착층 위해 형성된 금속 웨팅층을 포함하는 하부 범프 금속(UBM)층인 것을 특징으로 하는 솔더 범프의 제조 방법.
  21. 제20항에 있어서, 상기 UBM층은 상기 금속 웨팅층 위에 형성된 금속 산화 보호층을 더 포함하는 것을 특징으로 하는 솔더 범프의 제조 방법.
  22. 제17항에 있어서, 상기 금속 돌기부의 재료는 Ni, Cu, Pd 및 이들의 합금 중에서 선택되는 것을 특징으로 하는 솔더 범프의 제조 방법.
  23. 제17항에 있어서, 상기 솔더 재료는 Sn, Pb, Ni, Au, Ag, Cu, Bi 및 이들의 합금 중에서 선택되는 것을 특징으로 하는 솔더 범프의 제조 방법.
  24. 접촉 패드 상에 중간층을 전착하는 단계;
    상기 중간층의 표면에 포토레지스트를 형성하는 단계;
    상기 중간층 표면의 솔더 범프 영역을 노출시키도록하는 상기 포토 레지스트를 패터닝하는 단계;
    상기 솔더 범프 영역 내에서, 상기 중간층 표면으로부터 복수의 가지 형상을 가지는 적어도 하나의 금속 구조물을 성장시키는 단계;
    상기 가지형태의 금속 구조물이 솔더 재료에 묻히도록, 솔더 범프 영역을 솔더 재료로 채우는 단계; 및
    상기 포토레지스트를 제거하는 단계; 를 포함하는 솔더 범프 제조 방법.
  25. 제24항에 있어서, 솔더 범프의 제조 방법은 상기 포토레지스트의 제거 단계 후, 상기 솔더 재료를 리플로우하는 단계를 더 포함하는 것을 특징으로 하는 솔더 범프의 제조 방법.
  26. 제24항에 있어서, 상기 중간층은 상기 접촉 패드 위에 형성된 금속 접착층 및 상기 금속 접착층 위해 형성된 금속 웨팅층을 포함하는 하부 범프 금속(UBM)층인 것을 특징으로 하는 솔더 범프의 제조 방법.
  27. 제26항에 있어서, 상기 UBM층은 상기 금속 웨팅층 위에 형성된 금속 산화 보호층을 더 포함하는 것을 특징으로 하는 솔더 범프의 제조 방법.
  28. 제24항에 있어서, 상기 금속 돌기부의 재료는 Ni, Cu, Pd 및 이들의 합금 중에서 선택되는 것을 특징으로 하는 솔더 범프의 제조 방법.
  29. 제24항에 있어서, 상기 솔더 재료는 Sn, Pb, Ni, Au, Ag, Cu, Bi 및 이들의 합금 중에서 선택되는 것을 특징으로 하는 솔더 범프의 제조 방법.
  30. 접촉 패드;
    상기 접촉 패드 위에 위치하는 중간층;
    상기 중간층 위에 위치하는 솔더 범프; 및
    상기 중간층의 표면으로부터 돌출되고, 상기 솔더 범프 내에 묻힌 적어도 하나의 금속 돌기부를 포함하는 솔더 범프 구조.
  31. 제30항에 있어서, 솔더 범프 구조는 상기 중간층으로부터 돌출되고 상기 솔더 범프에 묻힌 복수의 금속 돌기부를 포함하는 것을 특징으로 하는 솔더 범프 구조.
  32. 제31항에 있어서, 상기 복수의 개구부의 단면은, 상기 접촉 패드에 평행한 면을 기준으로 했을 때 그물 패턴을 이루는 것을 특징으로 하는 솔더 범프 구조.
  33. 제31항에 있어서, 상기 복수의 금속 돌기부는 상기 중간층으로부터 성장한 가지형태의 구조물인 것을 특징으로 하는 솔더 범프 구조.
  34. 제31항에 있어서, 상기 금속 돌기부의 재료는 Ni, Cu, Pd 및 이들의 합금 중에서 선택되는 것을 특징으로 하는 솔더 범프 구조.
  35. 제31항에 있어서, 상기 솔더 재료는 Sn, Pb, Ni, Au, Ag, Cu, Bi 및 이들의 합금 중에서 선택되는 것을 특징으로 하는 솔더 범프 구조.
  36. 제31항에 있어서, 솔더 범프의 재료의 녹는점은 상기 금속 돌기부의 녹는점보다 낮은 것을 특징으로 하는 솔더 범프 구조.
  37. 제31항에 있어서, 상기 접촉 패드는 플립칩 패키지 또는 웨이퍼 레벨 패키지에 포함된 반도체 칩에 위치하는 것을 특징으로 하는 솔더 범프 구조.
KR10-2003-0013678A 2003-01-10 2003-03-05 솔더 범프 구조 및 그 제조 방법 KR100509318B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/339,456 US6959856B2 (en) 2003-01-10 2003-01-10 Solder bump structure and method for forming a solder bump
US10/339,456 2003-01-10

Publications (2)

Publication Number Publication Date
KR20040064578A KR20040064578A (ko) 2004-07-19
KR100509318B1 true KR100509318B1 (ko) 2005-08-22

Family

ID=32594813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0013678A KR100509318B1 (ko) 2003-01-10 2003-03-05 솔더 범프 구조 및 그 제조 방법

Country Status (5)

Country Link
US (2) US6959856B2 (ko)
JP (1) JP2004221524A (ko)
KR (1) KR100509318B1 (ko)
DE (1) DE10309502B4 (ko)
TW (1) TWI237859B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101049083B1 (ko) * 2009-04-10 2011-07-15 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법
KR101452583B1 (ko) * 2012-01-24 2014-10-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 언더-범프 금속화층상의 크랙 스토퍼

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US20050026416A1 (en) * 2003-07-31 2005-02-03 International Business Machines Corporation Encapsulated pin structure for improved reliability of wafer
TWI239620B (en) * 2003-09-05 2005-09-11 Advanced Semiconductor Eng Method for forming ball pads of ball grid array package substrate
KR100541396B1 (ko) * 2003-10-22 2006-01-11 삼성전자주식회사 3차원 ｕｂｍ을 포함하는 솔더 범프 구조의 형성 방법
KR100585104B1 (ko) * 2003-10-24 2006-05-30 삼성전자주식회사 초박형 플립칩 패키지의 제조방법
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
CN1635634A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 生产芯片级封装用焊垫的方法与装置
FR2866753B1 (fr) * 2004-02-25 2006-06-09 Commissariat Energie Atomique Dispositif microelectronique d'interconnexion a tiges conductrices localisees
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7170187B2 (en) * 2004-08-31 2007-01-30 International Business Machines Corporation Low stress conductive polymer bump
US20060056680A1 (en) * 2004-09-13 2006-03-16 Sandy Stutsman 3D volume construction from DICOM data
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
CN100367464C (zh) * 2005-03-28 2008-02-06 联华电子股份有限公司 制造金属凸块的方法
TWI261330B (en) * 2005-05-06 2006-09-01 Via Tech Inc Contact structure on chip and package thereof
JP2007019473A (ja) * 2005-06-10 2007-01-25 Nec Electronics Corp 半導体装置
CN1901161B (zh) 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US20070045845A1 (en) * 2005-08-31 2007-03-01 Anand Lal Ball grid array interface structure and method
WO2007028136A2 (en) * 2005-09-02 2007-03-08 International Rectifier Corporation Protective barrier layer for semiconductor device electrodes
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
KR101288790B1 (ko) * 2005-09-27 2013-07-29 에이저 시스템즈 엘엘시 플립 칩 반도체 디바이스들을 위한 솔더 범프 구조 및 이의제조 방법
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US8552560B2 (en) * 2005-11-18 2013-10-08 Lsi Corporation Alternate pad structures/passivation inegration schemes to reduce or eliminate IMC cracking in post wire bonded dies during Cu/Low-K BEOL processing
US7494924B2 (en) * 2006-03-06 2009-02-24 Freescale Semiconductor, Inc. Method for forming reinforced interconnects on a substrate
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US8063486B2 (en) * 2006-05-15 2011-11-22 Panasonic Corporation Circuit board, method for manufacturing the same, and semiconductor device
US7598620B2 (en) * 2006-05-31 2009-10-06 Hebert Francois Copper bonding compatible bond pad structure and method
JP4354469B2 (ja) * 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
WO2008020392A2 (en) * 2006-08-17 2008-02-21 Nxp B.V. Semiconductor component and assembly with projecting electrode
US8063401B2 (en) * 2006-08-17 2011-11-22 Nxp B.V. Testing for correct undercutting of an electrode during an etching step
KR100744150B1 (ko) * 2006-09-11 2007-08-01 삼성전자주식회사 반도체 패키지용 기판 및 그의 제조 방법
KR101328551B1 (ko) * 2006-10-02 2013-11-13 삼성전자주식회사 반도체 장치
KR101309319B1 (ko) * 2006-11-22 2013-09-13 삼성디스플레이 주식회사 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치
US7821132B2 (en) * 2007-06-05 2010-10-26 Xilinx, Inc. Contact pad and method of forming a contact pad for an integrated circuit
US7667335B2 (en) * 2007-09-20 2010-02-23 Stats Chippac, Ltd. Semiconductor package with passivation island for reducing stress on solder bumps
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
US7939949B2 (en) * 2007-09-27 2011-05-10 Micron Technology, Inc. Semiconductor device with copper wirebond sites and methods of making same
US20090091026A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Stackable semiconductor package having plural pillars per pad
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
WO2009058143A1 (en) * 2007-10-31 2009-05-07 Agere Systems Inc. Bond pad support structure for semiconductor device
EP2075834A1 (en) * 2007-12-28 2009-07-01 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Solder bumps for flip chip bonding with higher density
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
DE102010005465B4 (de) * 2009-01-26 2014-11-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
KR20100087564A (ko) * 2009-01-28 2010-08-05 삼성전자주식회사 접속단자 형성 방법
JP5432543B2 (ja) * 2009-02-21 2014-03-05 新日本無線株式会社 半導体装置の製造方法
US7989356B2 (en) * 2009-03-24 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming enhanced UBM structure for improving solder joint reliability
US9035459B2 (en) * 2009-04-10 2015-05-19 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same
JP5378130B2 (ja) * 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
JP2013030498A (ja) * 2009-11-12 2013-02-07 Panasonic Corp 半導体装置
JP5036840B2 (ja) * 2010-03-25 2012-09-26 株式会社東芝 発光素子
US8294264B2 (en) * 2010-03-30 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Radiate under-bump metallization structure for semiconductor devices
US8198699B1 (en) * 2010-04-19 2012-06-12 Altera Corporation Integrated circuit package with non-solder mask defined like pads
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US9230933B2 (en) * 2011-09-16 2016-01-05 STATS ChipPAC, Ltd Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure
KR101936232B1 (ko) * 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
US9761549B2 (en) * 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
JP2014154844A (ja) * 2013-02-13 2014-08-25 Toshiba Corp 半導体装置
US9768142B2 (en) 2013-07-17 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming bonding structures
US9659891B2 (en) * 2013-09-09 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a boundary structure, a package on package structure, and a method of making
US9583470B2 (en) * 2013-12-19 2017-02-28 Intel Corporation Electronic device with solder pads including projections
US20150262920A1 (en) * 2014-03-17 2015-09-17 Texas Instruments Incorporated Integrated circuit package
EP2942815B1 (en) * 2014-05-08 2020-11-18 Nexperia B.V. Semiconductor device and manufacturing method
JP6476871B2 (ja) * 2014-05-22 2019-03-06 株式会社村田製作所 回路基板、蓄電装置、電池パックおよび電子機器
KR20160001033A (ko) * 2014-06-26 2016-01-06 에스케이하이닉스 주식회사 반도체 패키지
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
DE102016108060B4 (de) * 2016-04-29 2020-08-13 Infineon Technologies Ag Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
US10840203B2 (en) * 2016-05-06 2020-11-17 Smoltek Ab Assembly platform
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN106180951B (zh) * 2016-08-22 2019-02-22 京信通信技术(广州)有限公司 多维度多平面多点位同步点锡装置及点锡方法
US10163827B1 (en) * 2017-11-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with protrusion structure
CN109727950B (zh) * 2018-12-26 2020-12-04 中国电子科技集团公司第四十四研究所 一种混成式焦平面倒装集成用凸点结构及其制作方法
CN111613596B (zh) * 2019-02-25 2022-01-14 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
US11721642B2 (en) 2021-06-17 2023-08-08 Nxp Usa, Inc. Semiconductor device package connector structure and method therefor
DE102021130307A1 (de) 2021-11-19 2023-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und verfahren zum verbinden eines halbleiterchips mit einem anschlussträger

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185073A (en) 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
JPH0513418A (ja) * 1991-07-04 1993-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0547768A (ja) * 1991-08-14 1993-02-26 Toshiba Corp バンプ形成方法
JP2725501B2 (ja) * 1991-10-31 1998-03-11 日本電気株式会社 ハンダバンプ構造および形成方法
JPH05182973A (ja) 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置の製造方法
JPH05259166A (ja) 1992-03-13 1993-10-08 Hitachi Ltd デンドライトバンプ及びその作製方法
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JPH07142488A (ja) 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
JP2780631B2 (ja) * 1994-03-09 1998-07-30 日本電気株式会社 電子部品の接続構造およびその製造方法
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JPH07335648A (ja) * 1994-06-09 1995-12-22 Citizen Watch Co Ltd 半導体装置の突起電極
US5674326A (en) 1994-09-21 1997-10-07 Motorola, Inc. Solder paste
DE4442960C1 (de) 1994-12-02 1995-12-21 Fraunhofer Ges Forschung Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung
US5837119A (en) * 1995-03-31 1998-11-17 International Business Machines Corporation Methods of fabricating dendritic powder materials for high conductivity paste applications
US5958590A (en) 1995-03-31 1999-09-28 International Business Machines Corporation Dendritic powder materials for high conductivity paste applications
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
US5758046A (en) * 1995-12-01 1998-05-26 Lucas Digital, Ltd. Method and apparatus for creating lifelike digital representations of hair and other fine-grained images
JPH09205096A (ja) 1996-01-24 1997-08-05 Toshiba Corp 半導体素子およびその製造方法および半導体装置およびその製造方法
JP2751912B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
US5813870A (en) * 1996-07-12 1998-09-29 International Business Machines Corporation Selectively filled adhesives for semiconductor chip interconnection and encapsulation
JPH10125685A (ja) * 1996-10-16 1998-05-15 Casio Comput Co Ltd 突起電極およびその形成方法
US5939786A (en) * 1996-11-08 1999-08-17 International Business Machines Corporation Uniform plating of dendrites
US5759046A (en) 1996-12-30 1998-06-02 International Business Machines Corporation Dendritic interconnection system
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JPH11111885A (ja) * 1997-10-07 1999-04-23 Sony Corp 半導体装置およびその製造方法
JP2000091371A (ja) * 1998-09-11 2000-03-31 Seiko Epson Corp 半導体装置およびその製造方法
JP4011214B2 (ja) * 1998-11-13 2007-11-21 富士通株式会社 半導体装置及び半田による接合方法
JP2000164617A (ja) 1998-11-25 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
TW460991B (en) * 1999-02-04 2001-10-21 United Microelectronics Corp Structure of plug that connects the bonding pad
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6297562B1 (en) * 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
JP2001223293A (ja) * 2000-02-09 2001-08-17 Nec Corp 半導体装置及びその製造方法
JP2001230339A (ja) * 2000-02-18 2001-08-24 Nec Corp 半導体装置
US6638847B1 (en) 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6456879B1 (en) * 2000-05-15 2002-09-24 Pacesetter, Inc. Method and device for optimally altering stimulation energy to maintain capture of cardiac tissue
DE10045534B4 (de) * 2000-09-13 2005-03-17 Infineon Technologies Ag Elektronisches Bauteil mit Außenanschlußelementen ausgebildet als Kapillarelement, Verfahren zur Herstellung und Anordnung
JP2002151534A (ja) 2000-11-08 2002-05-24 Mitsubishi Electric Corp 電極形成方法およびそれに用いられる半導体装置並びに基板
US6570396B1 (en) * 2000-11-24 2003-05-27 Kulicke & Soffa Investment, Inc. Interface structure for contacting probe beams
US6638638B2 (en) * 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
DE10157205A1 (de) 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung
US6696757B2 (en) * 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101049083B1 (ko) * 2009-04-10 2011-07-15 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법
KR101452583B1 (ko) * 2012-01-24 2014-10-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 언더-범프 금속화층상의 크랙 스토퍼
US9159686B2 (en) 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer
US9472524B2 (en) 2012-01-24 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Copper-containing layer on under-bump metallization layer

Also Published As

Publication number Publication date
KR20040064578A (ko) 2004-07-19
TW200412635A (en) 2004-07-16
US6959856B2 (en) 2005-11-01
TWI237859B (en) 2005-08-11
US20040134974A1 (en) 2004-07-15
US20050208751A1 (en) 2005-09-22
JP2004221524A (ja) 2004-08-05
DE10309502B4 (de) 2009-01-02
DE10309502A1 (de) 2004-07-22

Similar Documents

Publication Publication Date Title
KR100509318B1 (ko) 솔더 범프 구조 및 그 제조 방법
US6713319B2 (en) Method for fabricating a semiconductor apparatus including a sealing member with reduced thermal stress
US7462942B2 (en) Die pillar structures and a method of their formation
US7015590B2 (en) Reinforced solder bump structure and method for forming a reinforced solder bump
US5466635A (en) Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
KR100568006B1 (ko) 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
US20040232562A1 (en) System and method for increasing bump pad height
US7728429B2 (en) Semiconductor device having recessed connector portions
US20140299986A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2012009822A (ja) 半導体装置および半導体装置ユニット
JP4343236B2 (ja) 回路基板、および回路基板の形成方法
US20060186519A1 (en) Semiconductor device and unit equipped with the same
US7300864B2 (en) Method for forming solder bump structure
US20100013092A1 (en) Semiconductor device and manufacturing method therefor
US20060087039A1 (en) Ubm structure for improving reliability and performance
US6956293B2 (en) Semiconductor device
JP2008218759A (ja) 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法
KR100693207B1 (ko) 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법
JP3458056B2 (ja) 半導体装置およびその実装体
JP3201431B2 (ja) Ｉｃ半導体装置の製造方法
KR101664481B1 (ko) 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 및 기판의 접합구조 및 이들의 제조 방법
JP3967999B2 (ja) フリップチップ型ｉｃの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee