CN114783892A - 一种晶圆及提高芯片倒装均一性的方法 - Google Patents
一种晶圆及提高芯片倒装均一性的方法 Download PDFInfo
- Publication number
- CN114783892A CN114783892A CN202210438172.1A CN202210438172A CN114783892A CN 114783892 A CN114783892 A CN 114783892A CN 202210438172 A CN202210438172 A CN 202210438172A CN 114783892 A CN114783892 A CN 114783892A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- information
- area
- metal bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 242
- 239000002184 metal Substances 0.000 claims abstract description 120
- 239000011241 protective layer Substances 0.000 claims abstract description 50
- 238000009713 electroplating Methods 0.000 claims description 53
- 238000002161 passivation Methods 0.000 claims description 17
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 abstract description 13
- 238000004806 packaging method and process Methods 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000004642 Polyimide Substances 0.000 abstract 1
- 229920001721 polyimide Polymers 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 3
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 150000003384 small molecules Chemical class 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002605 large molecules Chemical class 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本申请涉及一种晶圆及提高芯片倒装均一性的方法，涉及半导体封装的领域，其包括于芯片上形成PI保护层，所述PI保护层上设置有第一开口；于PI保护层上形成RDL层并在RDL层上依次形成目标金属凸块和区别金属凸块；其中，形成PI保护层和RDL层的步骤包括：获取PI保护层的开口尺寸信息，其中开口尺寸信息包括面积信息、深度信息和体积信息；根据开口尺寸信息调整PI保护层和RDL层的结构，使得目标金属凸块和区别金属凸块的上接触面等高。本申请具有使得所有的金属凸块的上接触面高度等高，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性的效果。
Description
技术领域
本申请涉及半导体封装的领域，尤其是涉及一种晶圆及提高芯片倒装均一性的方法。
背景技术
晶圆级封装（WaferLevelPackaging,WLP）属于“晶圆封装后再切割”的方式，采用了集成电路芯片制造厂中的晶圆作业模式，即在整片晶圆上完成封装后再切割，一次性得到大量成品芯片。
晶圆凸点技术（Bumping）是晶圆级封装的关键技术之一。倒装（FC，FAOI（Automated Optical Inspection） Chip）即是通过晶圆级封装的凸点工艺在芯片的电气层表面形成一层呈阵列排布的金属凸点（Bump），然后将金属凸点直接与基板连接，形成电气互联。随着产品短、小、轻、薄化的趋势，金属凸块越做越小，对均一性的要求变得就更高。高低bump的出现就会影响到整个产品的性能。
针对上述中的相关技术，发明人认为受到芯片上本身焊盘的排布以及产品设计规则的限制，部分金属凸块在设计的时候，存在金属凸块的局部区域落在有高低差的表面上，这样就会导致这颗金属凸块的高度与其余金属凸块都长在平面上的存在高度差，导致这颗偏低的金属凸块存在虚焊，出现可靠性问题。
发明内容
为了改善部分金属凸块在设计的时候，存在金属凸块的局部区域落在有高低差的表面上导致虚焊的问题，本申请提供一种晶圆及提高芯片倒装均一性的方法。
第一方面，本申请提供的一种提高芯片倒装均一性的方法采用如下的技术方案：
一种提高芯片倒装均一性的方法，包括以下步骤：
于芯片上形成PI保护层，所述PI保护层上设置有第一开口，以露出目标金属凸块对应的焊盘；
于PI保护层上形成RDL层并在RDL层上依次形成目标金属凸块和区别金属凸块，所述RDL层的上表面设有目标区域和区别区域，所述目标区域供目标金属凸块形成，所述区别区域供区别金属凸块形成，其中，目标区域和第一开口对应；
其中，形成PI保护层和RDL层的步骤包括：
获取PI保护层的开口尺寸信息，其中开口尺寸信息包括面积信息、深度信息和体积信息；
根据开口尺寸信息调整PI保护层和RDL层的结构，使得目标金属凸块和区别金属凸块的上接触面等高。
通过采用上述技术方案，通过将PI保护层和RDL层的结构进行调节，上，使得调整后的目标区域和区别区域的高度和形状一致，最终使得在目标区域和区别区域内电镀金属凸块后所有的金属凸块的上接触面高度等高，不存在高度差，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性。
可选的，根据开口尺寸信息调整PI保护层和RDL层的结构的方法包括以下步骤：
于PI保护层对应区别区域处形成第二开口，所述第二开口的尺寸和开口尺寸信息一致。
通过采用上述技术方案，在PI保护层开设第二开口，其开口尺寸和开口尺寸信息一致，使得RDL层在第一开口和第二开口对应的区域因为第一开口和第二开口而下陷的程度一致，从而使得目标区域和区别区域相同，最终使得在目标区域和区别区域内电镀金属凸块后所有的金属凸块的上接触面高度等高，不存在高度差，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性。
可选的，根据开口尺寸信息调整PI保护层和RDL层的结构的方法还可以包括以下步骤：
根据开口尺寸信息于第一开口处形成第一UBM层，以封堵第一开口且第一UBM层的上表面和PI保护层的上表面齐平。
通过采用上述技术方案，通过在第一开口处形成第一UBM层，弥补因第一开口而出现的凹陷，从而使得在形成RDL层时PI保护层的上表面保持平整状态，RDL层和PI保护层的接触面保持平整状态，在RDL层厚度一定的情况下，使得RDL层的上表面保持平整，最终使得在目标区域和区别区域内电镀金属凸块后所有的金属凸块的上接触面高度等高，不存在高度差，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性。
可选的，根据开口尺寸信息调整PI保护层和RDL层的结构的方法还可以包括以下步骤：
根据开口尺寸信息于目标区域内电镀第二UBM层，以封堵由于第一开口而在目标区域内形成的凹坑且第二UBM层的上表面和RDL层的上表面齐平。
通过采用上述技术方案，通过在目标区域处形成第二UBM层，弥补因第一开口而出现的凹陷，从而直接使得RDL层的上表面保持平整，最终使得在目标区域和区别区域内电镀金属凸块后所有的金属凸块的上接触面高度等高，不存在高度差，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性。
可选的，所述芯片上具有目标金属凸块的焊盘和钝化层，于PI保护层对应区别区域处形成第二开口的方法包括以下步骤：
获取焊盘和钝化层之间的高度差信息；
若高度差信息中对应的高度差数值为0时，则在PI保护层对应区别区域形成第二开口，所述第二开口尺寸等于面积信息所对应的面积；
若高度差信息中对应的高度差数值不为0时，则根据高度差信息和深度信息计算出新增开口深度信息；
根据体积信息和新增开口深度信息计算出新增开口面积信息；
于PI保护层对应区别区域处形成第二开口，所述第二开口尺寸等于新增开口面积信息所对应的面积。
通过采用上述技术方案，当焊盘和钝化层的高度不一致时，提前获取焊盘和钝化层的高度差，然后通过计算得到第二开口的深度，从而得到最终PI保护层的开口面积以保证最终的第二开口的体积和第一开口的体积一致，使得RDL层在目标区域和区别区域处的下陷体积一致，在目标区域和区别区域内电镀金属凸块所有的金属凸块的下陷体积一致，从而使得上接触面高度等高，不存在高度差，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性。
可选的，根据开口尺寸信息于目标区域内电镀第二UBM层的方法包括以下步骤：
于RDL层上形成光阻层，所述光阻层设有第三开口，所述第三开口尺寸和面积信息一致且露出目标区域；
根据所预设的数据库中所存储的电镀时间信息与面积信息以及深度信息进行匹配分析以确定面积信息以及深度信息所对应的电镀时间，将该电镀时间定义为预计电镀时间信息；
于第三开口内按照电镀时间信息进行电镀形成第二UBM层。
通过采用上述技术方案，通过控制电镀时间从而保证形成第二UBM层的体积固定，从而使得第二UBM层能够刚好填补目标区域下陷的深度，提高了填补的可靠性。
第二方面，本申请提供的一种晶圆采用如下的技术方案：
一种晶圆，包括：
芯片，作为承载的基座，所述芯片上具有焊盘和钝化层；
PI保护层，设于芯片上且设有露出焊盘的第一开口；
RDL层，设于PI保护层上，以作为焊盘和金属凸块互联的连接层，所述RDL层的上表面设有目标区域和区别区域，所述目标区域供目标金属凸块电镀且和第一开口对应，所述区别区域供区别金属凸块电镀，所述目标区域和区别区域的形状一致；
金属凸块，包括目标金属凸块和区别金属凸块，所述目标金属凸块设于目标区域内，所述目标金属凸块设于区别区域内。
通过采用上述技术方案，通过将PI保护层和RDL层的结构进行调节，上，使得调整后的目标区域和区别区域的高度和形状一致，最终使得在目标区域和区别区域内电镀金属凸块后所有的金属凸块的上接触面高度等高，不存在高度差，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性。
可选的，所述PI保护层上设有填补第一开口的第一UBM层，所述第一UBM层的上表面和PI保护层的上表面齐平。
通过采用上述技术方案，通过在第一开口处形成第一UBM层，弥补因第一开口而出现的凹陷，从而使得在形成RDL层时PI保护层的上表面保持平整状态，RDL层和PI保护层的接触面保持平整状态，在RDL层厚度一定的情况下，使得RDL层的上表面保持平整，最终使得在目标区域和区别区域内电镀金属凸块后所有的金属凸块的上接触面高度等高，不存在高度差，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性。
可选的，所述RDL上形成有和第一开口对应的凹坑，所述凹坑设于目标区域内，所述凹坑内设有第二UBM层，所述第二UBM层的上表面和RDL层的上表面齐平。
通过采用上述技术方案，通过在目标区域处形成第二UBM层，弥补因第一开口而出现的凹陷，从而直接使得RDL层的上表面保持平整，最终使得在目标区域和区别区域内电镀金属凸块后所有的金属凸块的上接触面高度等高，不存在高度差，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性。
可选的，所述PI保护层对应区别区域的位置设有第二开口，所述第二开口的体积和第一开口的体积一致。
通过采用上述技术方案，在PI保护层开设第二开口，其开口尺寸和开口尺寸信息一致，使得RDL层在第一开口和第二开口对应的区域因为第一开口和第二开口而下陷的程度一致，从而使得目标区域和区别区域相同，最终使得在目标区域和区别区域内电镀金属凸块后所有的金属凸块的上接触面高度等高，不存在高度差，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性。
综上所述，本申请包括以下至少一种有益技术效果：
1.通过将PI保护层和RDL层的结构进行调节，使得所有的金属凸块的上接触面高度等高，在后期电焊时不易产生虚焊的现象，提高了芯片的可靠性；
2.通过控制电镀时间从而保证形成第二UBM层的体积固定，从而使得第二UBM层能够刚好填补目标区域下陷的深度，提高了填补的可靠性。
附图说明
图1是本申请实施例1中的一种晶圆的结构示意图。
图2是本申请实施例2中的一种晶圆的结构示意图。
图3是本申请实施例3中的一种晶圆的结构示意图。
图4是本申请实施例4中的于芯片上形成PI保护层的示意图。
图5是本申请实施例4中的于PI保护层上形成RDL层的示意图。
图6是本申请实施例4中的于RDL层上形成光阻层的示意图。
图7是本申请实施例4中的于RDL层上形成第二UBM层的示意图。
图8是本申请实施例5中的于PI保护层上形成第二UBM层的示意图。
图9是本申请实施例6中的于PI保护层上形成第二开口并形成RDL层的示意图。
附图标记说明：1、芯片；11、焊盘；12、钝化层；2、PI保护层；21、第一开口；22、第二开口；3、RDL层；4、金属凸块；41、目标金属凸块；42、区别金属凸块；5、第二UBM层；6、第一UBM层；7、光阻层；71、第三开口。
具体实施方式
以下结合附图1-9对本申请作进一步详细说明。
本申请实施例公开一种晶圆。
实施例1
参照图1，一种晶圆，包括芯片1、PI保护层2、RDL层3和金属凸块4。
芯片1作为承载的基座，芯片1的上表面具有焊盘11和钝化层12，以提供电连接的基点。PI保护层2涂覆于芯片1上，此处以在芯片1的表面通过涂胶、曝光、显影和固化后形成PI保护层2为例，以对芯片1、焊盘11和钝化层12进行保护。PI保护层2上开设有第一开口21，以露出焊盘11。RDL层3通过电镀形成于PI保护层2纸上，RDL层3与焊盘11电连接，作为芯片1和外界连接的引线。金属凸块4电镀于RDL层3远离PI保护层2的一侧，以和外界电器件点连接。
RDL层3的上表面具有供金属凸块4电镀的目标区域和区别区域。目标区域为第一开口21对应的区域，而区别区域为除目标区域外的其它电镀区域。RDL层3在目标区域对应的上表面上具有凹坑，凹坑和第一开口21对应，使得RDL层3在目标区域处下陷。RDL层3上还电镀有第二UBM层5，第二UBM层5的上表面和RDL层3的上表面齐平，第二UBM层5位于凹坑内以填补凹坑，使得目标区域和区别区域的形状一致。
金属凸块4包括目标金属凸块41和区别金属凸块42，目标金属凸块41电镀于目标区域，而区别金属凸块42电镀于区别区域，电镀时由于第二UBM层5的存在，使得最终电镀完成后的目标金属凸块41和区别金属凸块42的上接触面高度一致。
本申请实施例1中的一种晶圆的实施原理为：先于芯片1上形成PI保护层2并形成第一开口21，然后在PI保护层2上电镀RDL层3，在RDL层3的凹坑内电镀第二UBM层5使得RDL层3的上表面保持平整，最终在目标区域电镀目标金属凸块41，在区别区域电镀区别金属凸块42。
实施例2
参照图2，与实施例1的不同之处在于：
PI保护层2上电镀有第一UBM层6，第一UBM层6和RDL层3电连接，第一UBM层6位于第一开口21内且将第一开口21进行填补，使得PI保护层2在第一开口21的位置和其余区域的上表面齐平，进而使得电镀于PI保护层2之上的RDL层3的上表面平整。
本申请实施例2中的一种晶圆的实施原理为：先于芯片1上形成PI保护层2并形成第一开口21，然后在PI保护层2的第一开口21处电镀电镀第二UBM层5使得PI保护层2的上表面保持平整，然后在平整的PI保护层2之上电镀RDL层3，最终在目标区域电镀目标金属凸块41，在区别区域电镀区别金属凸块42。
实施例3
参照图2，与实施例1的不同之处在于：在PI保护层2对应区别区域的位置开设有第二开口22，以露出钝化层12。第二开口22的体积和第一开口21的体积一致，使得RDL层3电镀于PI保护层2上时位于目标区域和区别区域的表面下陷体积一致，从而使得电镀于目标区域的目标金属凸块41和电镀于区别区域的区别金属凸块42的上接触面高度一致。
本申请实施例3中的一种晶圆的实施原理为：先于芯片1上形成PI保护层2并形成第一开口21，然后在PI保护层2对应区别区域的位置开设第二开口22，然后在PI保护层2之上电镀RDL层3，最终在目标区域电镀目标金属凸块41，在区别区域电镀区别金属凸块42。
本申请实施例还公开一种提高芯片倒装均一性的方法。
实施例4
参照图4，一种提高芯片倒装均一性的方法，包括以下步骤：
步骤100：于芯片1上形成PI保护层2，PI保护层2上设置有第一开口21，以露出目标金属凸块41对应的焊盘11。
PI保护层2为对芯片1表面、焊盘11以及钝化层12进行保护的一层光刻胶，起到保护晶圆和缓冲层的作用。PI保护层2通过涂胶、曝光、显影和固化形成。涂胶的过程就是将光刻胶涂覆在芯片1的表面。曝光的过程中需要通过掩模板进行实现，光线通过掩模板上的设计图形透射在光刻胶上，使对应第一开口21处的光刻胶保持小分子，其他位置的光刻胶聚合成大分子。显影则是通过显影液将对应焊盘11开口处的小分子溶解后洗出，使得涂覆在芯片1上的光刻胶上能够开出与掩膜板上对应的设计图形的开口。
目标金属凸块41为处于焊盘11对应的区域处的金属凸块4，与区别金属凸块42相对应。如果没有经过处理，目标金属凸块41电镀后的上接触面会低于区别金属凸块42的上接触面。
步骤101：获取PI保护层2的开口尺寸信息，其中开口尺寸信息包括面积信息、深度信息和体积信息。
开口尺寸信息为PI保护层2上第一开口21的尺寸信息，包括截面面积、截面尺寸、开口深度以及开口的体积。其中，截面面积定义为面积信息，开口深度定义为深度信息，开口的体积定义为体积信息。此处开口尺寸可以在实际第一开口21尺寸出现时经过三坐标显微镜测量得出。
步骤102：于PI保护层2上形成RDL层3，RDL层3的上表面设有目标区域和区别区域，其中，目标区域和第一开口21对应。
参照图5，RDL层3为再布线层，RDL层3作为将金属凸块4和焊盘11连接的连接层，使得金属凸块4的电镀位置可以与焊盘11不对应。RDL为电镀形成，其远离PI保护层2的上表面上具有目标区域和区别区域。目标区域和第一开口21相对应且由于第一开口21的存在导致目标区域的形状发生变化。目标区域用于供目标金属凸块41进行电镀，而区别区域用于供区别金属进行电镀。
步骤103：于RDL层3上形成光阻层7，光阻层7设有第三开口71，第三开口71尺寸和面积信息一致且露出目标区域。
参照图6，光阻层7的目的是为了方便后续第二UBM层5的电镀。与PI保护层2不同之处在于光阻层7无需固化，以方便后续去除。通过在RDL层3上进行涂胶，然后通过掩膜板进行曝光和显影，使得涂覆在RDL层3上的光刻胶上能够开出与掩膜板上对应的设计图形的第三开口71，此开口露出RDL层3上的凹坑，以方便后续过程中将第二UBM层5电镀于凹坑内对凹坑进行填补。
步骤104：根据所预设的数据库中所存储的电镀时间信息与面积信息以及深度信息进行匹配分析以确定面积信息以及深度信息所对应的电镀时间，将该电镀时间定义为预计电镀时间信息。
预计电镀时间信息为电镀第二UBM层5的时间信息。由于第二UBM层5电镀的体积和时间呈正比关系，故而当体积确定时电镀时间也就确定。数据库中存储有电镀时间信息与面积信息以及深度信息的映射关系，由本领域工作人员按照实际电镀中进行测量得到的。当得到对应的面积信息和深度时，自动从数据库中查找到对应的预计电镀时间信息并输出给用户方便用户进行电镀。
步骤105：于第三开口71内按照电镀时间信息进行电镀形成第二UBM层5，以封堵由于第一开口21而在目标区域内形成的凹坑且第二UBM层5的上表面和RDL层3的上表面齐平。
参照图7，第二UBM层5为电镀的连接层，一方面将上方进行电镀的目标金属凸块41和下方的RDL层3进行电连接，另一方面将由于第一开口21而形成的凹坑进行填补，使得RDL层3的上表面在目标区域和区别区域齐平。
步骤106：在RDL层3上依次形成目标金属凸块41和区别金属凸块42，目标金属凸块41形成于目标区域，区别金属凸块42形成于区别区域。
参照图1，在形成目标金属凸块41和区别金属凸块42之前需要先将光阻层7去掉，然后重新在RDL层3上通过涂胶，然后通过掩膜板进行曝光和显影，使得涂覆在RDL层3上的光刻胶上能够开出与掩膜板上对应的设计图形的开口，此处的开口和目标区域以及区别区域对应，使得最终可以在目标区域电镀目标金属凸块41，区别区域内电镀区别金属凸块42。然后由于第二UBM层5的存在，使得目标区域和区别区域的高度一致，最终电镀目标金属凸块41和区别金属凸块42时，上接触面的高度一致，提高了倒装高度的均一性。
实施例5
一种提高芯片倒装均一性的方法，包括以下步骤：
步骤200：于芯片1上形成PI保护层2，PI保护层2上设置有第一开口21，以露出目标金属凸块41对应的焊盘11。
此处和步骤100一致，在此不做赘述。
步骤201：获取PI保护层2的开口尺寸信息，其中开口尺寸信息包括面积信息、深度信息和体积信息。
此处和步骤101一致，在此不做赘述。
步骤202：根据开口尺寸信息于第一开口21处形成第一UBM层6，以封堵第一开口21且第一UBM层6的上表面和PI保护层2的上表面齐平。
参照图8，第一UBM层6和第二UBM层5的作用相同，为电镀的连接层，一方面将焊盘11和即将在PI保护层2上的RDL层3进行电连接，另一方面将第一开口21进行填补，使得PI保护层2的上表面平整。
步骤203：于PI保护层2上形成RDL层3，RDL层3的上表面设有目标区域和区别区域，其中，目标区域和第一开口21对应。
和步骤102一致，区别之处在于此处RDL层3和PI保护层2的接触面为平整的接触面，从而使得RDL层3上表面高度平整。
步骤205：在RDL层3上依次形成目标金属凸块41和区别金属凸块42，目标金属凸块41形成于目标区域，区别金属凸块42形成于区别区域。
此处步骤和106一致，在此不做赘述，具体形成的封装晶圆如图2所述。
实施例6
一种提高芯片倒装均一性的方法，包括以下步骤：
步骤300：获取焊盘11和钝化层12之间的高度差信息。
高度差信息为在未进行加工的芯片1上形成焊盘11和钝化层12之后焊盘11和钝化层12之间存在高度差信息，该高度差数值一般相对较小。
步骤301：于芯片1上形成PI保护层2，PI保护层2上设置有第一开口21，以露出目标金属凸块41对应的焊盘11。
和步骤100一致，在此不做赘述。
步骤302：获取PI保护层2的开口尺寸信息，其中开口尺寸信息包括面积信息、深度信息和体积信息。
此处和步骤101一致，在此不做赘述。
步骤303：若高度差信息中对应的高度差数值为0时，则在PI保护层2对应区别区域形成第二开口22，第二开口22尺寸等于面积信息所对应的面积。
参照图9，第二开口22位于PI保护层2上，且位于RDL层3中的区别区域的下方，使得区别区域中也会形成凹坑，最终使得区别区域和目标区域的凹坑的体积相同。
由于PI保护层2为光刻胶，光刻胶开口时只能通过曝光显影进行开口，所以在掩膜板上直接形成第一开口21和第二开口22的设计图案，故而开设第一开口21的同时开设第二开口22此处该步骤和步骤301同步进行。而步骤302则是在测试晶圆上进行，即现在测试晶圆上获取第一开口21的开口尺寸信息，然后重新在产品晶圆上开设第一开口21和第二开口22。
当高度差信息中的高度差数值为0时，则说明此时PI保护层2上开设第二开口22时深度和第一开口21的深度一致，则为了使得区别区域和目标区域的凹坑的体积相同，则需要开口的面积和面积信息对应的面积一致。
步骤304：若高度差信息中对应的高度差数值不为0时，则根据高度差信息和深度信息计算出新增开口深度信息。
参照图9，新增开口深度信息为第二开口22的深度的信息。此处计算的方式为两者相减，即深度信息减去高度差信息，其中，高度差信息为钝化层12的厚度减去焊盘11的厚度，故而当钝化层12厚度小于焊盘11厚度时，高度差信息的数值为负值。
步骤305：根据体积信息和新增开口深度信息计算出新增开口面积信息。
计算的方式两者相除，由于第二开口22的体积和第一开口21的体积相同，故而当第二开口22的体积和深度已知时，体积信息除以新增开口深度信息所对应的数值即可等到对应的新增开口面积信息。
步骤306：于PI保护层2对应区别区域处形成第二开口22，第二开口22尺寸等于新增开口面积信息所对应的面积。
参照图9，当新增开口面积信息已知，则可以在PI保护层2对应的区别区域处形成第二开口22，第二开口22和第一开口21同步进行开设，通过设计好第一开口21和第二开口22对应图案的同一块掩膜板进行曝光显影形成。此处为以新增开口面积信息所对应的区域和区别区域的中心点为同一中心点的相似图形为例。
步骤307：于PI保护层2上形成RDL层3，RDL层3的上表面设有目标区域和区别区域，其中，目标区域和第一开口21对应。
当PI保护层2的第一开口21和第二开口22形成后，RDL层3在目标区域和区别区域的下陷的体积相同，而由于高度差信息相对于PI保护层2的厚度来说一般较小，故而第二开口22的横截面面积和第一开口21的横截面面积相似，故而第二开口22的尺寸不大于区别金属凸块42的横截面面积，使得在区别区域下陷的凹坑的横截面不会大于区别金属凸块42，不影响区别金属凸块42在电镀过程中的横截面。
步骤308：在RDL层3上依次形成目标金属凸块41和区别金属凸块42，目标金属凸块41形成于目标区域，区别金属凸块42形成于区别区域。
此处和步骤106一致，在此不做赘述，具体形成的晶圆如图3所示。
以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，故：凡依本申请的结构、形状、原理所做的等效变化，均应涵盖于本申请的保护范围之内。
Claims (10)
1.一种提高芯片倒装均一性的方法，其特征在于，
包括以下步骤：
于芯片（1）上形成PI保护层（2），所述PI保护层（2）上设置有第一开口（21），以露出目标金属凸块（41）对应的焊盘（11）；
于PI保护层（2）上形成RDL层（3）并在RDL层（3）上依次形成目标金属凸块（41）和区别金属凸块（42），所述RDL层（3）的上表面设有目标区域和区别区域，所述目标区域供目标金属凸块（41）形成，所述区别区域供区别金属凸块（42）形成，其中，目标区域和第一开口（21）对应；
其中，形成PI保护层（2）和RDL层（3）的步骤包括：
获取PI保护层（2）的开口尺寸信息，其中开口尺寸信息包括面积信息、深度信息和体积信息；
根据开口尺寸信息调整PI保护层（2）和RDL层（3）的结构，使得目标金属凸块（41）和区别金属凸块（42）的上接触面等高。
2.根据权利要求1所述的一种提高芯片倒装均一性的方法，其特征在于，根据开口尺寸信息调整PI保护层（2）和RDL层（3）的结构的方法包括以下步骤：
于PI保护层（2）对应区别区域处形成第二开口（22），所述第二开口（22）的尺寸和开口尺寸信息一致。
3.根据权利要求1所述的一种提高芯片倒装均一性的方法，其特征在于，根据开口尺寸信息调整PI保护层（2）和RDL层（3）的结构的方法还可以包括以下步骤：
根据开口尺寸信息于第一开口（21）处形成第一UBM层（6），以封堵第一开口（21）且第一UBM层（6）的上表面和PI保护层（2）的上表面齐平。
4.根据权利要求1所述的一种提高芯片倒装均一性的方法，其特征在于，根据开口尺寸信息调整PI保护层（2）和RDL层（3）的结构的方法还可以包括以下步骤：
根据开口尺寸信息于目标区域内电镀第二UBM层（5），以封堵由于第一开口（21）而在目标区域内形成的凹坑且第二UBM层（5）的上表面和RDL层（3）的上表面齐平。
5.根据权利要求2所述的一种提高芯片倒装均一性的方法，其特征在于，所述芯片（1）上具有目标金属凸块（41）的焊盘（11）和钝化层（12），于PI保护层（2）对应区别区域处形成第二开口（22）的方法包括以下步骤：
获取焊盘（11）和钝化层（12）之间的高度差信息；
若高度差信息中对应的高度差数值为0时，则在PI保护层（2）对应区别区域形成第二开口（22），所述第二开口（22）尺寸等于面积信息所对应的面积；
若高度差信息中对应的高度差数值不为0时，则根据高度差信息和深度信息计算出新增开口深度信息；
根据体积信息和新增开口深度信息计算出新增开口面积信息；
于PI保护层（2）对应区别区域处形成第二开口（22），所述第二开口（22）尺寸等于新增开口面积信息所对应的面积。
6.根据权利要求4所述的一种提高芯片倒装均一性的方法，其特征在于，根据开口尺寸信息于目标区域内电镀第二UBM层（5）的方法包括以下步骤：
于RDL层（3）上形成光阻层（7），所述光阻层（7）设有第三开口（71），所述第三开口（71）尺寸和面积信息一致且露出目标区域；
根据所预设的数据库中所存储的电镀时间信息与面积信息以及深度信息进行匹配分析以确定面积信息以及深度信息所对应的电镀时间，将该电镀时间定义为预计电镀时间信息；
于第三开口（71）内按照电镀时间信息进行电镀形成第二UBM层（5）。
7.一种晶圆，其特征在于，包括：
芯片（1），作为承载的基座，所述芯片（1）上具有焊盘（11）和钝化层（12）；
PI保护层（2），设于芯片（1）上且设有露出焊盘（11）的第一开口（21）；
RDL层（3），设于PI保护层（2）上，以作为焊盘（11）和金属凸块（4）互联的连接层，所述RDL层（3）的上表面设有目标区域和区别区域，所述目标区域供目标金属凸块（41）电镀且和第一开口（21）对应，所述区别区域供区别金属凸块（42）电镀，所述目标区域和区别区域的形状一致；
金属凸块（4），包括目标金属凸块（41）和区别金属凸块（42），所述目标金属凸块（41）设于目标区域内，所述目标金属凸块（41）设于区别区域内。
8.根据权利要求7所述的一种晶圆，其特征在于：所述PI保护层（2）上设有填补第一开口（21）的第一UBM层（6），所述第一UBM层（6）的上表面和PI保护层（2）的上表面齐平。
9.根据权利要求7所述的一种晶圆，其特征在于：所述RDL上形成有和第一开口（21）对应的凹坑，所述凹坑设于目标区域内，所述凹坑内设有第二UBM层（5），所述第二UBM层（5）的上表面和RDL层（3）的上表面齐平。
10.根据权利要求7所述的一种晶圆，其特征在于：所述PI保护层（2）对应区别区域的位置设有第二开口（22），所述第二开口（22）的体积和第一开口（21）的体积一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210438172.1A CN114783892B (zh) | 2022-04-25 | 2022-04-25 | 一种晶圆及提高芯片倒装均一性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210438172.1A CN114783892B (zh) | 2022-04-25 | 2022-04-25 | 一种晶圆及提高芯片倒装均一性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114783892A true CN114783892A (zh) | 2022-07-22 |
| CN114783892B CN114783892B (zh) | 2023-06-27 |
Family
ID=82432815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210438172.1A Active CN114783892B (zh) | 2022-04-25 | 2022-04-25 | 一种晶圆及提高芯片倒装均一性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114783892B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302391A (ja) * | 2008-06-16 | 2009-12-24 | Sony Corp | 半導体装置及びその製造方法 |
| TW201448069A (zh) * | 2013-06-06 | 2014-12-16 | Powertech Technology Inc | 柱狀凸塊在晶片上之微間距排列結構 |
| US20150235845A1 (en) * | 2014-02-20 | 2015-08-20 | Tera Probe, Inc. | Method of manufacturing semiconductor device |
| TW201546980A (zh) * | 2014-06-03 | 2015-12-16 | Powertech Technology Inc | 縮短支撐柱之金屬柱銲接晶片連接結構 |
| US20180174990A1 (en) * | 2016-12-15 | 2018-06-21 | Smart Modular Technologies Lx S.A.R.L | Method for forming bump of semiconductor package |
| US20210202419A1 (en) * | 2019-12-27 | 2021-07-01 | Stmicroelectronics Pte Ltd | Wlcsp package with different solder volumes |
| CN113113383A (zh) * | 2021-04-09 | 2021-07-13 | 颀中科技（苏州）有限公司 | 一种金属凸块结构及制造方法 |
| CN113471159A (zh) * | 2021-07-02 | 2021-10-01 | 颀中科技（苏州）有限公司 | 一种金属凸块结构的制备方法 |
-
2022
- 2022-04-25 CN CN202210438172.1A patent/CN114783892B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302391A (ja) * | 2008-06-16 | 2009-12-24 | Sony Corp | 半導体装置及びその製造方法 |
| TW201448069A (zh) * | 2013-06-06 | 2014-12-16 | Powertech Technology Inc | 柱狀凸塊在晶片上之微間距排列結構 |
| US20150235845A1 (en) * | 2014-02-20 | 2015-08-20 | Tera Probe, Inc. | Method of manufacturing semiconductor device |
| TW201546980A (zh) * | 2014-06-03 | 2015-12-16 | Powertech Technology Inc | 縮短支撐柱之金屬柱銲接晶片連接結構 |
| US20180174990A1 (en) * | 2016-12-15 | 2018-06-21 | Smart Modular Technologies Lx S.A.R.L | Method for forming bump of semiconductor package |
| US20210202419A1 (en) * | 2019-12-27 | 2021-07-01 | Stmicroelectronics Pte Ltd | Wlcsp package with different solder volumes |
| CN113113383A (zh) * | 2021-04-09 | 2021-07-13 | 颀中科技（苏州）有限公司 | 一种金属凸块结构及制造方法 |
| CN113471159A (zh) * | 2021-07-02 | 2021-10-01 | 颀中科技（苏州）有限公司 | 一种金属凸块结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114783892B (zh) | 2023-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8178963B2 (en) | Wafer level package with die receiving through-hole and method of the same | |
| CN105448752B (zh) | 埋入硅基板扇出型封装方法 | |
| CN101197336A (zh) | 包含金属覆盖的晶圆级封装结构与制备方法 | |
| KR100605315B1 (ko) | 집적회로 칩의 입출력 패드 구조 | |
| CN110707075A (zh) | 超高密度多芯片模组的三维扇出型封装结构与制备方法 | |
| CN110416100B (zh) | 具有光栅图案的对准标记及其形成方法 | |
| CN103258750B (zh) | 半导体器件及其制作方法 | |
| US10685896B2 (en) | Integrated circuit package and method of fabricating the same | |
| CN104392958A (zh) | 晶圆级含硅通孔的半导体封装方法 | |
| US11817352B2 (en) | Method of fabricating redistribution circuit structure | |
| US11784091B2 (en) | Structure and formation method of chip package with fan-out feature | |
| US11764124B2 (en) | Sensing component encapsulated by an encapsulant with a roughness surface having a hollow region | |
| CN108666288A (zh) | 封装结构 | |
| US20210398942A1 (en) | Integrated fan-out package and manufacturing method thereof | |
| CN116544181B (zh) | 半导体封装方法与半导体封装结构 | |
| CN114783892B (zh) | 一种晶圆及提高芯片倒装均一性的方法 | |
| CN116097435A (zh) | 非常精细节距和布线密度的有机并排小芯片集成 | |
| US11244879B2 (en) | Semiconductor package | |
| CN112687651A (zh) | 封装结构及其形成方法 | |
| CN111799245B (zh) | 一种芯片标识方法及具有标识的芯片 | |
| CN210640243U (zh) | 超高密度多芯片模组的三维扇出型封装结构 | |
| CN204067332U (zh) | 基于基板的凸点倒装芯片csp封装件 | |
| CN114551246B (zh) | 一种晶圆及提升电镀凸块高度均匀性的方法 | |
| CN111668120A (zh) | 一种高密度芯片的扇出型封装结构及其制备方法 | |
| TW202006912A (zh) | 半導體裝置製造方法及相關半導體晶粒 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |