CN113113383A - 一种金属凸块结构及制造方法 - Google Patents

一种金属凸块结构及制造方法 Download PDF

Info

Publication number
CN113113383A
CN113113383A CN202110381027.XA CN202110381027A CN113113383A CN 113113383 A CN113113383 A CN 113113383A CN 202110381027 A CN202110381027 A CN 202110381027A CN 113113383 A CN113113383 A CN 113113383A
Authority
CN
China
Prior art keywords
layer
metal bump
passivation layer
opening
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110381027.XA
Other languages
English (en)
Inventor
陈浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Qizhong Sealing Technology Co ltd
Chipmore Technology Corp Ltd
Original Assignee
Hefei Qizhong Sealing Technology Co ltd
Chipmore Technology Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Qizhong Sealing Technology Co ltd, Chipmore Technology Corp Ltd filed Critical Hefei Qizhong Sealing Technology Co ltd
Priority to CN202110381027.XA priority Critical patent/CN113113383A/zh
Publication of CN113113383A publication Critical patent/CN113113383A/zh
Priority to PCT/CN2022/085732 priority patent/WO2022214058A1/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

本发明公开了一种金属凸块结构及制造方法，其中金属凸块结构，包括裸芯片、金属化层和金属凸块，裸芯片具有基板和设置在所述基板上表面的焊盘、钝化层，所述焊盘自所述钝化层上的钝化层开口向外暴露。金属化层至少覆盖在所述金属焊盘的上表面并完全覆盖所述钝化层开口；金属凸块成型在所述金属化层的上表面并具有位于所述钝化层开口的底部。本发明实施例公开的金属凸块结构通过将钝化层开口程度增大以使金属凸块直接成型在焊盘上从而避免了金属凸块对钝化层的影响进而节省了PI材料的使用。

Description

一种金属凸块结构及制造方法
技术领域
本发明涉及芯片封装技术领域，特别是一种金属凸块结构及制造方法。
背景技术
现有技术中倒装焊芯片的凸块成型的工艺流程主要包括如下：引入裸芯片—在裸芯片上覆盖PI(聚酰亚胺，Polyimide)层—对PI层进行曝光—对PI层进行显影并烘烤—在PI层及裸芯片的焊盘之上溅射金属化层—覆盖光刻胶—对光刻胶进行曝光—对光刻胶进行显影—电镀金属凸块—剥离光刻胶—金属化层蚀刻—回流焊球。现有技术中由于金属凸块在成型后会形成部分覆盖在裸芯片的钝化层之上，为了避免金属凸块在钝化层之上对钝化层造成压裂破损的影响，在钝化层之上一般需要覆盖PI层以作为金属凸块的应力缓冲层。但是受限于PI层材料价格及技术的限制这必然会造成成本的增加。
因此，有必要提出一种能够避免PI层材料使用的金属凸块结构。
发明内容
本发明的目的是提供一种金属凸块结构，以解决现有技术中的不足，它能够通过将钝化层开口程度增大以使金属凸块直接成型在焊盘上从而避免了金属凸块对钝化层的影响进而节省了PI材料的使用。
本发明公开的金属凸块结构，包括裸芯片，具有基板和设置在所述基板上表面的焊盘、钝化层，所述焊盘自所述钝化层上的钝化层开口向外暴露；
金属化层，至少覆盖在所述金属焊盘的上表面并完全覆盖所述钝化层开口；
金属凸块，成型在所述金属化层的上表面并具有位于所述钝化层开口的底部。
进一步的，部分所述金属化层覆盖在所述钝化层的上表面，且仅部分位于钝化层开口内的金属化层的上表面形成有金属凸块。
进一步的，位于所述金属凸块之外的金属化层向外暴露。
进一步的，所述金属凸块横截面的尺寸小于所述钝化层开口的尺寸。
进一步的，所述金属凸块包括第一电镀层和成型在第一电镀层之上的第二电镀层；所述第一电镀层采用金属铜、镍、金的一种或多种；所述第二电镀层采用金属锡、银、铅的一种或多种。
本发明另一实施例还公开了上述的金属凸块的制造方法，包括如下步骤：
提供基板，基板的上表面形成有焊盘和钝化层，所述焊盘自钝化层上的钝化层开口向外暴露；
在钝化层的上表面及焊盘的上表面覆盖金属化层；
在金属化层的上表面成型第一光阻层，去除目标位置的第一光阻层以形成窗格并在窗格内成型金属凸块；
去除剩余第一光阻层后在所述金属化层的上表面形成第二光阻层；
去除预设位置之外的金属化层之上的第二光阻层，以使预设位置之外的金属化层向外暴露；
在去除预设位置之外的金属化层后去除剩余第二光阻层。
进一步的，所述预设位置至少覆盖金属凸块之外的钝化层开口。
进一步的，所述窗格的尺寸小于钝化层开口的尺寸。
进一步的，所述窗格设置在所述钝化层开口的中心位置。
进一步的，“保留预设位置处的金属化层之上的第二光阻层，以使预设位置之外的金属化层向外暴露”包括如下步骤：
透过光罩对第二光阻层进行曝光，其中，预设位置之外的区域被光罩上不透光区域所覆盖；
采用显影液进行显影，使预设位置之外的未经曝光的光刻胶即被显影液去除。
与现有技术相比，本发明通过将钝化层开口程度增大以使金属凸块直接成型在焊盘上从而避免了金属凸块对钝化层的影响进而节省了PI材料的使用。
附图说明
图1是本发明实施例公开的金属凸块的结构示意图；
图2至图10依次示出本发明实施例公开的金属凸块的制造方法的流程示意图；
附图标记说明：10-裸芯片，101-基板，102-焊盘，103-钝化层，104-钝化层开口，20-金属化层，30-金属凸块，301-第一电镀层，302-第二电镀层，40-第一光阻层，401-窗格，50-第二光阻层。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明的实施例：如图1所示，公开了一种金属凸块结构，包括：裸芯片10、金属化层20和金属凸块30；所述裸芯片10包括基板101和设置在所述基板101上表面的焊盘102、钝化层103，所述焊盘102自所述钝化层103上的钝化层开口104向外暴露。
所述金属化层20至少覆盖在所述金属焊盘102的上表面并完全覆盖所述钝化层开口104；金属化层20为种子层，用于所述金属凸块30的成型。金属化层20可以为组合层包括第一层和设置在所述第一层之上的第二层，其中第一层为钛、钛钨等其他钛的金属合金或者化合物制成，所述第二层材质包括但不限于铜、金等金属。
所述金属凸块30成型在所述金属化层20的上表面并具有位于所述钝化层开口104的底部。金属凸块30的底部的尺寸不大于钝化层开口104的尺寸，具体的所述金属凸块30横截面的尺寸小于所述钝化层开口104的尺寸。金属焊盘102自所述钝化层开口104向外暴露，因此金属凸块30可以直接设置在金属焊盘102之上。扩大护层钝化层上的开窗，使同样尺寸的凸块结构全部生长在焊盘102上，在封装压合时，压合全部承接在焊盘102上，不会导致线路及钝化层的裂解。
由于金属凸块30直接设置在金属焊盘102之上避免了金属凸块30对钝化层103的影响，由于金属凸块30不设置在钝化层103之上，因此可以避免在金属凸块30与钝化层103之间设置由PI材料形成的缓冲层，从而能够减少PI材料的使用，进而能够有效的避免因受本国技术限制造成的PI材料供应不上的情况，同时由于PI材料主要依赖国外进口，其成本较大，降低了PI材料的使用能够有效的降低芯片制造过程中的成本。
由于金属凸块30设置在钝化层开口104内，金属凸块30的尺寸小于钝化层开口104的尺寸，为了避免焊盘102的直接向外暴露造成金属焊盘102的氧化腐蚀。本发明实施例中将金属焊盘102之上的金属化层20设置成至少完全覆盖钝化层开口104，现有技术中金属化层20一般与金属凸块30的尺寸相一致，本实施例将金属化层20进行外扩设计，金属化层20的尺寸大于金属凸块30的底部的尺寸并不小于钝化层开口104的尺寸，从而形成覆盖在焊盘102之上的一层保护层能够有效的避免焊盘102直接暴露。
具体的，金属化层20的尺寸大于钝化层开口104的尺寸，并且部分所述金属化层20覆盖在所述钝化层103的上表面，且仅部分位于钝化层开口104内的金属化层20的上表面形成有所述金属凸块30。在本实施例金属凸块30的尺寸设置成小于钝化层开口104的尺寸，当然在另一实施例中金属凸块30的尺寸还可以设置成与钝化层开口104的尺寸相一致。
由于金属凸块30的尺寸小于钝化层开口104的尺寸，因此会造成位于所述金属凸块30之外的部分金属化层20直接向外暴露，该部分向外暴露的金属化层20能够覆盖在金属凸块30之外的焊盘102之上从而起到保护焊盘102的作用。
本发明的另一实施例还公开了上述的金属凸块的制造方法，包括如下步骤：
S101：提供一裸芯片10，如图2所示，该裸芯片包括一基板101，其中基板101的上表面形成有焊盘102和钝化层103，所述焊盘102自钝化层103上的钝化层开口104向外暴露；
S102：在钝化层103的上表面及焊盘102的上表面覆盖金属化层20，如图3所示；金属化层20通过金属溅射工艺成型在裸芯片10之上；
S103：在金属化层20的上表面成型第一光阻层40，第一光阻成40为覆盖在金属化层20之上的光刻胶；
S104：通过曝光显影去除目标位置的第一光阻层40以形成窗格401如图4所示；其中目标位置与钝化层开口104位置相对，目标位置为钝化层开口104所覆盖的区域，也就是目标位置在基板101上的投影正好落在钝化层开口104内，焊盘102上与目标位置相对设置的区域用于生长金属凸块30。所述窗格401的尺寸小于钝化层开口104的尺寸。所述窗格401设置在所述钝化层开口104的中心位置。这样在金属凸块30成型后金属凸块30能设置在钝化层开口104的中心位置，能够更方便的实现芯片的封装。
具体的，透过光罩对第一光组层40进行高强光线(如，紫外线)曝光，其中，与部分钝化层开口104位置相对的目标位置的第一光阻层40被光罩上不透光区域所覆盖。而后，将整个裸芯片放入显影液中进行显影，则目标位置上的未经曝光的光刻胶即被显影液去除，从而在目标区域形成窗格401。
S105：在窗格401内成型金属凸块30，如图5所示，金属凸块30可以采用电镀工艺成型。所述金属凸块30可以根据需要设置多层，在本实施例中共设置有两层电镀层，具体的金属化包括第一电镀层301和成型在第一电镀层301之上的第二电镀层302；所述第一电镀层301采用金属铜、镍、金的一种或多种；所述第二电镀层302采用金属锡、银、铅的一种或多种。
S106：去除剩余第一光阻层40，在第一光阻层40去除后所述金属凸块30之外的金属化层20向外暴露，如图6所示，在所述金属化层20的上表面形成第二光阻层50，如图7所示，第二光阻层50为覆盖在金属化层20上表面的光刻胶。
S107：去除预设位置之外的金属化层20之上的第二光阻层50，以使预设位置之外的金属化层20向外暴露，如图8所示；其中预设位置至少要涵盖金属凸块之外的钝化层开口104，也就是保留至少能涵盖钝化层开口104的位置的第二光阻层50。将预设位置之外的第二光阻层50去除以暴露预设位置之外的金属化层20。
具体的透过光罩对第二光阻层50进行高强光线曝光，其中，预设位置之外的区域被光罩上不透光区域所覆盖；采用显影液进行显影，使预设位置之外的未经曝光的光刻胶即被显影液去除。
通过第二光阻层50的设置能够有效的控制需要去除的金属化层20的位置，现有技术中在金属凸块30成型之后一般会将金属凸块30覆盖区域之外的所有的金属化层20都去除掉，在本实施例中由于需要保存部分金属凸块30覆盖区域之外的金属化层20以形成对焊盘102进行保护，因此只需要去除部分金属化层20。在金属凸块30成型后通过设置第二光阻层50以方便的实现控制待去除的金属化层20的显露，从而更好的实现金属化层20的选择性去除。
S108：去除预设位置之外的金属化层20，如图9所示；由于第二光阻层50的设置在对金属化层20进行刻蚀时能够选择性的进行去除，以保留预设位置的金属化层20进而形成对焊盘102的保护。
S109：去除剩余第二光阻层50，如图10所示，最后采用回流工艺将金属凸块30成型为金属球。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (10)

1.一种金属凸块结构，其特征在于，包括：
裸芯片，具有基板和设置在所述基板上表面的焊盘、钝化层，所述焊盘自所述钝化层上的钝化层开口向外暴露；
金属化层，至少覆盖在所述金属焊盘的上表面并完全覆盖所述钝化层开口；
金属凸块，成型在所述金属化层的上表面并具有位于所述钝化层开口的底部。
2.根据权利要求1所述的金属凸块结构，其特征在于，部分所述金属化层覆盖在所述钝化层的上表面，且仅部分位于钝化层开口内的金属化层的上表面形成有金属凸块。
3.根据权利要求1所述的金属凸块结构，其特征在于，位于所述金属凸块之外的金属化层向外暴露。
4.根据权利要求1所述的金属凸块结构，其特征在于，所述金属凸块横截面的尺寸小于所述钝化层开口的尺寸。
5.根据权利要求1所述的金属凸块结构，其特征在于，所述金属凸块包括第一电镀层和成型在第一电镀层之上的第二电镀层；所述第一电镀层采用金属铜、镍、金的一种或多种；所述第二电镀层采用金属锡、银、铅的一种或多种。
6.一种如权利要求1至5所述的金属凸块结构的制造方法，其特征在于，包括如下步骤：
提供基板，基板的上表面形成有焊盘和钝化层，所述焊盘自钝化层上的钝化层开口向外暴露；
在钝化层的上表面及焊盘的上表面覆盖金属化层；
在金属化层的上表面成型第一光阻层，去除目标位置的第一光阻层以形成窗格并在窗格内成型金属凸块；
去除剩余第一光阻层后在所述金属化层的上表面形成第二光阻层；
去除预设位置之外的金属化层之上的第二光阻层，以使预设位置之外的金属化层向外暴露；
在去除预设位置之外的金属化层后去除剩余第二光阻层。
7.根据权利要求6所述的金属凸块结构的制造方法，其特征在于，所述预设位置至少覆盖金属凸块之外的钝化层开口。
8.根据权利要求6所述的金属凸块结构的制造方法，其特征在于，所述窗格的尺寸小于钝化层开口的尺寸。
9.根据权利要求8所述的金属凸块结构的制造方法，其特征在于，所述窗格设置在所述钝化层开口的中心位置。
10.根据权利要求5所述的金属凸块结构的制造方法，其特征在于，“保留预设位置处的金属化层之上的第二光阻层，以使预设位置之外的金属化层向外暴露”包括如下步骤：
透过光罩对第二光阻层进行曝光，其中，预设位置之外的区域被光罩上不透光区域所覆盖；
采用显影液进行显影，使预设位置之外的未经曝光的光刻胶即被显影液去除。
CN202110381027.XA 2021-04-09 2021-04-09 一种金属凸块结构及制造方法 Withdrawn CN113113383A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110381027.XA CN113113383A (zh) 2021-04-09 2021-04-09 一种金属凸块结构及制造方法
PCT/CN2022/085732 WO2022214058A1 (zh) 2021-04-09 2022-04-08 金属凸块结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110381027.XA CN113113383A (zh) 2021-04-09 2021-04-09 一种金属凸块结构及制造方法

Publications (1)

Publication Number Publication Date
CN113113383A true CN113113383A (zh) 2021-07-13

Family

ID=76714774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110381027.XA Withdrawn CN113113383A (zh) 2021-04-09 2021-04-09 一种金属凸块结构及制造方法

Country Status (2)

Country Link
CN (1) CN113113383A (zh)
WO (1) WO2022214058A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022134940A1 (zh) * 2020-12-23 2022-06-30 矽磐微电子(重庆)有限公司 裸片及其制作方法、芯片封装结构及其制作方法
CN114783892A (zh) * 2022-04-25 2022-07-22 宁波芯健半导体有限公司 一种晶圆及提高芯片倒装均一性的方法
WO2022214058A1 (zh) * 2021-04-09 2022-10-13 颀中科技（苏州）有限公司 金属凸块结构及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221912A (zh) * 2007-01-12 2008-07-16 百慕达南茂科技股份有限公司 多层凸块结构及其制造方法
CN101241865A (zh) * 2007-02-05 2008-08-13 百慕达南茂科技股份有限公司 平顶凸块结构及其制造方法
CN202839738U (zh) * 2012-09-29 2013-03-27 江阴长电先进封装有限公司 一种微凸点芯片封装结构
CN103474367A (zh) * 2013-09-27 2013-12-25 江阴长电先进封装有限公司 一种芯片的微凸点封装结构的成形方法
US20160148888A1 (en) * 2014-11-20 2016-05-26 Seung-Kwan Ryu Semiconductor devices and methods for fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784089B2 (en) * 2003-01-13 2004-08-31 Aptos Corporation Flat-top bumping structure and preparation method
CN202930373U (zh) * 2012-09-29 2013-05-08 江阴长电先进封装有限公司 一种带有金属保护层的微凸点芯片封装结构
CN103035604B (zh) * 2012-12-17 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装结构及其制作工艺
CN113113383A (zh) * 2021-04-09 2021-07-13 颀中科技（苏州）有限公司 一种金属凸块结构及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221912A (zh) * 2007-01-12 2008-07-16 百慕达南茂科技股份有限公司 多层凸块结构及其制造方法
CN101241865A (zh) * 2007-02-05 2008-08-13 百慕达南茂科技股份有限公司 平顶凸块结构及其制造方法
CN202839738U (zh) * 2012-09-29 2013-03-27 江阴长电先进封装有限公司 一种微凸点芯片封装结构
CN103474367A (zh) * 2013-09-27 2013-12-25 江阴长电先进封装有限公司 一种芯片的微凸点封装结构的成形方法
US20160148888A1 (en) * 2014-11-20 2016-05-26 Seung-Kwan Ryu Semiconductor devices and methods for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022134940A1 (zh) * 2020-12-23 2022-06-30 矽磐微电子(重庆)有限公司 裸片及其制作方法、芯片封装结构及其制作方法
WO2022214058A1 (zh) * 2021-04-09 2022-10-13 颀中科技（苏州）有限公司 金属凸块结构及制造方法
CN114783892A (zh) * 2022-04-25 2022-07-22 宁波芯健半导体有限公司 一种晶圆及提高芯片倒装均一性的方法
CN114783892B (zh) * 2022-04-25 2023-06-27 宁波芯健半导体有限公司 一种晶圆及提高芯片倒装均一性的方法

Also Published As

Publication number Publication date
WO2022214058A1 (zh) 2022-10-13

Similar Documents

Publication Publication Date Title
CN113113383A (zh) 一种金属凸块结构及制造方法
JP4809957B2 (ja) 半導体装置の製造方法
US6989326B2 (en) Bump manufacturing method
US8791370B2 (en) Carrier tape for tab-package and manufacturing method thereof
US20110212615A1 (en) Manufacturing method of a bump structure having a reinforcement member
US7132358B2 (en) Method of forming solder bump with reduced surface defects
US8399348B2 (en) Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
US6639314B2 (en) Solder bump structure and a method of forming the same
JP2002203869A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
KR100541396B1 (ko) 3차원 ｕｂｍ을 포함하는 솔더 범프 구조의 형성 방법
WO2020000933A1 (zh) 一种控制形变的扇出封装结构及其制造方法
US6525424B2 (en) Semiconductor device and its manufacturing method
US6929971B2 (en) Semiconductor device and its manufacturing method
CN104037091A (zh) 电连接件及其形成方法
TW201721826A (zh) 半導體裝置及其製造方法
KR19980030097A (ko) 엔비지에이 패키지의 아웃단자 형성방법
JP2002217226A (ja) はんだバンプ形成方法
US20030189249A1 (en) Chip structure and wire bonding process suited for the same
JP4626008B2 (ja) 半導体装置
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JP2010183122A (ja) 半導体装置及びその製造方法
US20050181538A1 (en) Semiconductor device for wire-bonding and flip-chip bonding package and manufacturing method thereof
US6864167B1 (en) Wafer scale solder bump fabrication method and structure
KR100527989B1 (ko) 반도체 장치의 실장 방법
KR100450242B1 (ko) 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Applicant after: CHIPMORE TECHNOLOGY Corp.,Ltd.

Applicant after: Hefei Qizhong Technology Co.,Ltd.

Address before: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Applicant before: CHIPMORE TECHNOLOGY Corp.,Ltd.

Applicant before: Hefei Qizhong Sealing Technology Co.,Ltd.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210713