CN103258750B - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN103258750B
CN103258750B CN201310007377.5A CN201310007377A CN103258750B CN 103258750 B CN103258750 B CN 103258750B CN 201310007377 A CN201310007377 A CN 201310007377A CN 103258750 B CN103258750 B CN 103258750B
Authority
CN
China
Prior art keywords
roughness
semiconductor element
sealant
semiconductor
mould
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310007377.5A
Other languages
English (en)
Other versions
CN103258750A (zh
Inventor
S.W.朴
K.Y.杨
K.H.李
J.H.李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN103258750A publication Critical patent/CN103258750A/zh
Application granted granted Critical
Publication of CN103258750B publication Critical patent/CN103258750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体器件及其制作方法。一种半导体器件包括半导体管芯。互连结构形成在半导体管芯的有源表面上。密封剂被形成在半导体管芯和互连结构上，包括与互连结构相对的第一表面。第一表面的外围部分包括设置在半导体管芯的占位空间外部的第一粗糙度。第一表面的半导体管芯部分包括设置在半导体管芯的占位空间上的小于第一粗糙度的第二粗糙度。密封剂的第一表面被设置在模具内和半导体管芯周围以接触模具的表面，其包括等于第一粗糙度的第三粗糙度和等于第二粗糙度的第四粗糙度。第一粗糙度包括小于1.0微米的粗糙度。第二粗糙度包括在1.2 ‑ 1.8微米的范围内的粗糙度。

Description

半导体器件及其制作方法
国内优先权要求
本申请要求2012年1月9日提交的临时申请No. 61/584,634的权益，其通过引用被并入此处。
技术领域
本发明总体上涉及半导体器件，更具体地说涉及半导体器件和在模塑底部填充中形成减小的表面粗糙度用于改善的C模式扫描声学显微镜（C-SAM）检查的方法。
背景技术
在现代电子产品中通常会发现有半导体器件。半导体器件在电部件的数量和密度上有变化。分立的半导体器件一般包括一种电部件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件通常包括数百到数百万的电部件。集成半导体器件的实例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池、以及数字微镜器件（DMD）。
半导体器件执行多种功能，例如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将日光转换成电、以及为电视显示器生成可视投影。在娱乐、通信、功率转换、网络、计算机、以及消费品领域中有半导体器件的存在。在军事应用、航空、汽车、工业控制器、以及办公设备中也有半导体器件的存在。
半导体器件利用半导体材料的电特性。半导体材料的原子结构允许通过施加电场或基极电流（base current）或者通过掺杂工艺来操纵（manipulated）它的导电性。掺杂把杂质引入半导体材料中以操纵和控制半导体器件的导电性。
半导体器件包括有源和无源电结构。有源结构（包括双极和场效应晶体管）控制电流的流动。通过改变掺杂水平并且施加电场或基极电流，晶体管促进或限制电流的流动。无源结构（包括电阻器、电容器、和电感器）产生执行多种电功能所必需的电压和电流之间的关系。无源和有源结构被电连接以形成电路，所述电路能够使半导体器件执行高速计算和其它有用的功能。
通常利用两个复杂的制造工艺来制造半导体器件，即前端制造和后端制造，每个可能包括数百个步骤。前端制造包括在半导体晶片的表面上形成多个管芯。每个半导体管芯通常相同并且包括通过电连接有源和无源部件形成的电路。后端制造包括从已完成的晶片单体化（singulating）单个半导体管芯并且封装管芯以提供结构支撑和环境隔离。在此使用的术语“半导体管芯”不仅指词的单数形式而且指词的复数形式，并且因此不仅可以指单个半导体器件而且可以指多个半导体器件。
半导体制造的一个目标是制造更小的半导体器件。更小的半导体器件通常消耗更少功率、具有更高的性能、并且能够被更有效地制造。另外，更小的半导体器件具有更小的占位空间（footprint），其对于更小的最终产品而言是期望的。通过改善导致产生具有更小、更高密度的有源和无源部件的半导体管芯的前端工艺可以实现更小的半导体管芯尺寸。通过改善电互连和封装材料，后端工艺可以产生具有更小占位空间的半导体器件封装。
半导体制造的另一个目标是降低制作半导体器件的成本。用于降低半导体器件的成本的一种后端制造技术是使用模塑底部填充（MUF）工艺代替毛细管型底部填充工艺（CUF）。CUF传统上用作两步工艺中的第一步以使用底部填充材料来填充半导体管芯和封装衬底之间的间隙。第二，密封剂材料用于包塑（over mold）或密封半导体管芯和封装衬底。另一方面，MUF是更简单且更节省成本的工艺，其使用单步方式来在单个密封工艺中既底部填充半导体管芯又包塑半导体管芯。在已经利用MUF密封半导体器件之后，半导体器件被检查以检测器件内的瑕疵或缺陷以便消除潜在不可靠的部分并维持质量保证。在已经经历了MUF工艺的半导体器件中出现的一种缺陷是在MUF或半导体管芯周围的密封剂中空隙的形成。另一种缺陷是在凸块结构和介电层之间的裂缝的形成，包括低介电常数（低k）裂缝，其通常由于在诸如使用C-SAM的扫描的基于声学或声音的扫描中凸块的外观而被称为“废凸块（white bump）”。因空隙、裂缝和分层而需要检查半导体器件也是对半导体器件的关心，包括聚酰亚胺（PI）层或PT涂覆的衬底或晶片。
在解决通过使用MUF既制作较小的半导体器件又降低封装成本的目标中，使用C-SAM的缺陷检测是有问题的。对于低外形封装，例如利用大约250 µm的模具厚度和大约70 µm的半导体管芯厚度制作的封装，传统的C-SAM方法不能检测空隙、废凸块和低k裂缝的存在。利用MUF且使用PI涂覆的半导体晶片形成的封装也限制了通过传统C-SAM方法对空隙、废凸块和低k裂缝的检测。不能识别MUF封装中的缺陷意味着降低的消除潜在不可靠部分、维持质量保证和减少半导体器件失效的能力。
发明内容
存在对半导体器件和在模塑底部填充中提供降低的表面粗糙度用于改善的声学检查的方法的需要。因此，在一个实施例中，本发明是一种制作半导体器件的方法，包括以下步骤：提供半导体管芯；在半导体管芯的有源表面上形成互连结构；在半导体管芯和互连结构上形成密封剂，其包括与互连结构相对的第一表面；形成第一表面的外围部分，其包括设置在半导体管芯的占位空间外部的第一粗糙度；以及形成第一表面的半导体管芯部分，其包括设置在半导体管芯的占位空间上的小于第一粗糙度的第二粗糙度。
在另一个实施例中，本发明是一种制作半导体器件的方法，包括以下步骤：提供半导体管芯；以及在半导体管芯周围形成密封剂，其包括设置在半导体管芯的占位空间外部、包含第一粗糙度的外围部分和设置在半导体管芯的占位空间上、包含小于第一粗糙度的第二粗糙度的管芯部分。
在另一个实施例中，本发明是一种包括半导体管芯的半导体器件。互连结构形成在半导体管芯的有源表面上。密封剂被设置在半导体管芯和互连结构上并进一步包括与互连结构相对的第一表面。第一表面的外围部分包括设置在半导体管芯的占位空间外部的第一粗糙度。第一表面的半导体管芯部分包括设置在半导体管芯的占位空间上的小于第一粗糙度的第二粗糙度。
在另一个实施例中，本发明是一种包括半导体管芯的半导体器件。密封剂被形成在半导体管芯周围，包括设置在半导体管芯的占位空间外部、包含第一粗糙度的外围部分和设置在半导体管芯的占位空间上、包含小于第一粗糙度的第二粗糙度的管芯部分。
附图说明
图1示出具有安装到其表面的不同类型封装的印刷电路板（PCB）；
图2a-2c示出安装到PCB的典型半导体封装的更多细节；
图3a-3c示出具有被划片街区分开的多个半导体管芯的半导体晶片；
图4a-4h示出形成具有降低的表面粗糙度的模塑底部填充的半导体器件的工艺；
图5示出包括具有降低的表面粗糙度的模塑底部填充的半导体器件；以及
图6示出包括具有降低的表面粗糙度的模塑底部填充的半导体器件的另一个实施例。
具体实施方式
参考附图在下列描述中的一个或多个实施例中描述本发明，在附图中相似的数字表示相同或类似的元件。虽然根据用来实现本发明的目的的最佳方式描述本发明，但是本领域技术人员将理解的是，它旨在覆盖可以被包含在由被下列公开和各图所支持的所附权利要求及其等效物限定的本发明的精神和范围内的替代物、变型、和等效物。
一般利用两个复杂的制造工艺制造半导体器件：前端制造和后端制造。前端制造包括在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包括有源和无源电部件，所述有源和无源电部件被电连接以形成功能电路。有源电部件，例如晶体管和二极管，具有控制电流的流动的能力。无源电部件，例如电容器、电感器、电阻器、和变压器，产生执行电路功能所必需的电压和电流之间的关系。
通过包括掺杂、沉积、光刻、刻蚀、和平面化的一系列工艺步骤在半导体晶片的表面上形成无源和有源部件。掺杂通过例如离子注入或热扩散的技术将杂质引入到半导体材料中。所述掺杂工艺改变有源器件中的半导体材料的导电性，将半导体材料转变成绝缘体、导体，或响应于电场或基极电流动态改变半导体材料导电性。晶体管包括有变化的掺杂类型和程度的区域，所述区域根据需要被设置为使晶体管能够在施加电场或基极电流时促进或限制电流的流动。
通过具有不同电特性的材料的层形成有源和无源部件。所述层可以通过部分地由被沉积的材料的类型决定的多种沉积技术形成。例如，薄膜沉积可以包括化学汽相沉积（CVD）、物理汽相沉积（PVD）、电解电镀、以及无电极电镀（electroless plating）工艺。每个层通常被图案化以形成有源部件、无源部件、或部件之间的电连接的各部分。
可以利用光刻图案化所述层，所述光刻包括在将被图案化的层上沉积光敏材料，例如光致抗蚀剂。利用光将图案从光掩模转印到光致抗蚀剂。在一个实施例中，利用溶剂将经受光的光致抗蚀剂图案部分除去，暴露将被图案化的下层的各部分。在另一个实施例中，利用溶剂将未经受光的光致抗蚀剂（负性光致抗蚀剂）图案部分除去，暴露将被图案化的下层的各部分。光致抗蚀剂的剩余物被除去，留下被图案化的层。可替换地，利用例如无电极电镀或电解电镀的技术通过直接将材料沉积到通过先前的沉积/刻蚀工艺形成的区域或空隙中来图案化一些类型的材料。
图案化是基础操作，由其除去了半导体晶片表面上的部分顶层。可以采用光刻、光掩蔽、掩蔽、氧化物或金属去除、摄影和用模版印刷、以及微光刻来除去部分半导体晶片。光刻包括在掩模版或光掩模中形成图案且将图案转印到半导体晶片的表面层中。光刻以两步工艺在半导体晶片的表面上形成有源和无源部件的水平尺度。首先，将掩模版或掩模上的图案转印到光致抗蚀剂层中。光致抗蚀剂是当被暴露于光时结构和性能都发生改变的光敏材料。改变光致抗蚀剂的结构和性能的工艺发生为负性作用光致抗蚀剂或正性作用光致抗蚀剂。其次，将光致抗蚀剂层转印到晶片表面中。当蚀刻工艺除去了没有被光致抗蚀剂覆盖的半导体晶片的部分顶层时发生转印。光致抗蚀剂的化学性质是这样的，当除去没有被光致抗蚀剂覆盖的半导体晶片的部分顶层时，光致抗蚀剂仍然基本保持原样且抵抗通过化学蚀刻溶液的除去。可以根据所使用的具体抗蚀剂和所需结果来改变形成、暴露、和除去光致抗蚀剂的工艺，以及除去部分半导体晶片的工艺。
在负性作用光致抗蚀剂中，光致抗蚀剂被暴露于光且以称为聚合作用的工艺从可溶状态被变成不溶状态。在聚合作用中，将未聚合的材料暴露于光或能源且聚合体形成抗蚀的交联材料。在大部分负性光致抗蚀剂中，聚合体是聚异戊二烯（polyisopreme）。利用化学溶剂或显影剂除去可溶部分（也就是未被暴露于光的部分），在抗蚀剂层中形成对应于掩模版上的不透明图案的孔。其图案存在于不透明区域中的掩模称为明场掩模。
在正性作用光致抗蚀剂中，光致抗蚀剂被暴露于光且以称为光溶解作用的工艺从相对不可溶状态被变成更可溶得多的状态。在光溶解作用中，将相对不溶解抗蚀剂暴露于合适的光能且转化成更可溶的状态。可以通过显影工艺中的溶剂来除去抗蚀剂的光溶解部分。基本的正性光致抗蚀剂聚合物是酚醛聚合物，也称为可溶酚醛树脂。利用化学溶剂或显影剂除去可溶部分（也就是暴露于光的部分），在抗蚀剂层中留下对应于掩模版上的透明图案的孔。其图案存在于透明区域中的掩模称为暗场掩模。
在除去半导体晶片未被光致抗蚀剂覆盖的顶部部分后，除去剩余光致抗蚀剂，留下图案化层。可替换地，通过采用例如无电极电镀和电解电镀的技术直接将一些类型的材料沉积到区域或空隙中来图案化所述材料，其中所述区域或空隙通过先前的沉积/蚀刻工艺形成。
在现有图案上沉积材料的薄膜可能会放大下面的图案并且引起不均匀的平面。需要均匀的平面来制造更小和更密集包装的有源和无源部件。可以利用平面化从晶片的表面除去材料和制造均匀平面。平面化包括利用抛光垫抛光晶片的表面。在抛光期间，磨料和腐蚀性化学品被添加到晶片的表面。组合的磨料机械作用和化学品腐蚀作用除去了任何不规则的表面形貌（topography），产生均匀的平面。
后端制造指的是将已完成的晶片切割或单体化成单个半导体管芯，并且然后封装半导体管芯用于结构支撑和环境隔离。为单体化半导体管芯，沿被叫做划片街区或划线的晶片非功能区域刻划和断开所述晶片。利用激光切割工具或锯条来单体化晶片。在单体化之后，单个半导体管芯被安装到封装衬底，所述封装衬底包括用来与其它系统部件互连的引脚或接触焊盘。形成在半导体管芯上的接触焊盘然后被连接到封装内的接触焊盘。可以利用焊料凸块、柱形凸块（stud bump）、导电胶、或线结合（wirebond）来制作电连接。密封剂或其它成型材料被沉积到封装上以提供物理支撑和电隔离。已完成的封装然后被插入电系统中并且半导体器件的功能可以用到其它系统部件。
图1示出具有芯片载体衬底或PCB 52的电子器件50，所述芯片载体衬底或PCB 52具有多个安装在它的表面上的半导体封装。电子器件50可以具有一种半导体封装、或多种半导体封装，这取决于应用。为了说明的目的，在图1中示出不同类型的半导体封装。
电子器件50可以是利用半导体封装来执行一个或多个电功能的独立系统。可替换地，电子器件50可以是更大系统的子部件。例如，电子器件50可以是蜂窝式电话、个人数字助理（PDA）、数码摄像机（DVC）或其它电子通信装置的一部分。可替换地，电子器件50可以是能被插入计算机中的图形卡、网络接口卡、或其它信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路（ASIC）、逻辑电路、模拟电路、RF电路、分立器件、或其它半导体管芯或电部件。对于将被市场接受的产品而言，小型化和减轻重量是必需的。半导体器件之间的距离必须被减小以实现更高的密度。
在图1中，PCB 52提供普通的衬底用于安装在PCB上的半导体封装的结构支撑和电互连。利用蒸发、电解电镀、无电极电镀、丝网印刷、或其它合适的金属沉积工艺将导电信号迹线54形成在PCB 52的表面上或各层内。信号迹线54提供半导体封装、安装的部件、以及其它外部系统部件中的每一个之间的电通信。迹线54也将电源和地连接提供给半导体封装中的每一个。
在一些实施例中，半导体器件具有两个封装级。第一级封装是用来将半导体管芯以机械和电的方式附着到中间载体的技术。第二级封装包括将所述中间载体以机械和电的方式附着到PCB。在其它实施例中，半导体器件可以仅具有第一级封装，其中管芯被以机械和电的方式直接安装到PCB。
为了说明的目的，几个类型的第一级封装，包括结合线封装56和倒装芯片58，被示出在PCB 52上。另外，几个类型的第二级封装，包括球栅阵列（BGA）60、凸块芯片载体（BCC）62、双列直插式封装（DIP）64、岸面栅格阵列（land grid array，LGA）66、多芯片模块（MCM）68、四侧无引脚扁平封装（quad flat non-leaded package，QFN）70、以及四侧扁平封装72被示出安装在PCB 52上。根据系统要求，利用第一和第二级封装形式的任何组合配置的半导体封装的任何组合、以及其它电子部件，可以被连接到PCB 52。在一些实施例中，电子器件50包括单个附着的半导体封装，虽然其它实施例要求多互连封装。通过在单个衬底上组合一个或多个半导体封装，制造商可以将预先制作的部件并入电子器件和系统中。因为所述半导体封装包括复杂功能，所以可以利用不太贵的部件和流水线制造工艺来制造电子器件。所得到的器件较少可能失效并且制造花费较少，对用户而言导致更低的成本。
图2a-2c示出示范性半导体封装。图2a示出安装在PCB 52上的DIP 64的更多细节。半导体管芯74包括包含模拟或数字电路的有源区，所述模拟或数字电路被实现为根据管芯的电设计形成在管芯内并且被电互连的有源器件、无源器件、导电层、和介电层。例如，电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器、以及形成在半导体管芯74的有源区内的其它电路元件。接触焊盘76是一层或多层的导电材料，例如铝（AL）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）、或银（Ag），并且电连接到形成在半导体管芯74内的电路元件。在DIP64的组装期间，利用金硅共晶层或粘附材料（例如热的环氧或环氧树脂）将半导体管芯74安装到中间载体78。封装体包括绝缘封装材料，例如聚合物或陶瓷。导体引线80和结合线82在半导体管芯74和PCB 52之间提供电互连。密封剂84被沉积在封装上用于通过防止湿气与粒子进入所述封装以及污染半导体管芯74或结合线82来进行环境保护。
图2b示出安装在PCB 52上的BCC 62的更多细节。半导体管芯88利用底层填充材料或环氧树脂粘附材料92被安装到载体90上。结合线94在接触焊盘96和98之间提供第一级封装互连。模塑料或密封剂100被沉积在半导体管芯88和结合线94上以为所述器件提供物理支撑和电隔离。接触焊盘102利用诸如电解电镀或无电极电镀的合适的金属沉积形成在PCB52的表面上以防止氧化。接触焊盘102电连接到PCB 52中的一个或多个导电信号迹线54。凸块104被形成在BCC 62的接触焊盘98与PCB 52的接触焊盘102之间。
在图2c中，利用倒装芯片型第一级封装将半导体管芯58面朝下地安装到中间载体106。半导体管芯58的有源区108包含模拟或数字电路，所述模拟或数字电路被实现为根据管芯的电设计形成的有源器件、无源器件、导电层、和介电层。例如，该电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器、以及在有源区108内的其它电路元件。半导体管芯58通过凸块110被电连接和机械连接到载体106。
BGA 60 利用凸块112电连接和机械连接到具有BGA型第二级封装的PCB 52。半导体管芯58通过凸块110、信号线114、以及凸块112电连接到导电信号迹线54。模塑料或密封剂116被沉积在半导体管芯58和载体106上以为所述器件提供物理支撑和电隔离。倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的导电轨迹的短导电路径以便减小信号传播距离、降低电容、并且改善总的电路性能。在另一个实施例中，半导体管芯58可以在没有中间载体106的情况下利用倒装芯片型第一级封装被以机械和电的方式直接连接到PCB 52。
图3a示出具有用于结构支撑的基底衬底材料122（例如硅、锗、砷化镓、磷化铟、或碳化硅）的半导体晶片120。多个半导体管芯或部件124形成在晶片120上，被非有源的管芯间的晶片区域或划片街区126分开，如上所述。划片街区126提供切割区域以将半导体晶片120单体化成单个半导体管芯124。
图3b示出半导体晶片120的一部分的截面图。每个半导体管芯124具有后表面128和有源表面130，所述有源表面130包含模拟或数字电路，所述模拟或数字电路被实现为根据管芯的电设计和功能形成在管芯内并且电互连的有源器件、无源器件、导电层、和介电层。例如，该电路可以包括一个或多个晶体管、二极管、和形成在有源130内的其它电路元件以实现模拟电路或数字电路，例如数字信号处理器（DSP）、ASIC、存储器、或其它信号处理电路。半导体管芯124也可以包括集成无源器件（IPD），例如电感器、电容器、和电阻器，用于RF信号处理。在一个实施例中，半导体管芯124是倒装芯片型器件。
利用PVD、CVD、电解电镀、无电极电镀工艺、或其他合适的金属沉积工艺将导电层132形成在有源表面130上。导电层132可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag、或其它合适的导电材料。导电层132用作电连接到有源表面130上的电路的接触焊盘。导电层132可以被形成为并排地设置成与半导体管芯124的边缘相距第一距离的接触焊盘，如图3b中所示。可替换地，导电层132可以被形成为以多行偏移的接触焊盘使得第一行接触焊盘被设置成与管芯的边缘相距第一距离，并且与第一行交替的第二行接触焊盘被设置成与管芯的边缘相距第二距离。
使用蒸发、电解电镀、无电极电镀、球滴或丝网印刷工艺，在接触焊盘132上沉积导电凸块材料。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料，及其组合，带有可选的焊剂溶液。例如，凸块材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。利用合适的附着或结合工艺将凸块材料结合到接触焊盘132。在一个实施例中，通过将凸块材料加热到它的熔点以上，所述凸块材料回流以形成球或凸块134。在一些应用中，凸块134被二次回流以改善到接触焊盘132的电接触。凸块134也可以被压缩结合或热压缩结合到接触焊盘132。凸块134表示一种可以形成在接触焊盘132上的互连结构。所述互连结构也可以使用柱形凸块、微凸块、或其它电互连。
在图3c中，使用锯条或激光切割工具136通过划片街区126将半导体晶片120单体化成单个半导体管芯124。
相对于图1和图2a-2c，图4a-4h示出形成包括具有降低的表面粗糙度用于改善的声学检查的工艺的模塑底部填充的半导体器件。图4a示出包含临时或牺牲基底材料的衬底或者载体140的一部分的截面图，所述临时或牺牲基底材料例如是硅、锗、砷化镓、磷化铟、碳化硅、树脂、氧化铍、玻璃或者用于结构支撑的其它合适的低成本、刚性材料。界面层或者双面胶带142形成在载体140之上，作为临时粘性结合膜、刻蚀停止层或释放层。
在图4b中，利用拾取和放置操作以凸块134面向载体来将来自图3a-3c的半导体管芯124放置在界面层142和载体140上并安装到界面层142和载体140。
在图4c中，载体140和半导体管芯124被置于包封模具（chase mold）146中，该包封模具包括多个入口148和150以及空腔152。包封模具146还具有上内表面154，其形成空腔152的上表面。上表面154包括光滑区域158和粗糙区域160。粗糙区域160包括在高和低区域之间的粗糙度或偏差，其等效于常规模具粗糙度。在一个实施例中，粗糙区域160包括大于1.2微米（µm）的粗糙度，并且进一步包括在1.2 - 1.8 µm范围内的粗糙度，或在1.2 - 1.6µm范围内的粗糙度。光滑区域158包括在高和低区域之间的粗糙度或偏差，其小于粗糙区域160的粗糙度。在一个实施例中，光滑区域158包括小于1.0 µm的粗糙度，并且在另一个实施例中，包括小于0.5 µm的粗糙度，以及在又一个实施例中，包括0.1 µm的粗糙度。通过改变包封模具的设计或者可替换地通过研磨模具表面154的一部分来降低模具表面154的粗糙度而形成光滑区域158。
载体140被置于包封模具146中使得半导体管芯124被设置在空腔152内并且空腔152的上表面154被设置在半导体管芯124的后表面128上。光滑区域158被设置在半导体管芯124上并且包括具有大于或等于半导体管芯的占位空间的面积的面积的占位空间。粗糙区域160形成在光滑区域158的占位空间周围或者被设置在光滑区域158的占位空间的外部，使得粗糙区域被设置在于半导体管芯124之间延伸的区域上。由于光滑区域158被设置在半导体管芯124上，因此包括光滑区域158的结构和位置的模具146的图案和设计将根据设置在模具内的半导体管芯124的尺寸和数目而变化。由此，光滑区域158特别地形成在模具146的上表面154中以便与半导体管芯124的占位空间对准。如此，包括经历了MUF的具有类似的模具或密封剂厚度的不同数目或尺寸的半导体管芯的重构晶片可能不使用公共模具。相反，将使用根据半导体管芯的尺寸、占位空间和数目而被定尺寸的具有光滑区域的不同模具。
在将载体140置于包封模具146中之后，大量的密封剂或模塑料164在升高的温度和压强下从分配器166通过入口148被注入到空腔152之中、半导体管芯124之上和周围以及载体140之上。入口150可以是对于过多的密封剂164利用可选的真空辅助装置168的排出口。密封剂164可以是聚合物复合材料，例如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或具有合适填充物的聚合物。密封剂164不导电、提供物理支撑、并且在环境上保护半导体管芯124免受外部元件和污染物的影响。根据减去被半导体管芯124和凸块134占据的区域的空腔152的空间要求来测量密封剂164的量。密封剂164在升高的温度下被均匀地分散和一致地分布在空腔152内和半导体管芯124周围。可替换地，使用压缩模塑、传递模塑、或其他合适的施加器（applicator）来形成密封剂164。通过在MUF工艺中施加密封剂164使得密封剂164形成在后表面128和有源表面130两者上，消除了对底部填充工艺和单独的密封工艺的需要。结果，半导体管芯124在单个处理步骤中被有效地包围在密封剂164内，其简化了制造并降低了成本。而且，如下面更详细地讨论的，密封剂164的与包封模具146的表面154接触的部分被形成为具有等于模具的粗糙度或镜像模具的粗糙度的纹理或粗糙度。
在图4d中，半导体管芯124和密封剂164从模具146被除去作为复合衬底或重构晶片170。重构晶片170包括包含光滑半导体管芯区域178和粗糙外围区域180的上表面174。半导体管芯区域178和外围区域180的粗糙度由模具146的粗糙度确定，即分别由光滑区域158和粗糙区域160确定。外围区域180包括等于或基本上等于粗糙区域160的粗糙度（其是常规模具的粗糙度）的粗糙度。在一个实施例中，外围区域180包括大于1.2 µm的粗糙度，例如在1.2 - 1.8 µm范围内的粗糙度，或在1.2 - 1.6 µm范围内的粗糙度。光滑半导体管芯区域178包括小于外围区域180的粗糙度且等于或基本上等于光滑区域158的粗糙度的粗糙度。在一个实施例中，半导体管芯区域178包括小于1.0 µm的粗糙度，并且在另一个实施例中，包括小于0.5 µm的粗糙度，以及在又一个实施例中，包括0.1 µm的粗糙度。由此，通过在分散密封剂164之前提供具有被设置在半导体管芯124的占位空间上的光滑区域158的模具146，当密封剂164被分散在空腔152内和半导体管芯周围时，重构晶片170被形成为具有被设置在半导体管芯124的占位空间上的光滑半导体管芯区域178。总距离或投射高度H1从半导体管芯区域178的低点延伸到外围区域180的高点。在一个实施例中，距离H1必须小于10µm。而且，半导体管芯区域178被形成为具有小于外围区域180的平均高度的平均高度，使得半导体管芯区域被形成在密封剂164的第一平均厚度T1上，而外围部分被形成在密封剂的大于T1的第二平均厚度T2上。
作为MUF工艺的一部分的形成重构晶片170的半导体管芯区域178比在从常规模具除去重构晶片之后研磨密封剂164的表面更多产和实用。由此，使用模具146降低了制造成本并提高了生产量。通过使用具有光滑区域158和粗糙区域160的模具146形成光滑管芯区域178，与如果模具的整个上表面用光滑或光亮表面制成相比，模具不太容易受玷污和刮痕影响。使用不太容易受玷污和刮痕影响的设计在半导体封装经历外部视觉检查（EVI）时减少了产量损失的问题。而且，使用具有光滑区域158和粗糙区域160两者的模具而不是使用具有光滑或光亮（即包括小于1.0 µm的粗糙度）的整个上表面的模具降低了被密封的半导体管芯124插入在模具内的问题。通过减少插入在模具内的密封管芯的数目，减少了模具的额外清洁并提高了生产率。
在图4e中，通过化学腐蚀、机械剥离、CMP、机械研磨、热烘焙、激光扫描、或湿法脱模来除去载体140和界面层142，以暴露凸块134和密封剂164。装配互连结构184形成在重构晶片170上并接触密封剂164和凸块134。装配互连结构184包括使用诸如溅射、电解电镀和无电极电镀的图案化和金属沉积工艺形成的导电层或再分配层（RDL）186。导电层186可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其它合适的导电材料。导电层186电连接到凸块134。根据半导体管芯124的设计和功能，导电层186的其它部分可以共电或电隔离。
装配互连结构184进一步包括使用PVD、CVD、印刷、旋涂、喷涂、烧结或热氧化形成在导电层186之间用于电隔离的绝缘或钝化层188。绝缘层188包含一层或多层的二氧化硅（SiO2）、氮化硅（Si3N4）、氮氧化硅（SiON）、五氧化二钽（Ta2O5）、氧化铝（Al2O3）、或者其它具有类似绝缘和结构特性的材料。
尽管图4e示出装配互连结构184在将半导体管芯124密封在模具146中之后被形成在重构晶片170上，但是装配互连结构也可以在密封之前被形成。在一个实施例中，装配互连结构184在半导体管芯124被安装到临时载体140之前被形成在临时载体140和界面层142上，使得半导体管芯被安装到临时载体上的装配互连结构。于是半导体管芯124、装配互连结构184和临时载体140一起被置于模具146中用于上面参考图4c和4d描述的MUF工艺。
在图4f中，使用蒸发、电解电镀、无电极电镀、球滴或丝网印刷工艺将导电凸块材料沉积在互连结构184的导电层186上并电连接到该导电层186。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料，及其组合，带有可选的焊剂溶液。例如，凸块材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。利用合适的附着或结合工艺将凸块材料结合到导电层186。在一个实施例中，通过将凸块材料加热到它的熔点以上，所述凸块材料回流以形成球或凸块190。在一些应用中，凸块190被二次回流以改善到导电层186的电接触。凸块下金属化（UBM）层可以形成在凸块190下面。凸块190也可以被压缩结合到导电层186。凸块190表示一种可以形成在导电层186上的互连结构。所述互连结构也可以使用柱形凸块、微凸块、或其它电互连。
图4g示出了来自图4f的具有多个半导体管芯124的重构晶片170的平面图。特别地，半导体管芯124被设置在密封剂164的光滑半导体管芯区域178的占位空间内。通过将密封剂164的粗糙外围区域180限制在半导体管芯124的占位空间周围和外部，重构晶片170的声学检查的结果被改善。更特别地，光滑半导体管芯区域178产生允许检测低k裂缝以及检测半导体管芯124和凸块134周围的密封剂164中的小空隙（例如包括大于或等于大约95-100 µm的直径的空隙）的较清楚的C-SAM图像。
图4h示出连同装配互连结构184和凸块190一起的重构晶片170，使用锯条或激光切割工具194通过密封剂164和装配互连结构184将重构晶片170单体化成单个半导体器件或封装196。
图4h还示出通过扫描设备198来检查封装196。封装196的检查发生于在重构晶片级的单体化之前，或者可替换地，发生在单体化成单个封装196之后。扫描设备198利用声波或其他合适的手段扫描封装196以检测封装内的空隙、裂缝和分层。在一个实施例中，扫描设备198是扫描声学层析（scanning acoustic tomographic，SAT）设备，其产生被引导到封装196的超声波的脉冲并且然后接收从封装反弹回的反射超声波。由于超声波没有传播通过空气，被扫描设备198接收的反射信号包括得自封装196内的空气的高对比度的区域，所述封装196内的空气允许检测封装内的空隙、低k裂缝和分层。针对空隙或其他缺陷筛选通过MUF工艺密封的半导体封装的能力是确保半导体封装质量的重要因素。当在检查期间不能检测到MUF中的空隙时，认为使用MUF用于半导体封装是不太切实可行的制造工艺，因为不能测量半导体封装的质量。
由扫描设备198接收的用于检测半导体封装196中的空隙和缺陷的反射信号受封装表面174的粗糙度和封装厚度或外形影响。由扫描设备198接收的用于检测封装196中的缺陷的反射信号的质量随封装厚度的降低而降低。对于利用450-530 µm的模具厚度形成的封装和具有150-280 µm的厚度的半导体管芯，利用110 MHz的频率和8 mm的焦距产生的SAT图像包括足以检测直径大约为150 µm的最小空隙尺寸的分辨率。对于包括利用大约250 µm的模具厚度、70 µm的半导体管芯厚度和大约1.8 µm的常规封装表面粗糙度形成的封装的较低外形封装，在110 MHz和180 MHz的频率下产生的C-SAM图像没有有效地识别空隙，并且由此不是用于利用MUF识别封装中的空隙的切实可行的筛选工艺。在较低外形封装中为什么没有检测到空隙的一个原因是因为由MUF的表面粗糙度引起的声音噪声降低了反射信号的质量，由此阻止了利用C-SAM检测到空隙。通过将半导体管芯区域178中的密封剂上表面174的粗糙度降低到小于1.0 µm或0.5 µm，产生较清晰的较高质量的C-SAM图像，其允许检测到空隙、裂缝和分层，否则所述空隙、裂缝和分层将保持不被检测到，尤其是在低外形MUF封装中。通过形成具有0.1 µm的表面粗糙度的半导体管芯区域178，具有95-100 µm的最小直径的空隙被可靠地检测到，使得MUF成为包括大约250 µm的模具厚度和大约70 µm的半导体管芯厚度的较低外形封装的切实可行的工艺选择。当存在PI层，例如5 µm的PI层，作为半导体封装196的一部分时，具有95-100 µm的最小直径的空隙的检测甚至是可能的。
而且，通过形成具有0.1 µm的表面粗糙度的半导体管芯区域178，在180 MHz的频率下在3 毫米的焦距下执行的C-SAM成像检测到在被测试的半导体封装内层间电介质（ILD）裂缝的存在。相反地，在包括具有1.8 µm的粗糙度的常规MUF表面的半导体封装上的C-SAM成像在110 MHz或180 MHz下不检测ILD破裂的存在。因此，在一个实施例中，在180MHz的频率下逐个单元地执行SAT检查，其对于条形翘曲非常敏感并且改善了检查期间对ILD破裂和条形翘曲的检测。
图5示出了在从重构晶片170单体化之后半导体封装196的截面图。半导体封装196是包括MUF或密封剂164的薄封装并提供多个优于现有技术中已知的封装的优点。
特别地，半导体封装196包括具有降低的表面粗糙度用于半导体封装的改善的声学检查的模塑底部填充。通过将半导体管芯124安装到载体140并且将半导体管芯置于包封模具146中以经历MUF工艺来形成半导体封装196。包封模具146包括光滑区域158和粗糙区域160。密封剂164被注入包封模具146中并且被设置在半导体管芯124上方和周围以及载体140上方以形成重构晶片170。重构晶片170包括上表面174，其包括光滑半导体管芯区域178和粗糙外围区域180，其分别源于接触光滑区域158和粗糙区域160的密封剂。外围区域180包括在1.2 - 1.8 µm的范围内的粗糙度，并且光滑半导体管芯区域178包括小于1.0 µm的粗糙度。装配互连结构184和凸块190被设置在重构晶片170上。互连结构184在密封半导体管芯124之前或之后形成在重构晶片170上。
作为重构晶片170的一部分，半导体管芯124设置在密封剂164的光滑半导体管芯区域178的占位空间内。光滑半导体管芯区域178的降低的粗糙度产生允许检测低k破裂以及检测半导体管芯124周围和凸块134周围的密封剂164中的空隙的更清晰的C-SAM图像。在一个实施例中，可检测的空隙包括大于大约95-100 µm的直径。针对空隙或其他缺陷筛选通过MUF工艺密封的半导体封装的能力是确保半导体封装质量的重要因素。通过形成具有小于1.0 µm的表面粗糙度（包括0.1 µm的粗糙度）的半导体管芯区域178，具有95-100 µm的最小直径的空隙被可靠地检测到，使得MUF成为包括大约250 µm的模具厚度和大约70 µm的半导体管芯厚度的较低外形封装的切实可行的工艺选择。当存在PI层，例如5 µm的PI层，作为半导体封装196的一部分时，具有95-100 µm的最小直径的空隙的检测甚至是可能的。而且，通过形成具有0.1 µm的表面粗糙度的半导体管芯区域178，C-SAM成像也可以检测到在被测试的半导体封装内ILD裂缝的存在。
图6示出了半导体器件或封装200的截面图，其类似于来自图5的半导体封装196，并且通过类似于图4a-4h所示的工艺的工艺而形成。半导体封装200是包括具有降低的表面粗糙度用于半导体封装的改善的声学检查的MUF或密封剂164的薄封装。半导体管芯区域202和粗糙外围区域204均包括分别类似于半导体管芯区域178和外围区域180的粗糙度，使得半导体管芯区域202的高和低区域之间的粗糙度或偏差小于外围区域204的高和低区域之间的粗糙度或偏差。半导体管芯区域202包括小于1.0 µm的粗糙度，并且在另一个实施例中包括小于0.5 µm的粗糙度，以及在又一个实施例中包括0.1 µm的粗糙度。类似地，外围区域204包括大于1.2 µm的粗糙度，例如在1.2 - 1.8 µm的范围内或者在1.2 - 1.6 µm的范围内的粗糙度。半导体管芯区域202的占位空间包括大于或等于半导体管芯124的占位空间的面积的面积，使得半导体管芯124的占位空间基本上或完全被设置在半导体管芯区域202的占位空间内。
半导体封装200不同于半导体封装196之处在于源于接触用于半导体管芯124的密封的MUF工艺的包封模具的光滑区域和粗糙区域的密封剂164的光滑半导体管芯区域202和粗糙外围区域204的相对取向。在半导体封装200中，半导体管芯区域202被形成为具有大于外围区域204的高度的高度。由此，半导体管芯区域202形成在密封剂的第一平均厚度T3上，而外围部分2047形成在密封剂的第二平均厚度T4上，T4小于T3。高度或距离H2在突出的半导体管芯区域202上的高点和外围区域204上的低点之间延伸。在一个实施例中，高度H2小于10 µm。
通过形成具有小于1.0 µm的表面粗糙度（包括0.1 µm的粗糙度）的半导体管芯区域202，具有95-100 µm的最小直径的空隙被可靠地检测到，使得MUF成为包括大约250 µm的模具厚度和大约70 µm的半导体管芯厚度的较低外形封装的切实可行的工艺选择。当存在PI层，例如5 µm的PI层，作为半导体封装196的一部分时，具有95-100 µm的最小直径的空隙的检测甚至是可能的。而且，通过形成具有0.1 µm的表面粗糙度的半导体管芯区域202，在180 MHz的频率下在3 毫米的焦距下执行的C-SAM成像检测到在被测试的半导体封装内ILD裂缝的存在。因此，半导体封装200的形成允许使用MUF和封装检查，其使用声学或C-SAM成像来检测瑕疵或缺陷并且消除潜在不可靠的封装以维持质量保证。
虽然已经详细说明本发明的一个或多个实施例，但是本领域技术人员将理解的是，在不脱离由下列权利要求所阐述的本发明的范围的情况下可以对那些实施例进行修改和改编。

Claims (11)

1.一种制作半导体器件的方法，包括：
提供包括具有第一粗糙度的上表面的模具；
研磨所述模具的上表面的中心部分以将所述中心部分从所述第一粗糙度修改到第二粗糙度，其中所述上表面的包围所述中心部分的外部分保持在所述第一粗糙度并且所述第一粗糙度大于所述第二粗糙度；
在所述模具中设置半导体管芯，其中所述半导体管芯包括有源表面和与半导体管芯的所述有源表面相对的背面表面，并且其中半导体管芯的占位空间完全设置在上表面的中心部分的占位空间内；以及
在半导体管芯上以及向所述模具中沉积密封剂，其中所述密封剂的第一表面接触模具的上表面以形成密封剂的第一表面，所述密封剂的第一表面包括在半导体管芯的占位空间外部的第一粗糙度和在半导体管芯的背面表面上的第二粗糙度，其中所述第二粗糙度的高区域和所述第二粗糙度的低区域之间的差小于1.0微米并且其中所述第一粗糙度的高区域和所述第一粗糙度的低区域之间的差大于1.2微米。
2.根据权利要求1所述的方法，其中沉积所述密封剂进一步包括在所述密封剂的第一表面的第一粗糙度与第二粗糙度之间形成最大偏差以包括10微米的距离。
3.根据权利要求1所述的方法，其中包括第二粗糙度的所述密封剂的第一表面包括大于半导体管芯的占位空间的占位空间。
4.一种制作半导体器件的方法，包括：
提供包括具有第一粗糙度的内表面的模具；
研磨所述模具的内表面的第二区域以将所述第二区域的粗糙度减小到第二粗糙度，其中包围所述第二区域的第一区域保持在所述第一粗糙度；
提供半导体管芯；
在模具内设置半导体管芯；
在半导体管芯周围设置密封剂到模具中，其中设置在半导体管芯的占位空间外部的密封剂的外围部分接触模具的内表面的第一区域，并且设置在半导体管芯的占位空间上的密封剂的半导体管芯部分接触模具的内表面的第二区域；以及
从模具去除半导体管芯和密封剂，其中密封剂的外围部分包括基本上等于第一粗糙度的第三粗糙度并且密封剂的半导体管芯部分包括基本上等于第二粗糙度的第四粗糙度。
5.根据权利要求4所述的方法，进一步包括在从模具去除半导体管芯和密封剂之后针对缺陷扫描半导体器件。
6.根据权利要求4所述的方法，其中形成所述密封剂进一步包括在外围部分和半导体管芯部分之间形成包括小于或等于10微米的距离的偏差。
7.根据权利要求4所述的方法，进一步包括：
在密封剂的第一平均厚度上形成半导体管芯部分；以及
在密封剂的大于第一平均厚度的第二平均厚度上形成外围部分。
8.一种半导体器件，包括：
半导体管芯；和
形成在半导体管芯周围的密封剂，其中所述密封剂的表面包括在表面的在半导体管芯周围的第一部分中的第一粗糙度和在表面的在半导体管芯的背面表面上的第二部分中的小于第一粗糙度的第二粗糙度，其中所述第二粗糙度的高区域和低区域之间的偏差小于1.0微米，并且其中在表面的第一部分中的密封剂的平均高度大于在表面的第二部分中的密封剂的平均高度。
9.根据权利要求8所述的半导体器件，其中表面的第二部分的平均高度在表面的第一部分的平均高度的10微米内。
10.根据权利要求8所述的半导体器件，进一步包括形成在半导体管芯的有源表面上的互连结构。
11.根据权利要求8所述的半导体器件，其中所述第一粗糙度包括所述第一粗糙度的高区域和低区域之间的大于1.2微米的差。
CN201310007377.5A 2012-01-09 2013-01-09 半导体器件及其制作方法 Active CN103258750B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261584634P 2012-01-09 2012-01-09
US61/584634 2012-01-09
US13/720516 2012-12-19
US13/720,516 US9460972B2 (en) 2012-01-09 2012-12-19 Semiconductor device and method of forming reduced surface roughness in molded underfill for improved C-SAM inspection

Publications (2)

Publication Number Publication Date
CN103258750A CN103258750A (zh) 2013-08-21
CN103258750B true CN103258750B (zh) 2017-12-12

Family

ID=48743376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310007377.5A Active CN103258750B (zh) 2012-01-09 2013-01-09 半导体器件及其制作方法

Country Status (4)

Country Link
US (1) US9460972B2 (zh)
KR (1) KR101883014B1 (zh)
CN (1) CN103258750B (zh)
TW (1) TWI575614B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957531B2 (en) * 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
US9111939B2 (en) 2012-07-27 2015-08-18 Intel Corporation Metallization of fluorocarbon-based dielectric for interconnects
KR102153562B1 (ko) * 2014-03-20 2020-09-09 삼성전자주식회사 반도체 검사 장비 및 이를 이용한 반도체 소자의 검사 방법
KR101628274B1 (ko) * 2014-05-13 2016-06-08 주식회사 에스에프에이반도체 반도체 패키지 및 그 제조방법
KR102424402B1 (ko) * 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10134649B2 (en) * 2016-01-06 2018-11-20 International Business Machines Corporation Scanning acoustic microscope sensor array for chip-packaging interaction package reliability monitoring
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
DE102016118784A1 (de) * 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
US10686105B2 (en) * 2018-06-18 2020-06-16 Advanced Semiconductor Engineering, Inc. Optical package device
KR102540839B1 (ko) 2018-08-20 2023-06-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11552045B2 (en) * 2020-08-17 2023-01-10 Micron Technology, Inc. Semiconductor assemblies with redistribution structures for die stack signal routing
CN114178710A (zh) * 2020-08-24 2022-03-15 奥特斯(中国)有限公司 部件承载件及其制造方法
US11562987B2 (en) 2021-04-16 2023-01-24 Micron Technology, Inc. Semiconductor devices with multiple substrates and die stacks

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381069A (zh) * 2000-03-17 2002-11-20 松下电器产业株式会社 内置电元件的组件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765801B1 (en) * 2001-06-25 2004-07-20 Amkor Technology, Inc. Optical track drain package
TW498516B (en) * 2001-08-08 2002-08-11 Siliconware Precision Industries Co Ltd Manufacturing method for semiconductor package with heat sink
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
GB0505517D0 (en) * 2005-03-17 2005-04-27 Dupont Teijin Films Us Ltd Coated polymeric substrates
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
TWI309880B (en) * 2006-09-11 2009-05-11 Siliconware Precision Industries Co Ltd Semiconductor chip and package structure and fabrication method thereof
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US8409920B2 (en) * 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US20090085231A1 (en) * 2007-09-28 2009-04-02 Chin-Tien Chiu Method of reducing memory card edge roughness by particle blasting
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US8105853B2 (en) * 2008-06-27 2012-01-31 Bridgelux, Inc. Surface-textured encapsulations for use with light emitting diodes
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8778199B2 (en) * 2009-02-09 2014-07-15 Emoore Solar Power, Inc. Epitaxial lift off in inverted metamorphic multijunction solar cells
US7875970B2 (en) * 2009-06-10 2011-01-25 Green Arrow Asia Limited Integrated circuit package having a castellated heatspreader
US8115260B2 (en) * 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
TWI445139B (zh) * 2010-06-11 2014-07-11 Advanced Semiconductor Eng 晶片封裝結構、晶片封裝模具與晶片封裝製程
CN102315354B (zh) * 2010-06-29 2013-11-06 展晶科技(深圳)有限公司 发光二极管的封装结构
KR20120050755A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
US8633100B2 (en) * 2011-06-17 2014-01-21 Stats Chippac Ltd. Method of manufacturing integrated circuit packaging system with support structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381069A (zh) * 2000-03-17 2002-11-20 松下电器产业株式会社 内置电元件的组件及其制造方法

Also Published As

Publication number Publication date
TW201338062A (zh) 2013-09-16
TWI575614B (zh) 2017-03-21
KR101883014B1 (ko) 2018-07-30
US20130175701A1 (en) 2013-07-11
US9460972B2 (en) 2016-10-04
KR20130081671A (ko) 2013-07-17
CN103258750A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
CN103258750B (zh) 半导体器件及其制作方法
CN102738067B (zh) 半导体器件以及用于形成半导体封装的方法
TWI643271B (zh) 熱增強型全模製扇出模組
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
CN102194740B (zh) 半导体器件及其形成方法
CN109637985B (zh) 一种芯片扇出的封装结构及其制造方法
CN102709200B (zh) 半导体器件和形成设置在半导体管芯上的绝缘层的方法
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
CN102194717A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN101989558A (zh) 半导体器件及其制造方法
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
TWI674658B (zh) 完全模製微型化半導體模組
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN102543772A (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
TW201812888A (zh) 製作半導體元件的方法
CN102163561A (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
CN103178047A (zh) 半导体器件及其制作方法
CN101996894A (zh) 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法
CN101232002A (zh) 一具有标示结构之封装及其方法
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
US11508665B2 (en) Packages with thick RDLs and thin RDLs stacked alternatingly

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Singapore, Singapore

Patentee after: Stats Chippac Ltd.

Address before: Singapore, Singapore

Patentee before: STATS ChipPAC Pte. Ltd.