CN101419924A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101419924A
CN101419924A CNA2007100475142A CN200710047514A CN101419924A CN 101419924 A CN101419924 A CN 101419924A CN A2007100475142 A CNA2007100475142 A CN A2007100475142A CN 200710047514 A CN200710047514 A CN 200710047514A CN 101419924 A CN101419924 A CN 101419924A
Authority
CN
China
Prior art keywords
layer
metal
metal barrier
tantalum
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100475142A
Other languages
English (en)
Other versions
CN101419924B (zh
Inventor
聂佳相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100475142A priority Critical patent/CN101419924B/zh
Publication of CN101419924A publication Critical patent/CN101419924A/zh
Application granted granted Critical
Publication of CN101419924B publication Critical patent/CN101419924B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的制造方法，包括：提供半导体结构，在所述半导体结构上具有介质层，在所述介质层中具有金属互连线；在所述金属互连线和介质层上形成铝金属层；在所述铝金属层上形成金属阻挡层；图形化所述金属阻挡层和铝金属层，形成引线焊垫；在所述金属阻挡层和介质层上、引线焊垫和金属阻挡层的侧壁形成钝化层；在所述钝化层中形成底部露出所述金属阻挡层的开口。本发明可避免或减少在铝引线焊垫表面或在铝引线焊垫中形成缺陷，提高并增强形成的铝引线焊垫的电学稳定性。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造方法。
背景技术
铝金属具有电阻率低、易于刻蚀以及与介质材料具有较好的粘附特性等优点，在半导体集成电路的制造工艺中，常常采用铝作为后段的互连金属材料和引线焊垫材料。
铝互连线或铝引线焊垫一般通过沉积铝层、光刻和刻蚀的工艺形成。在专利号为5785236的美国专利中，公开了一种铝引线焊垫的制造方法。图1至图4为与所述的美国专利公开的铝引线焊垫的制造方法相关的结构的剖面示意图。
如图1所示，提供集成电路衬底10，在所述衬底10上形成有中间介电层14，通过镶嵌工艺在所述中间介电层14中形成铜互连线12。
如图2所示，在所述中间介电层14和铜互连线12上形成铝层20。
如图3所示，通过光刻工艺形成焊垫图案22，并刻蚀所述铝层20，形成铝焊垫20’，所述铝焊垫20’位于所述铜互连线12上方。
接着，去除所述焊垫图案22。
如图4所示，在所述铝焊垫20’、中间介电层14以及铜互连线12上形成钝化层26，并通过光刻和刻蚀工艺在所述钝化层26中形成开口32，所述开口32的底部露出所述铝焊垫20’。
然而，由于铝层20中铝的晶粒尺寸较大，达数微米，晶粒与晶粒之间的间隙也较大，在对钝化层26进行刻蚀形成开口时，刻蚀工艺产生的副产物会沿着晶粒间隙进入到铝焊垫20’中，产生缺陷，会引起铝焊垫20’的导电性能下降，影响外引线与半导体器件的电连接。
发明内容
本发明提供一种半导体器件的制造方法，可避免或减少在钝化层中形成开口时在铝引线焊垫中形成缺陷。
本发明提供的一种半导体器件的制造方法，包括：
提供半导体结构，在所述半导体结构上具有介质层，在所述介质层中具有金属互连线；
在所述金属互连线和介质层上形成铝金属层；
在所述铝金属层上形成金属阻挡层；
图形化所述金属阻挡层和铝金属层，形成引线焊垫；
在所述金属阻挡层和介质层上、引线焊垫和金属阻挡层的侧壁形成钝化层；
在所述钝化层中形成底部露出所述金属阻挡层的开口。
可选的，形成所述金属阻挡层的工艺与形成所述铝金属层的工艺在同一工艺腔中原位进行或在不同的工艺腔中分别进行。
可选的，形成所述金属阻挡层的方法为物理气相沉积、化学气相沉积、电镀中的一种。
可选的，所述金属阻挡层为一层或多层。
可选的，所述金属阻挡层为钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂中的一种。
可选的，所述金属阻挡层为：
钽金属层和氮化钽层的交替堆叠结构；或
钽金属层-氮化钽层-钽金属层的堆叠结构；或
钛金属层和氮化钛层的交替堆叠结构；或
钛金属层-氮化钛层-钛金属层的交替堆叠结构。
可选的，进一步包括：去除所述开口底部的金属阻挡层。
本发明还提供一种半导体器件的制造方法，包括：
提供半导体结构，在所述半导体结构上具有介质层，在所述介质层中具有金属互连线；
在所述金属互连线和介质层上形成铝金属层；
图形化所述铝金属层，形成引线焊垫；
在所述引线焊垫上形成金属阻挡层；
在所述金属阻挡层和介质层上形成钝化层；
在所述钝化层中形成底部露出所述金属阻挡层的开口。
可选的，在所述引线焊垫上形成金属阻挡层的步骤如下：
在所述介质层和引线焊垫上沉积金属阻挡层；
在所述金属阻挡层上形成光刻胶层；
图形化所述光刻胶层，在所述引线焊垫上方形成光刻胶图案；
去除未被所述光刻胶图案覆盖的金属阻挡层；
去除所述光刻胶图案。
可选的，所述金属阻挡层为一层或多层。
可选的，所述金属阻挡层为钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂中的一种。
可选的，所述金属阻挡层为：
钽金属层和氮化钽层的交替堆叠结构；或
钽金属层-氮化钽层-钽金属层的堆叠结构；或
钛金属层和氮化钛层的交替堆叠结构；或
钛金属层-氮化钛层-钛金属层的交替堆叠结构。
可选的，进一步包括：去除所述开口底部的金属阻挡层。
本发明还提供一种半导体器件的制造方法，包括：
提供半导体结构，在所述半导体结构上具有第一介质层，在所述第一介质层中具有金属互连线，在所述第一介质层上具有第二介质层，在所述第二介质层中具有底部露出所述金属互连线的第一开口；
在所述第一开口中和第二介质层上形成铝金属层；
在所述铝金属层上形成金属阻挡层；
图形化所述铝金属层和金属阻挡层，形成引线焊垫；
在所述金属阻挡层和第二介质层上、引线焊垫和金属阻挡层的侧壁形成钝化层；
在所述钝化层中形成底部露出所述金属阻挡层的第二开口。
可选的，形成所述金属阻挡层的工艺与形成所述铝金属层的工艺在同一工艺腔中原位进行或在不同的工艺腔中分别进行。
可选的，形成所述金属阻挡层的方法为物理气相沉积、化学气相沉积、电镀中的一种。
可选的，所述金属阻挡层为一层或多层。
可选的，所述金属阻挡层为钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂中的一种。
可选的，所述金属阻挡层为：
钽金属层和氮化钽层的交替堆叠结构；或
钽金属层-氮化钽层-钽金属层的堆叠结构；或
钛金属层和氮化钛层的交替堆叠结构；或
钛金属层-氮化钛层-钛金属层的交替堆叠结构。
本发明还提供一种半导体器件的制造方法，包括：
提供半导体结构，在所述半导体结构上具有第一介质层，在所述第一介质层中具有金属互连线，在所述第一介质层上具有第二介质层，在所述第二介质层中具有底部露出所述金属互连线的第一开口；
在所述第一开口中和第二介质层上形成铝金属层；
图形化所述铝金属层，形成引线焊垫；
在所述铝金属层上形成金属阻挡层；
在所述金属阻挡层和第二介质层上形成钝化层；
在所述钝化层中形成底部露出所述金属阻挡层的第二开口。
可选的，所述金属阻挡层为一层或多层。
可选的，所述金属阻挡层为钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂中的一种。
可选的，所述金属阻挡层为：
钽金属层和氮化钽层的交替堆叠结构；或
钽金属层-氮化钽层-钽金属层的堆叠结构；或
钛金属层和氮化钛层的交替堆叠结构；或
钛金属层-氮化钛层-钛金属层的交替堆叠结构。
与现有技术相比，本发明具有以下优点：
在用于形成铝引线焊垫的铝金属层上形成金属阻挡层，在钝化层中刻蚀开口时，可阻止刻蚀工艺产生的副产物进入铝金属层的晶粒间隙中而形成缺陷，从而可避免或减少在铝引线焊垫表面或在铝引线焊垫中形成缺陷，保证铝引线焊垫具有较好的导电性，提高并增强形成的铝引线焊垫的电学稳定性，进而可提高形成的器件的稳定性。
附图说明
图1至图4为与现有的一种铝引线焊垫的制造方法相关的结构的剖面示意图；
图5为本发明的半导体器件的制造方法的第一实施例的流程图；
图6为具有介质层和金属互连层的半导体结构的剖面示意图；
图7为在金属互连线和介质层上形成有铝金属层的结构的剖面示意图；
图8为具有金属阻挡层的结构的剖面示意图；
图9为在金属阻挡层上形成有引线焊垫的光刻胶图案的结构的剖面示意图；
图10为刻蚀所述金属阻挡层和铝金属层形成引线焊垫后的结构的剖面示意图；
图11为形成有钝化层的结构的剖面示意图；
图12为在钝化层中形成开口后的结构的剖面示意图；
图13为具有介质层和金属互连层的半导体结构的剖面示意图；
图14为在所述金属互连线和介质层上形成铝金属层后的结构的剖面示意图；
图15为图形化所述铝金属层形成引线焊垫后的结构的剖面示意图；
图16为在所述引线焊垫上形成金属阻挡层后的结构的剖面示意图；
图17为具有开口的钝化层的结构的剖面示意图；
图18至图23为与本发明的半导体器件的制造方法第三实施例各步
骤相应的结构的剖面示意图；
图24至图29为与本发明的半导体器件的制造方法的第四实施例的
各步骤相应的结构的剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
图5为本发明的半导体器件的制造方法的第一实施例的流程图。图6至图12为与本发明的半导体器件的制造方法的第一实施例各步骤相关的结构的剖面示意图。
如图5所示，步骤S100，提供半导体结构，在所述半导体结构上具有介质层，在所述介质层中具有金属互连线。
图6为具有介质层和金属互连线的半导体结构的剖面示意图。如图6所示，提供半导体结构100，在所述半导体结构100上具有介质层102，在所述介质层102中具有金属互连线104。
其中，所述半导体结构100中具有半导体衬底(图未示)和位于所述半导体衬底上的半导体器件(图未示)；所述半导体器件为具有栅极、源极和漏极的金属氧化物半导体器件。
所述介质层102的材质可以是氧化硅、氮化硅、氮氧化硅、碳氧硅化合物、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、黑钻石(BlackDiamond，BD)中的一种。
所述金属互连线104的材质为铜，在铜材质的金属互连线104和介质层102之间形成有阻挡层(图未示)，该阻挡层的材质可以是钽、氮化钽、钽和氮化钽堆叠层中的一种。
在所述介质层102中形成金属互连线104的方法为镶嵌工艺。其步骤如下：首先通过光刻和刻蚀在所述介质层102中形成沟槽；接着在所述的沟槽中和介质层102上形成铜层，形成铜层的方法可以是电镀；然后通过化学机械研磨去除所述介质层102上的铜，保留所述沟槽中的铜，即形成金属互连线104。
步骤S110，在所述金属互连线和介质层上形成铝金属层。
图7为在金属互连线和介质层上形成有铝金属层的结构的剖面示意图。如图7所示，在所述金属互连线104和介质层102上形成铝金属层106。
形成所述铝金属层106的方法为物理气相沉积、化学气相沉积、电镀中的一种，所述铝金属层106用于形成引线焊垫。
在所述铝金属层106中还可以掺入硅或铜，以减小电致迁移现象。
在另外的实施例中，在形成铝金属层106之前，可先在所述金属互连线104和介质层102上形成阻挡层(图未示)，所述阻挡层可以是钛、氮化钛、钛和氮化钛、钽、氮化钽、钽和氮化钽中的一种；形成所述阻挡层的方法可以是物理气相沉积、化学气相沉积、电镀中的一种；
所述阻挡层一方面用作所述铝金属层106和介质层102之间的隔离阻挡层，阻止铝金属层106中的铝向介质层102中扩散而引起短路，另一方面增强铝金属层106和介质层102之间的粘附性，进而增强器件的稳定性。
步骤S120，在所述铝金属层上形成金属阻挡层。
图8为具有金属阻挡层的结构的剖面示意图。如图8所示，在所述铝金属层106上形成金属阻挡层108。
所述金属阻挡层108可以是一层或多层。形成所述金属阻挡层108的方法为物理气相沉积、化学气相沉积、电镀中的一种。
所述金属阻挡层108的材质可以是钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂、氮氧化硅中的一种。
在另外的实施例中，所述金属阻挡层108为钽金属层和氮化钽的堆叠结构。
在另外的实施例中，所述金属阻挡层108为多层钽金属层和多层氮化钽层的交替堆叠结构。
在另外的实施例中，所述金属阻挡层108为钽金属层-氮化钽层-钽金属层的堆叠结构。
在另外的实施例中，所述金属阻挡层108为钛金属层和氮化钛层的交替堆叠结构。
在另外的实施例中，所述金属阻挡层108为钛金属层-氮化钛层-钛金属层的堆叠结构。
形成所述金属阻挡层108的工艺和形成所述铝金属层106的工艺可以在不同的工艺腔中分别进行或在同一工艺腔中原位进行。
在铝金属层106上形成金属阻挡层108，可以在后续钝化层中刻蚀开口时，阻止刻蚀工艺产生的副产物向铝金属层106中扩散而形成缺陷；
由于铝金属层106中的晶粒较大，晶粒之间的间隙也较大，在后续的工艺中，会图形化所述铝金属层形成铝引线焊垫，然后需要在铝引线焊垫上形成钝化层，并在所述的钝化层中形成露出该铝引线焊垫的开口，在刻蚀所述开口的过程中，刻蚀工艺产生的副产物会沿着所述铝引线焊垫的晶粒间隙进入到铝引线焊垫中，形成缺陷；在铝金属层上形成金属阻挡层108，可以阻止在形成所述开口时刻蚀工艺的副产物对铝引线焊垫的影响，可避免产生缺陷，有利于形成电学性能满足要求的引线焊垫，增强形成的半导体器件的稳定性。
步骤S130，图形化所述金属阻挡层和铝金属层，形成引线焊垫。
图9为在金属阻挡层上形成有引线焊垫的光刻胶图案的结构的剖面示意图。
如图9所示，在所述金属阻挡层上旋涂光刻胶层，图形化所述光刻胶层形成引线焊垫的光刻胶图案110。
图10为刻蚀所述金属阻挡层和铝金属层形成引线焊垫后的结构的剖面示意图。
如图10所示，以所述光刻胶图案110作为刻蚀阻挡层，刻蚀未被所述光刻胶图案110覆盖的金属阻挡层108和铝金属层106，形成覆盖有金属阻挡层108a的引线焊垫106a。
接着，去除所述光刻胶图案110。
步骤S140，在所述金属阻挡层和介质层上、引线焊垫和金属阻挡层的侧壁形成钝化层。
图11为形成有钝化层的结构的剖面示意图。
如图11所示，在所述金属阻挡层108a和介质层102的上方、金属阻挡层108a和引线焊垫106a的侧壁形成钝化层112。
所述钝化层112可以是氮化硅，该钝化层112用于保护半导体器件免受外部的污染、划伤等的影响。
步骤S150，在所述钝化层中形成底部露出所述金属阻挡层的开口。
图12为在钝化层中形成开口后的结构的剖面示意图。
如图12所示，在所述钝化层上旋涂光刻胶层(图未示)，并图形化所述光刻胶层，形成开口图案；
接着，刻蚀所述开口图案底部的钝化层112，在所述钝化层112中形成开口114，所述开口114的底部露出所述金属阻挡层108a的表面。所述刻蚀为等离子体刻蚀，刻蚀气体可以是CF4。
在形成所述开口114时，刻蚀气体CF4刻蚀所述钝化层112时会产生较多的副产物，由于在所述引线焊垫106a上具有金属阻挡层108a，可阻止所述的副产物进入引线焊垫106a的晶粒间隙中，保护所述引线焊垫106a不受刻蚀影响，从而可减少或避免形成缺陷，增强引线焊垫106a的电学稳定性。
继续刻蚀去除所述开口114底部的金属阻挡层108a，使所述引线焊垫106a的表面被露出，刻蚀所述金属阻挡层108a的刻蚀气体为CF4，用CF4刻蚀金属阻挡层108a时，产生的副产物较少，从而，可减少在所述引线焊垫106a中形成缺陷。
接着去除所述光刻胶层。
实施例二
在本发明的半导体器件的制造方法的第二实施例中，在半导体结构上的介质层和金属互连线上沉积铝金属层，并图形化该铝金属层，形成引线焊垫，然后再在该引线焊垫上形成金属阻挡层，以该金属阻挡层作为保护层，刻蚀引线焊垫上的钝化层，在钝化层中形成露出所述引线焊垫的开口。
图13至图17为与本发明的半导体器件的制造方法的第二实施例的各步骤相应的结构的剖面示意图。
图13为具有介质层和金属互连线的半导体结构的剖面示意图。
如图13所示，提供半导体结构200，在所述半导体结构200上具有介质层202，在所述介质层202中形成有金属互连线204。
所述介质层202可以是氧化硅、氮化硅、氮氧化硅、碳氧硅化合物、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、黑钻石中的一种。
所述金属互连线204的材质为铜，形成铜金属互连线204的方法为镶嵌工艺。
图14为在所述金属互连线和介质层上形成铝金属层后的结构的剖面示意图。
如图14所示，在所述金属互连线204和介质层202上形成铝金属层206。
其形成方法可以是物理气相沉积、化学气相沉积、电镀中的一种；在铝金属层206中还可以掺入硅或铜，以减小电致迁移现象。
在形成铝金属层206之前，可以先形成阻挡层(图未示)，然后，在所述阻挡层上再形成铝金属层206。所述阻挡层可以是钛、氮化钛、钛和氮化钛、钽、氮化钽、钽和氮化钽中的一种。
图15为图形化所述铝金属层形成引线焊垫后的结构的剖面示意图。
如图15所示，通过光刻刻蚀图形化所述铝金属层206，形成引线焊垫206a。
图16为在所述引线焊垫上形成金属阻挡层后的结构的剖面示意图。
如图16所示，在所述引线焊垫206a和介质层202上、所述引线焊垫206a侧壁沉积金属材料，所述金属材料为钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂中的一种；
接着，在所述金属材料上形成光刻胶层，图形化所述光刻胶层，在所述引线焊垫206a的上方的形成光刻胶图案；
然后通过刻蚀去除未被所述光刻胶图案覆盖的金属材料，并保留所述引线焊垫206a上和侧壁的金属材料，形成金属阻挡层208a。
所述金属阻挡层208a可以是一层或多层。
在其它的实施例中，所述金属阻挡层208a可以为钽金属层和氮化钽层的交替堆叠结构；或钽金属层-氮化钽层-钽金属层的堆叠结构；或钛金属层和氮化钛层的交替堆叠结构；或钛金属层-氮化钛层-钛金属层的交替堆叠结构。
图17为在所述金属阻挡层和介质层上形成具有开口的钝化层后的结构的剖面示意图。
如图17所示，形成钝化层212，所述钝化层212为氮化硅。
接着，通过光刻和刻蚀工艺在所述钝化层212中形成开口214，所述开口214的底部露出所述金属阻挡层208a。
在刻蚀所述钝化层212形成开口214时，所述金属阻挡层208a可保护引线焊垫206a，刻蚀工艺产生的副产物不会进入所述引线焊垫206a的晶粒间隙中，从而可减少或避免形成缺陷。
继续刻蚀去除所述开口214底部的金属阻挡层208a，使所述引线焊垫206a的表面被露出。刻蚀所述金属阻挡层208a的刻蚀气体为CF4，用CF4刻蚀金属阻挡层208a时，产生的副产物较少，从而，可减少在所述引线焊垫206a中形成缺陷。
实施例三
本发明半导体器件的制造方法的第三实施例中，在具有金属互连线和第一介质层的半导体结构上，先形成第二介质层，在该第二介质层中形成第一开口；然后在所述第一开口中和第二介质层上沉积铝金属层，在所述铝金属层上沉积金属阻挡层，并图形化该金属阻挡层和铝金属层，形成引线焊垫；接着，在该金属阻挡层上沉积钝化层，并在所述钝化层中形成底部露出所述金属阻挡层的第二开口。
图18至图23为与本发明的半导体器件的制造方法第三实施例各步骤相应的结构的剖面示意图。
图18为具有金属互连线的半导体结构的剖面示意图。如图18所示，提供半导体结构300，在所述半导体结构300中具有金属氧化物半导体晶体管(图未示)。
在所述半导体结构300上具有第一介质层302，所述第一介质层302可以是氧化硅、氮化硅、氮氧化硅、碳氧硅化合物、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、黑钻石中的一种。
在所述第一介质层302中具有金属互连线304，所述金属互连线304为铜，通过镶嵌工艺形成铜材质的金属互连线304。
在所述第一介质层302上具有第二介质层306，所述第二介质层可以是氧化硅或氮化硅。
在所述第二介质层306中具有第一开口308，所述第一开口308的底部露出所述金属互连线304。
图19为在所述第一开口中和第二介质层上形成铝金属层后的结构的剖面示意图。
如图19所示，通过物理气相沉积或化学气相沉积或电镀的方法在所述第一开口308中和第二介质层306上形成铝金属层310。
在所述铝金属层310中可以掺入铜或硅，可减小铝的电致迁移现象。
在铝金属层310和第二介质层306之间可以形成有阻挡层309，以避免铝金属层310中的铝向第二介质层306之中扩散，并提高所述铝金属层310和所述第二介质层306之间的粘附力。
其中，所述阻挡层309可以是钛、氮化钛、钛和氮化钛、钽、氮化钽、钽和氮化钽中的一种。
图20为在所述铝金属层上形成金属阻挡层后的结构的剖面示意图。
如图20所示，在所述铝金属层310上形成金属阻挡层312。所述金属阻挡层312可以是一层或多层。形成所述金属阻挡层312的方法为物理气相沉积、化学气相沉积、电镀中的一种。
所述金属阻挡层312的材质可以是钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂、氮氧化硅中的一种。
所述金属阻挡层312也可以是钽金属层和氮化钽层的交替堆叠结构；或钽金属层-氮化钽层-钽金属层的堆叠结构；或钛金属层和氮化钛层的交替堆叠结构；或钛金属层-氮化钛层-钛金属层的交替堆叠结构。
形成所述金属阻挡层312的工艺和形成所述铝金属层310的工艺可以在不同的工艺腔中分别进行或在同一工艺腔中原位进行。
图21为图形化所述金属阻挡层和铝金属层后形成引线焊垫后的结构的剖面示意图。
如图21所示，通过光刻和刻蚀工艺图形化所述金属阻挡层312和铝金属层310，形成具有金属阻挡层312a的铝引线焊垫310a。
接着，如图22所示，在所述金属阻挡层312a和第二介质层306上、引线焊垫310a和金属阻挡层312a的侧壁形成钝化层314。所述钝化层314可以是氮化硅。
如图23所示，通过光刻和刻蚀在所述钝化层314中形成第二开口316，所述第二开口316的底部露出所述金属阻挡层312a的表面。
在通过刻蚀形成第二开口316时，所述金属阻挡层312a可保护引线焊垫310a，刻蚀工艺产生的副产物不会进入该引线焊垫310a的晶粒间隙中，可减少或避免产生缺陷，可提高引线焊垫310a的电学稳定性，从而提高形成的器件的稳定性。
继续刻蚀去除所述第二开口316底部的金属阻挡层312a，使所述引线焊垫310a的表面被露出，刻蚀所述金属阻挡层312a的刻蚀气体为CF4，用CF4刻蚀金属阻挡层312a时，产生的副产物较少，从而，可减少在所述引线焊垫310a中形成缺陷。
实施例四
本发明半导体器件的制造方法的第四实施例中，在具有金属互连线和第一介质层的半导体结构上，先形成第二介质层，在该第二介质层中形成第一开口，然后在所述第一开口中和第二介质层上沉积铝金属层，并图形化该铝金属层，形成引线焊垫；接着在所述引线焊垫上沉积金属阻挡层，在该金属阻挡层上沉积钝化层，并在所述钝化层中形成底部露出所述金属阻挡层的第二开口。
图24至图29为与本发明的半导体器件的制造方法的第四实施例的各步骤相应的结构的剖面示意图。
如图24所示，提供半导体结构400，在所述半导体结构400上具有第一介质层402，在所述第一介质层402中具有铜金属互连线404；
在所述第一介质层402上具有第二介质层406，在所述第二介质层406中具有第一开口408，所述第一开口408的底部露出所述金属互连线404。
如图25所示，在所述第一开口408中和第二介质层406上形成铝金属层410。在所述铝金属层410中可以掺入铜或硅。
在所述铝金属层410和第二介质层406之间可以形成有阻挡层409。
如图26所示，通过光刻刻蚀工艺图形化所述铝金属层410，形成引线焊垫410a。
如图27所示，在所述引线焊垫410a上形成金属阻挡层412a，所述金属阻挡层412a可以是一层或多层。形成所述金属阻挡层412a的方法为物理气相沉积、化学气相沉积、电镀中的一种。
所述金属阻挡层412a的材质可以是钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂、氮氧化硅中的一种。
所述金属阻挡层412a也可以是钽金属层和氮化钽层的交替堆叠结构；或钽金属层-氮化钽层-钽金属层的堆叠结构；或钛金属层和氮化钛层的交替堆叠结构；或钛金属层-氮化钛层-钛金属层的交替堆叠结构。
在所述引线焊垫410a上形成金属阻挡层412a的同时，也在所述引线焊垫410a的侧壁形成金属阻挡层。
如图28所示，在所述金属阻挡层412a和第二介质层406上形成钝化层414，所述钝化层414为氮化硅。
如图29所示，在所述钝化层414中形成第二开口416，所述第二开口416的底部露出所述金属阻挡层412a的表面。
在通过刻蚀形成第二开口416时，所述金属阻挡层412a可保护引线焊垫410a，刻蚀工艺产生的副产物不会进入该引线焊垫410a的晶粒间隙中，可减少或避免产生缺陷，可提高引线焊垫410a的电学稳定性，从而提高形成的器件的稳定性。
继续刻蚀去除所述第二开口416底部的金属阻挡层412a，使所述引线焊垫410a的表面被露出。刻蚀所述金属阻挡层412a的刻蚀气体为CF4，用CF4刻蚀金属阻挡层412a时，产生的副产物较少，从而，可减少在所述引线焊垫410a中形成缺陷。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (23)

1、一种半导体器件的制造方法，其特征在于，包括：
提供半导体结构，在所述半导体结构上具有介质层，在所述介质层中具有金属互连线；
在所述金属互连线和介质层上形成铝金属层；
在所述铝金属层上形成金属阻挡层；
图形化所述金属阻挡层和铝金属层，形成引线焊垫；
在所述金属阻挡层和介质层上、引线焊垫和金属阻挡层的侧壁形成钝化层；
在所述钝化层中形成底部露出所述金属阻挡层的开口。
2、如权利要求1所述的半导体器件的制造方法，其特征在于：形成所述金属阻挡层的工艺与形成所述铝金属层的工艺在同一工艺腔中原位进行或在不同的工艺腔中分别进行。
3、如权利要求2所述的半导体器件的制造方法，其特征在于：形成所述金属阻挡层的方法为物理气相沉积、化学气相沉积、电镀中的一种。
4、如权利要求1所述的半导体器件的制造方法，其特征在于：所述金属阻挡层为一层或多层。
5、如权利要求1至4任一权利要求所述的半导体器件的制造方法，其特征在于：所述金属阻挡层为钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂中的一种。
6、如权利要求1至3任一权利要求所述的半导体器件的制造方法，其特征在于，所述金属阻挡层为：
钽金属层和氮化钽层的交替堆叠结构；或
钽金属层-氮化钽层-钽金属层的堆叠结构；或
钛金属层和氮化钛层的交替堆叠结构；或
钛金属层-氮化钛层-钛金属层的交替堆叠结构。
7、如权利要求1所述的半导体器件的制造方法，其特征在于，进一步包括：去除所述开口底部的金属阻挡层。
8、一种半导体器件的制造方法，其特征在于，包括：
提供半导体结构，在所述半导体结构上具有介质层，在所述介质层中具有金属互连线；
在所述金属互连线和介质层上形成铝金属层；
图形化所述铝金属层，形成引线焊垫；
在所述引线焊垫上形成金属阻挡层；
在所述金属阻挡层和介质层上形成钝化层；
在所述钝化层中形成底部露出所述金属阻挡层的开口。
9、如权利要求8所述的半导体器件的制造方法，其特征在于，在所述引线焊垫上形成金属阻挡层的步骤如下：
在所述介质层和引线焊垫上沉积金属阻挡层；
在所述金属阻挡层上形成光刻胶层；
图形化所述光刻胶层，在所述引线焊垫上方形成光刻胶图案；
去除未被所述光刻胶图案覆盖的金属阻挡层；
去除所述光刻胶图案。
10、如权利要求8或9所述的半导体器件的制造方法，其特征在于：所述金属阻挡层为一层或多层。
11、如权利要求10所述的半导体器件的制造方法，其特征在于：所述金属阻挡层为钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂中的一种。
12、如权利要求8或9所述的半导体器件的制造方法，其特征在于，所述金属阻挡层为：
钽金属层和氮化钽层的交替堆叠结构；或
钽金属层-氮化钽层-钽金属层的堆叠结构；或
钛金属层和氮化钛层的交替堆叠结构；或
钛金属层-氮化钛层-钛金属层的交替堆叠结构。
13、如权利要求8所述的半导体器件的制造方法，其特征在于，进一步包括：去除所述开口底部的金属阻挡层。
14、一种半导体器件的制造方法，其特征在于，包括：
提供半导体结构，在所述半导体结构上具有第一介质层，在所述第一介质层中具有金属互连线，在所述第一介质层上具有第二介质层，在所述第二介质层中具有底部露出所述金属互连线的第一开口；
在所述第一开口中和第二介质层上形成铝金属层；
在所述铝金属层上形成金属阻挡层；
图形化所述铝金属层和金属阻挡层，形成引线焊垫；
在所述金属阻挡层和第二介质层上、引线焊垫和金属阻挡层的侧壁形成钝化层；
在所述钝化层中形成底部露出所述金属阻挡层的第二开口。
15、如权利要求14所述的半导体器件的制造方法，其特征在于：形成所述金属阻挡层的工艺与形成所述铝金属层的工艺在同一工艺腔中原位进行或在不同的工艺腔中分别进行。
16、如权利要求15所述的半导体器件的制造方法，其特征在于：形成所述金属阻挡层的方法为物理气相沉积、化学气相沉积、电镀中的一种。
17、如权利要求14所述的半导体器件的制造方法，其特征在于：所述金属阻挡层为一层或多层。
18、如权利要求14至17任一权利要求所述的半导体器件的制造方法，其特征在于：所述金属阻挡层为钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂中的一种。
19、如权利要求14至16任一权利要求所述的半导体器件的制造方法，其特征在于，所述金属阻挡层为：
钽金属层和氮化钽层的交替堆叠结构；或
钽金属层-氮化钽层-钽金属层的堆叠结构；或
钛金属层和氮化钛层的交替堆叠结构；或
钛金属层-氮化钛层-钛金属层的交替堆叠结构。
20、一种半导体器件的制造方法，其特征在于，包括：
提供半导体结构，在所述半导体结构上具有第一介质层，在所述第一介质层中具有金属互连线，在所述第一介质层上具有第二介质层，在所述第二介质层中具有底部露出所述金属互连线的第一开口；
在所述第一开口中和第二介质层上形成铝金属层；
图形化所述铝金属层，形成引线焊垫；
在所述铝金属层上形成金属阻挡层；
在所述金属阻挡层和第二介质层上形成钝化层；
在所述钝化层中形成底部露出所述金属阻挡层的第二开口。
21、如权利要求20所述的半导体器件的制造方法，其特征在于：所述金属阻挡层为一层或多层。
22、如权利要求20或21所述的半导体器件的制造方法，其特征在于：所述金属阻挡层为钽、氮化钽、钛、氮化钛、钛化钨、钨、钼、钴、铂中的一种。
23、如权利要求20或21所述的半导体器件的制造方法，其特征在于，所述金属阻挡层为：
钽金属层和氮化钽层的交替堆叠结构；或
钽金属层-氮化钽层-钽金属层的堆叠结构；或
钛金属层和氮化钛层的交替堆叠结构；或
钛金属层-氮化钛层-钛金属层的交替堆叠结构。
CN2007100475142A 2007-10-25 2007-10-25 半导体器件的制造方法 Expired - Fee Related CN101419924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100475142A CN101419924B (zh) 2007-10-25 2007-10-25 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100475142A CN101419924B (zh) 2007-10-25 2007-10-25 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN101419924A true CN101419924A (zh) 2009-04-29
CN101419924B CN101419924B (zh) 2010-08-11

Family

ID=40630652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100475142A Expired - Fee Related CN101419924B (zh) 2007-10-25 2007-10-25 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN101419924B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882587B (zh) * 2009-05-04 2012-03-28 中芯国际集成电路制造(北京)有限公司 实现打线封装的结构及其制作方法
CN104241146A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 金属垫的形成方法及半导体结构
CN104538323A (zh) * 2014-12-29 2015-04-22 上海华虹宏力半导体制造有限公司 引脚线的制作方法
CN104576323A (zh) * 2013-10-15 2015-04-29 中航（重庆）微电子有限公司 一种金属图形化结构及方法
CN105529298A (zh) * 2014-10-21 2016-04-27 联华电子股份有限公司 半导体元件及其制作方法
CN106876351A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法
CN111106084A (zh) * 2018-10-25 2020-05-05 株洲中车时代电气股份有限公司 用于引线键合的衬底金属层结构及功率半导体器件
CN111162007A (zh) * 2018-11-08 2020-05-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050215048A1 (en) * 2004-03-23 2005-09-29 Lei Li Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882587B (zh) * 2009-05-04 2012-03-28 中芯国际集成电路制造(北京)有限公司 实现打线封装的结构及其制作方法
CN104241146A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 金属垫的形成方法及半导体结构
CN104576323A (zh) * 2013-10-15 2015-04-29 中航（重庆）微电子有限公司 一种金属图形化结构及方法
CN104576323B (zh) * 2013-10-15 2017-12-01 中航（重庆）微电子有限公司 一种金属图形化结构及方法
CN105529298A (zh) * 2014-10-21 2016-04-27 联华电子股份有限公司 半导体元件及其制作方法
CN105529298B (zh) * 2014-10-21 2020-12-22 联华电子股份有限公司 半导体元件及其制作方法
CN104538323A (zh) * 2014-12-29 2015-04-22 上海华虹宏力半导体制造有限公司 引脚线的制作方法
CN106876351A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法
CN111106084A (zh) * 2018-10-25 2020-05-05 株洲中车时代电气股份有限公司 用于引线键合的衬底金属层结构及功率半导体器件
CN111162007A (zh) * 2018-11-08 2020-05-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN111162007B (zh) * 2018-11-08 2022-04-12 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN101419924B (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
CN101419924B (zh) 半导体器件的制造方法
JP4801296B2 (ja) 半導体装置及びその製造方法
JP2003152077A (ja) 半導体装置および半導体装置の製造方法
CN101419923B (zh) 引线焊垫的制造方法
US9865534B2 (en) Stress reduction apparatus
CN101286473B (zh) 半导体器件的制造方法
CN101609828A (zh) 半导体器件以及半导体器件的制造方法
CN100561705C (zh) 半导体器件的制造方法
JP3468188B2 (ja) 半導体装置とその製法
US11127711B2 (en) Semiconductor device
US6200890B1 (en) Method of fabricating copper damascene
KR20080061075A (ko) 반도체 소자의 금속배선 형성방법
US8697571B2 (en) Power MOSFET contact metallization
CN1185033A (zh) 导电插塞的制造方法
CN100424868C (zh) 半导体装置及其制造方法
CN101276816A (zh) 半导体装置及其制造方法
JP2004140198A (ja) 半導体装置およびその製造方法
TW200834880A (en) Semiconductor device and method of manufacturing the same
CN100590843C (zh) 无等离子损伤的不着陆介层窗制程
US7202157B2 (en) Method for forming metallic interconnects in semiconductor devices
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
KR100548527B1 (ko) 금속배선 형성방법
JP2004273593A (ja) 半導体装置及びその製造方法
KR100679941B1 (ko) 반도체장치의 콘택 제조방법
JP2010016039A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111124

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111124

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20191025