CN104241146A - 金属垫的形成方法及半导体结构 - Google Patents

金属垫的形成方法及半导体结构 Download PDF

Info

Publication number
CN104241146A
CN104241146A CN201310232232.5A CN201310232232A CN104241146A CN 104241146 A CN104241146 A CN 104241146A CN 201310232232 A CN201310232232 A CN 201310232232A CN 104241146 A CN104241146 A CN 104241146A
Authority
CN
China
Prior art keywords
separator
metal gasket
metal
substrate
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310232232.5A
Other languages
English (en)
Other versions
CN104241146B (zh
Inventor
郭晓清
徐俊
龚春雷
吕乐
周真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310232232.5A priority Critical patent/CN104241146B/zh
Publication of CN104241146A publication Critical patent/CN104241146A/zh
Application granted granted Critical
Publication of CN104241146B publication Critical patent/CN104241146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0215—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种金属垫的形成方法及半导体结构。包括在衬底上形成覆盖金属互连线的第一隔离层TaN、第二隔离层Ti和第三隔离层TiN，从而使得整个晶圆的金属垫两端的电势差变得趋于一致，甚至差异很小，就使得可靠性测试时离散程度小，有利于提高良率，此外，由于隔离层的增加，使得在形成金属垫时的填充（gap fill）变得容易，也有利于提高器件的性能。

Description

金属垫的形成方法及半导体结构
技术领域
本发明涉及半导体制造领域，特别涉及一种金属垫的形成方法及半导体结构。
背景技术
集成电路制造的后段工艺（BEOL），主要是形成引线，这通常是利用形成金属垫来完成，考虑到金属Cu不稳定，容易氧化生锈，以及对电阻的要求并不苛刻，绝大多数采用金属铝来实现金属垫的制作。
目前的金属垫中，其通常具有如图1所示的结构：
衬底1，所述衬底1中包括金属互连线2，位于所述衬底1上的钝化层3，所述钝化层3形成有通孔31，所述通孔31中形成有阻挡层4，金属铝5位于所述阻挡层4上。考虑到金属互连线2通常是铜，为了防止金属铜的扩散，阻挡层4采用为氮化钽（TaN）。
一般来说，为了追求高良率，业内所需的是一片晶圆上各个区域的电性均匀，然而对于上述结构，事实表明，整个晶圆上的金属铝垫两端的电势差是不同的，这很容易导致可靠性测试结果不佳，即获得的结果是离散的，进而不能够达到相关需要。
发明内容
本发明的目的在于提供一种金属垫的形成方法及半导体结构，以解决现有技术中在进行可靠性测试时结果不佳的问题。
为解决上述技术问题，本发明提供一种金属垫的形成方法，包括：
提供一衬底，所述衬底至少包括金属互连线；
在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述金属互连线；
在所述第一隔离层上形成第二隔离层和第三隔离层；
在所述第三隔离层上形成金属垫。
可选的，对于所述的金属垫的形成方法，所述第二隔离层的材料为钛，所述第三隔离层的材料为氮化钛。
可选的，对于所述的金属垫的形成方法，所述第二隔离层和第三隔离层的厚度皆为
可选的，对于所述的金属垫的形成方法，所述第二隔离层和第三隔离层的形成工艺为物理气相沉积工艺。
可选的，对于所述的金属垫的形成方法，所述物理气相沉积的条件为温度20℃～100℃，压强3mtorr～4mtorr，功率3000w～4000w。
可选的，对于所述的金属垫的形成方法，所述第一隔离层的材料为氮化钽。
可选的，对于所述的金属垫的形成方法，所述金属垫的材料为铝。
可选的，对于所述的金属垫的形成方法，在形成第一隔离层之前还包括如下步骤：
在所述衬底上形成钝化层，刻蚀所述钝化层形成通孔，暴露出所述金属互连线。
相应的，本发明还提供一种半导体结构，包括：
衬底，所述衬底至少包括金属互连线；
形成于所述衬底上的第一隔离层，所述第一隔离层覆盖所述金属互连线；
形成于所述第一隔离层上的第二隔离层和第三隔离层；及
形成于所述第三隔离层上的金属垫。
可选的，对于所述的半导体结构，所述第二隔离层的材料为钛，所述第三隔离层的材料为氮化钛。
可选的，对于所述的半导体结构，所述第二隔离层和第三隔离层的厚度皆为
可选的，对于所述的半导体结构，所述第一隔离层的材料为氮化钽。
可选的，对于所述的半导体结构，所述金属垫的材料为铝。
与现有技术相比，在本发明提供的金属垫的形成方法及半导体结构中，在金属互连线和金属垫之间还形成了钛和氮化钛隔离层，从而使得整个晶圆中的金属垫两端的电势差变得趋于一致，甚至差异很小，就使得可靠性测试时离散程度小，有利于提高良率，此外，由于隔离层的增加，使得在形成金属垫时的填充（gap fill）变得容易，也有利于提高器件的性能。
附图说明
图1为现有工艺形成的具有金属垫的半导体结构的示意图；
图2为本发明实施例的金属垫的形成方法的流程图；
图3-图8为本发明实施例的金属垫的形成方法的过程中半导体结构的示意图。
具体实施方式
在背景技术中已经提及，一片晶圆中金属垫两端的电势差有着一定的差异，目前，只能认为是由于工艺问题所致的不同区域的电性会有差异，其具体缘由尚不明朗，发明人在经过大量实验后，发现，在作为隔离层的氮化钽（TaN）和金属垫铝之间添加钛（Ti）和氮化钛（TiN）后，测得的整个晶圆的金属垫的电势差的差异大大降低，进而提高了检测通过率。
以下结合附图和具体实施例对本发明提供的金属垫的形成方法和半导体结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
首先请参考图2，本发明提供一种金属垫的形成方，包括：
步骤S1：提供一衬底，所述衬底至少包括金属互连线，优选的，所述衬底为具有器件层、金属层及起着连接作用的金属互连线；
步骤S2：在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述金属互连线，具体的，所述第一隔离层可以是TaN，从而能够有效的防止铜扩散；
步骤S3：在所述第一隔离层上依次形成第二隔离层和第三隔离层，具体的，所述第二隔离层为Ti，所述第三隔离层为TiN；
步骤S4：在所述第三隔离层上形成金属垫，所述金属垫优选为金属铝垫；
下面请结合图3-图8，对本发明的上述步骤进行详细说明。
请参考图3，首先提供一衬底1，所述衬底至少包括硅衬底，形成的器件层，例如CMOS结构，位于器件层之上的金属层以及用于导通的金属互连线2，图3中仅简单的示意出金属互连线2的一部分。优选的，所述金属互连线2的材料为铜。
接着，请参考图4-图5，在所述衬底1上形成一钝化层3，例如可以是氮化硅、氮氧化硅等，其厚度可以为然后采用光刻和刻蚀工艺，将对应于金属互连线2上方的钝化层去除，从而形成通孔31，所述通孔31完全暴露出金属互连线2，并暴露出部分衬底1。
请参考图6，在所述通孔31中形成隔离层，具体的，包括第一隔离层41、第二隔离层42及第三隔离层43，所述第一隔离层41的材料为TaN，其能够较好的防止铜扩散，鉴于一般工艺中都具有形成TaN作为隔离层的步骤，本发明对此不做赘述。所述第二隔离层42为Ti，所述第三隔离层43为TiN，二者皆可以采用PVD工艺形成，具体的，所述PVD工艺的条件为温度20℃～100℃，压强3mtorr～4mtorr，优选为3.5mtorr，功率3000w～4000w，形成的所述第二隔离层42和第三隔离层43的厚度皆可以是
Ti和TiN的加入能够有效的减小金属垫（铝）在整片晶圆各处区域物理沉积时的电性差异，改善金属垫的电势差差异大的问题，从而避免了检测结果离散性大的情况发生。
请接着参考图7，沉积金属层51，所述金属层51填充于通孔中，覆盖所述第三隔离层43，并覆盖所述钝化层3，优选的，所述金属层51的材料为铝，其厚度优选为可以采用例如溅射工艺形成。由于三层隔离层的存在，使得通孔的深度变浅，从而金属层51的填充过程将变得容易，避免了可能形成的空洞（void），进一步保证了形成的金属垫的质量。
如图8所示，在金属层51形成后，采用光刻和刻蚀工艺，将位于钝化层3上的金属层去除，从而形成金属垫5。
由上述步骤，可得到如下一种半导体结构，请参考图8，包括：
衬底1，所述衬底1包括器件层、金属层以及金属互连线2等；所述衬底上形成有钝化层3，所述钝化层3中具有通孔31，形成于所述衬底1上的位于所述通孔31中的第一隔离层41，所述第一隔离层41覆盖所述金属互连线2；所述通孔31中还形成有覆盖所述第一隔离层41的第二隔离层42、覆盖所述第二隔离层42的第三隔离层43及形成于所述第三隔离层43上的金属垫5。在该半导体结构中，所述第一隔离层41的材料为TaN，所述第二隔离层42的材料为Ti，所述第三隔离层43的材料为TiN，所述第二隔离层42和第三隔离层43的厚度皆可以为所述金属垫的材料优选为铝。
与现有技术相比，在本发明提供的金属垫的形成方法及半导体结构中，在金属互连线和金属垫之间还形成了Ti和TiN隔离层，从而使得整个晶圆的金属垫两端的电势差变得趋于一致，甚至差异很小，就使得可靠性测试时离散程度小，有利于提高良率，此外，由于隔离层的增加，使得在形成金属垫时的填充（gap fill）变得容易，也有利于提高器件的性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (13)

1.一种金属垫的形成方法，其特征在于，包括：
提供一衬底，所述衬底至少包括金属互连线；
在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述金属互连线；
在所述第一隔离层上形成第二隔离层和第三隔离层；
在所述第三隔离层上形成金属垫。
2.如权利要求1所述的金属垫的形成方法，其特征在于，所述第二隔离层的材料为钛，所述第三隔离层的材料为氮化钛。
3.如权利要求1所述的金属垫的形成方法，其特征在于，所述第二隔离层和第三隔离层的厚度皆为
4.如权利要求1所述的金属垫的形成方法，其特征在于，所述第二隔离层和第三隔离层的形成工艺为物理气相沉积工艺。
5.如权利要求4所述的金属垫的形成方法，其特征在于，所述物理气相沉积的条件为温度20℃～100℃，压强3mtorr～4mtorr，功率3000w～4000w。
6.如权利要求1所述的金属垫的形成方法，其特征在于，所述第一隔离层的材料为氮化钽。
7.如权利要求1所述的金属垫的形成方法，其特征在于，所述金属垫的材料为铝。
8.如权利要求1所述的金属垫的形成方法，其特征在于，在形成第一隔离层之前还包括如下步骤：
在所述衬底上形成钝化层，刻蚀所述钝化层形成通孔，暴露出所述金属互连线。
9.一种半导体结构，其特征在于，包括：
衬底，所述衬底至少包括金属互连线；
形成于所述衬底上的第一隔离层，所述第一隔离层覆盖所述金属互连线；
形成于所述第一隔离层上的第二隔离层和第三隔离层；及
形成于所述第三隔离层上的金属垫。
10.如权利要求9所述的半导体结构，其特征在于，所述第二隔离层的材料为钛，所述第三隔离层的材料为氮化钛。
11.如权利要求9所述的半导体结构，其特征在于，所述第二隔离层和第三隔离层的厚度皆为
12.如权利要求9所述的半导体结构，其特征在于，所述第一隔离层的材料为氮化钽。
13.如权利要求9所述的半导体结构，其特征在于，所述金属垫的材料为铝。
CN201310232232.5A 2013-06-09 2013-06-09 金属垫的形成方法及半导体结构 Active CN104241146B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310232232.5A CN104241146B (zh) 2013-06-09 2013-06-09 金属垫的形成方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310232232.5A CN104241146B (zh) 2013-06-09 2013-06-09 金属垫的形成方法及半导体结构

Publications (2)

Publication Number Publication Date
CN104241146A true CN104241146A (zh) 2014-12-24
CN104241146B CN104241146B (zh) 2017-10-31

Family

ID=52228993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310232232.5A Active CN104241146B (zh) 2013-06-09 2013-06-09 金属垫的形成方法及半导体结构

Country Status (1)

Country Link
CN (1) CN104241146B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107968056A (zh) * 2017-11-23 2018-04-27 长江存储科技有限责任公司 一种焊垫结构的制备工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239494B1 (en) * 1999-04-21 2001-05-29 Advanced Micro Devices, Inc. Wire bonding CU interconnects
CN1350703A (zh) * 1999-05-19 2002-05-22 国际商业机器公司 增强的互连结构
US6960831B2 (en) * 2003-09-25 2005-11-01 International Business Machines Corporation Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad
CN101419924A (zh) * 2007-10-25 2009-04-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239494B1 (en) * 1999-04-21 2001-05-29 Advanced Micro Devices, Inc. Wire bonding CU interconnects
CN1350703A (zh) * 1999-05-19 2002-05-22 国际商业机器公司 增强的互连结构
US6960831B2 (en) * 2003-09-25 2005-11-01 International Business Machines Corporation Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad
CN101419924A (zh) * 2007-10-25 2009-04-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107968056A (zh) * 2017-11-23 2018-04-27 长江存储科技有限责任公司 一种焊垫结构的制备工艺

Also Published As

Publication number Publication date
CN104241146B (zh) 2017-10-31

Similar Documents

Publication Publication Date Title
TWI569313B (zh) 半導體裝置之製造方法
TWI569366B (zh) 用於製造貫通基板穿孔及前側結構之器件、系統及方法
CN203588998U (zh) 中介体及电子器件
US9257392B2 (en) Semiconductor package with through silicon via interconnect
US20130207267A1 (en) Interconnection structures in a semiconductor device and methods of manufacturing the same
US8871638B2 (en) Semiconductor device and method for fabricating the same
CN106057756A (zh) 半导体结构及其制造方法
JP2011210744A (ja) 半導体装置及びその製造方法
CN104576764A (zh) 一种集成无源器件及其制造方法
CN110707066A (zh) 一种内连线结构及其制备方法
US9514981B1 (en) Interconnect structure
US9224687B2 (en) Programmable fuse structure and methods of forming
CN104241146A (zh) 金属垫的形成方法及半导体结构
CN105489581A (zh) 半导体结构及其制作方法
US10340229B2 (en) Semiconductor device with superior crack resistivity in the metallization system
JP2008205032A (ja) 半導体装置
US9455239B2 (en) Integrated circuit chip and fabrication method
US9484398B2 (en) Metal-insulator-metal (MIM) capacitor
CN102751237A (zh) 金属互连结构的制作方法
CN111834288A (zh) 一种互连线及其形成方法
TWI761223B (zh) 動態隨機存取記憶體及其製造方法
CN109411407A (zh) 一种半导体器件及其制作方法
CN110610922A (zh) 接触结构及其形成方法
JP2013118216A (ja) 半導体装置の製造方法
CN100580917C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant