JP2009140949A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2009140949A
JP2009140949A JP2007312333A JP2007312333A JP2009140949A JP 2009140949 A JP2009140949 A JP 2009140949A JP 2007312333 A JP2007312333 A JP 2007312333A JP 2007312333 A JP2007312333 A JP 2007312333A JP 2009140949 A JP2009140949 A JP 2009140949A
Authority
JP
Japan
Prior art keywords
polyimide resin
layer
resin layer
photosensitive polyimide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007312333A
Other languages
English (en)
Inventor
Mitsuhiro Ikeda
光浩 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007312333A priority Critical patent/JP2009140949A/ja
Publication of JP2009140949A publication Critical patent/JP2009140949A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

【課題】半導体ウェーハに半導体チップを搭載することによって生じた段差を緩和することができるウェーハレベル・チップサイズ・パッケージの製造方法を提供する。
【解決手段】複数の第１の半導体チップ１が作り込まれた半導体ウェーハ２に第２の半導体チップ３を搭載する。次に、スピンコート法を用いて高感度な第１の感光性ポリイミド樹脂層（ａ）４ａを形成し、次にスピンコート法を用いて低感度な第２の感光性ポリイミド樹脂層（ｂ）４ｂを形成する。続いて、第１の再配線層９、第２の感光性ポリイミド樹脂層１０、第２の再配線層１３を形成した後に、半導体ウェーハのスクライブラインに沿ってダイシング処理を行なう。
【選択図】図１

Description

本発明は半導体パッケージの製造方法に関する。詳しくは、ウェーハレベル・チップサイズ・パッケージの製造方法に係るものである。
従来、半導体チップのパッケージは、ダイシングした個々の半導体チップをリードフレームに搭載し、半導体チップとリードフレームをワイヤボンディングして樹脂で封止する当初のものから、近年においては電子機器類の小型化、薄型化、高性能化の要請に対応して、半導体チップの配線の細幅化、多ピン化、多層化が行われると共に、半導体ウェーハからダイシングされた個々の半導体チップを略同じサイズの変換基板（インターポーザ）と組み合わせて封止するチップサイズ・パッケージが広く採用されるに至っている。
そして最近では、半導体チップサイズにダイシングする前の半導体ウェーハの段階で樹脂層に再配線を形成するウェーハレベル・チップサイズ・パッケージが低コスト及び量産性の点で注目を浴びている（例えば、特許文献１〜特許文献４参照。）。
ここで、ウェーハレベル・チップサイズ・パッケージとは、半導体ウェーハの活性面に再配置用の樹脂層を設け、半導体ウェーハに作り込まれている多数の半導体チップの入出力パッドを一括して再配置した後に、その半導体ウェーハを個々のチップサイズ・パッケージに個片分離するといったものである。
ところで、上述した様に、昨今の各種電化製品の小型化、薄型化、高機能化に伴い、その内部に使用される半導体パッケージにも小型化、薄型化、高機能化が要求され、従来の１つの半導体チップで１つの半導体パッケージを構成するといった様な単純な半導体パッケージではなく、ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）やＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）と呼ばれる１つの半導体パッケージに複数個の半導体チップを搭載し、かつ立体的に搭載するスタック構造を採るスタックドパッケージと呼ばれるもの等の要求が多くなってきている（例えば、特許文献５参照。）。
以下、スタック構造を採るウェーハレベル・チップサイズ・パッケージの製造方法について説明を行なう。
従来のスタックドパッケージの製造方法では、先ず、図４（ａ）で示す様に、複数の第１の半導体チップ１０１が作り込まれた半導体ウェーハ１０２上に第２の半導体チップ１０３を搭載し、次に、ポジ型の感光性のポリイミド樹脂の溶液をスピンコート法により第２の半導体チップの上層に塗布し、ポリイミド樹脂の溶液が乾燥した後に溶剤を除去することによって、第１の感光性ポリイミド樹脂層１０４を形成する（図４（ｂ）参照。）。
次に、第１の感光性ポリイミド樹脂層に所定のパターンが形成されたフォトマスク１０５を介して紫外線を照射し、その後、有機アルカリ液で現像してリンスし、続いてキュアすることによって、紫外線を照射した部分を光硬化して残存させると共に、紫外線がフォトマスクで遮断された未硬化部分を溶解除去し、第１の半導体チップ及び第２の半導体チップに形成されたアルミニウムパッド１０６に達するビア１０７を形成する（図４（ｃ）参照。）。
次に、スパッタリング法により第１の感光性ポリイミド樹脂層１０４の表面及びビア１０７の内壁面にメッキ用シードとして機能するニッケル層（図示せず）を形成する。続いて、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、第１の感光性ポリイミド樹脂層１０４の表面に第１の再配線層の形成領域に開口部が形成されたパターンを有するメッキレジスト膜（図示せず）を形成し、電解メッキ処理を施すことによって、アルミニウムパッドからの引出線１０８を形成すると共に第１の感光性ポリイミド樹脂層の表面に第１の再配線層１０９を形成する。その後、不要なメッキレジスト膜及びメッキ用シードとして機能するニッケル層を除去する（図４（ｄ）参照。）。
また、ポジ型の感光性のポリイミド樹脂の溶液をスピンコート法により第１の感光性ポリイミド樹脂層の上層に塗布し、ポリイミド樹脂の溶液が乾燥した後に溶剤を除去することによって、第２の感光性ポリイミド樹脂層１１０を形成する（図５（ｅ）参照。）。
次に、第２の感光性ポリイミド樹脂層に所定のパターンが形成されたフォトマスク１０５を介して紫外線を照射し、その後、有機アルカリ液で現像してリンスし、続いてキュアすることによって、紫外線を照射した部分を光硬化して残存させると共に、紫外線がフォトマスクで遮断された未硬化部分を溶解除去し、第１の感光性ポリイミド樹脂層の表面に形成された第１の再配線層に達するビア１１１を形成する（図５（ｆ）参照。）。
次に、スパッタリング法により第２の感光性ポリイミド樹脂層１１０の表面及びビア１１１の内壁面にメッキ用シードとして機能するニッケル層（図示せず）を形成する。続いて、汎用のフォトグラフィー技術及びエッチング技術を用いて、第２の感光性ポリイミド樹脂層１１０の表面に第２の再配線層の形成領域に開口部が形成されたパターンを有するメッキレジスト膜（図示せず）を形成し、電解メッキ処理を施すことによって、第１の感光性ポリイミド樹脂層からの引出線１１２を形成すると共に第２の感光性ポリイミド樹脂層の表面に第２の再配線層１１３を形成する。その後、不要なメッキレジスト膜及びメッキ用シードとして機能するニッケル層を除去する（図５（ｇ）参照。）。
その後、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、第２の感光性ポリイミド樹脂層の表面に形成された再配線層の電極部が露出する様なパターンが形成されたカバーコート１１４を形成し（図５（ｈ）参照。）、続いて、半導体ウェーハのスクライブラインに沿ってダイシング処理を行ない個々の半導体パッケージに個片化することによって、スタック構造を採るウェーハレベル・チップサイズ・パッケージを得ることができる（図５（ｉ）参照。）。
特開平１０−１７８１２４号公報 特開２０００−３６５１８号公報 特開２００１−１４４２２３号公報 特開２００２−７６２０３号公報 特開２００２−３７３９６８号公報
ところで、半導体ウェーハ上に半導体チップを搭載した場合には、搭載する半導体チップの厚さ分の段差（例えば、３０μｍ〜１００μｍ程度の段差）が生じることとなり、こうした段差を１度のポリイミド樹脂の溶液の塗布によって埋め込もうとした場合には、半導体ウェーハ上に半導体チップを搭載した際に生じる段差に沿って第１の感光性ポリイミド樹脂層にも凹凸が生じてしまう。
そして、第１の感光性ポリイミド樹脂層に凹凸が生じた場合には、第１の観光性ポリイミド樹脂層の上層に形成される第１の再配線層、第２の感光性ポリイミド樹脂層及び第２の再配線層にも凹凸が生じる結果を招き、第１の再配線層と第２の再配線層との層間絶縁膜として機能する第２の感光性ポリイミド樹脂層が局所的に薄い状態となってしまい、第１の再配線層と第２の再配線層とが電気的ショートを生じることがあり得る。
なお、第２の感光性ポリイミド樹脂層を充分に厚く形成することによって第１の再配線層と第２の再配線層との電気的ショートを防止することは可能であるものの、第２の感光性ポリイミド樹脂層を厚く形成した場合には、パターン形成の際の露光エネルギーが底面まで充分に到達できずに残渣が残るといった現象が懸念されるために、第２の感光性ポリイミド樹脂層を厚く形成することによる対応は必ずしも妥当であるとは言い難い。
本発明は以上の点に鑑みて創案されたものであって、半導体ウェーハに半導体チップを搭載することによって生じた段差の影響を緩和することができる半導体パッケージの製造方法を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る半導体パッケージの製造方法では、複数の第１の半導体チップが形成された半導体ウェーハに第２の半導体チップを搭載する工程と、前記第２の半導体チップの上層に感光性を有する絶縁膜を形成して前記半導体ウェーハ表面を平坦化する工程とを備える半導体パッケージの製造方法において、前記半導体ウェーハ表面の平坦化は、複数回に分けて絶縁膜を形成する。
ここで、複数回に分けて絶縁膜（全体）を形成することにより、各回に形成される絶縁膜の表面に生じる凹凸度合いを低減することができ、結果として絶縁膜（全体）に生じる凹凸度合いを低減することができる。
なお、絶縁膜の表面に生じる凹凸度合いの低減という観点のみを考慮した場合には、複数回に分けることなく１回で絶縁膜を形成し、その後に研磨工程（ＣＭＰ等）等で凹凸度合いの低減を図るといった方法も考えられるものの、絶縁膜の形成工程とは別に新たな工程を追加する必要があるために、絶縁膜の形成後に凹凸度合いを低減するといった方法ではなく、絶縁膜を形成した段階で凹凸度合いが低減されていることが求められている。
本発明を適用した半導体パッケージの製造方法では、半導体ウェーハに半導体チップを搭載することによって生じた段差を絶縁膜によって充分に平坦化することができ、絶縁層の上層に形成される再配線層の電気的ショートを抑制することができる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１及び図２は本発明を適用した半導体パッケージの製造方法の一例である、スタック構造を採るウェーハレベル・チップサイズ・パッケージの製造方法を説明するための模式図であり、本発明を適用したスタックドパッケージの製造方法では、先ず、図１（ａ）で示す様に、複数の第１の半導体チップ１が作り込まれた半導体ウェーハ２上に第２の半導体チップ３を搭載し、次に、ポジ型の感光性のポリイミド樹脂（感度：９００ｍｊ／ｃｍ２）の溶液をスピンコート法により第２の半導体チップの上層に塗布し、第１の感光性ポリイミド樹脂層（ａ）４ａを形成する。続いて、ポジ型の感光性のポリイミド樹脂（感度：１５００ｍｊ／ｃｍ２）の溶液をスピンコート法により第１の感光性ポリイミド樹脂層（ａ）の上層に塗布し、第１の感光性ポリイミド樹脂層（ｂ）４ｂを形成する（図１（ｂ）参照。）。
なお、ポリイミド樹脂を複数回に分けて塗布するにあたって、ポリイミド樹脂を塗布する度にプリベークを実施するか否かについては、界面との密着性等を考慮して判断する必要がある。
ここで、本実施例では、ポジ型のポリイミド樹脂を使用しているために、第２の半導体チップの上層に高感度（９００ｍｊ／ｃｍ２）の第１層目のポリイミド樹脂層を形成し、続いて、第１層目よりも低感度（１５００ｍｊ／ｃｍ２）の第２層目のポリイミド樹脂層を形成しているが、ネガ型のポリイミド樹脂を使用する場合には、第２の半導体チップの上層に低感度（１５００ｍｊ／ｃｍ２）の第１層目のポリイミド樹脂層を形成し、続いて、第１層目よりも高感度（９００ｍｊ／ｃｍ２）の第２層目のポリイミド樹脂層を形成することとなる。
また、本実施例では、第１の感光性ポリイミド樹脂層が、第１層目の第１の感光性ポリイミド樹脂層（ａ）及び第２層目の第１の感光性ポリイミド樹脂層（ｂ）の２層構造である場合を例に挙げて説明を行っているが、第１の感光性ポリイミド樹脂層は必ずしも２層構造である必要は無く、３層構造以上であっても構わない。
なお、第１の感光性ポリイミド樹脂層が３層構造以上であると共にポジ型のポリイミド樹脂を使用している場合には、より上層に低感度のポリイミド層を形成し、第１の感光性ポリイミド樹脂層が３層構造以上であると共にネガ型のポリイミド樹脂を使用している場合には、より上層に高感度のポリイミド層を形成することとなる。
次に、第１の感光性ポリイミド樹脂層（ａ）及び第１の感光性ポリイミド樹脂層（ｂ）に所定のパターンが形成されたフォトマスク５を介して紫外線（波長：３６５ｎｍ）を照射し、その後、有機アルカリ液で現像してリンスし、続いてキュアすることによって、紫外線を照射した部分を光硬化して残存させると共に、紫外線がフォトマスクで遮断された未硬化部分を溶解除去し、第１の半導体チップ及び第２の半導体チップに形成されたアルミニウムパッド６に達するビア７を形成する（図１（ｃ）参照。）。
次に、スパッタリング法により第１の感光性ポリイミド樹脂層（ｂ）の表面及びビア７の内壁面にメッキ用シードとして機能するニッケル層（図示せず）を形成する。続いて、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、第１の感光性ポリイミド樹脂層（ｂ）の表面に第１の再配線層の形成領域に開口部が形成されたパターンを有するメッキレジスト膜（図示せず）を形成し、電解メッキ処理を施すことによって、アルミニウムパッドからの引出線８を形成すると共に第１の感光性ポリイミド樹脂層（ｂ）の表面に第１の再配線層９を形成する。その後、不要なメッキレジスト膜及びメッキ用シードとして機能するニッケル層を除去する（図１（ｄ）参照。）。
また、ポジ型の感光性のポリイミド樹脂の溶液をスピンコート法により第１の感光性ポリイミド樹脂層（ｂ）の上層に塗布し、ポリイミド樹脂の溶液が乾燥した後に溶剤を除去することによって、第２の感光性ポリイミド樹脂層１０を形成する（図２（ｅ）参照。）。
次に、第２の感光性ポリイミド樹脂層に所定のパターンが形成されたフォトマスク５を介して紫外線を照射し、その後、有機アルカリ液で現像してリンスし、続いてキュアすることによって、紫外線を照射した部分を光硬化して残存させると共に、紫外線がフォトマスクで遮断された未硬化部分を溶解除去し、第１の感光性ポリイミド樹脂層（ｂ）の表面に形成された第１の再配線層に達するビア１１を形成する（図２（ｆ）参照。）。
次に、スパッタリング法により第２の感光性ポリイミド樹脂層１０の表面及びビア１１の内壁面にメッキ用シードとして機能するニッケル層（図示せず）を形成する。続いて、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、第２の感光性ポリイミド樹脂層１０の表面に第２の再配線層の形成領域に開口部が形成されたパターンを有するメッキレジスト膜（図示せず）を形成し、電解メッキ処理を施すことによって、第１の感光性ポリイミド樹脂層（ｂ）からの引出線１２を形成すると共に第２の感光性ポリイミド樹脂層の表面に第２の再配線層１３を形成する。その後、不要なメッキレジスト膜及びメッキ用シードとして機能するニッケル層を除去する（図２（ｇ）参照。）。
その後、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、第２の感光性ポリイミド樹脂層の表面に形成された再配線層の電極部が露出する様なパターンが形成されたカバーコート１４を形成し（図２（ｈ）参照。）、続いて、半導体ウェーハのスクライブラインに沿ってダイシング処理を行ない個々の半導体パッケージに個片化することによって、スタック構造を採るウェーハレベル・チップサイズ・パッケージを得ることができる（図２（ｉ）参照。）。
本発明の半導体パッケージの製造方法では、半導体チップを搭載することで段差が生じた半導体ウェーハに対して、１回の塗布により第１の感光性ポリイミド樹脂層を形成するのではなく、２回の塗布により第１の感光性ポリイミド樹脂層を形成しているために、具体的には、１回目の塗布により第１層目の第１の感光性ポリイミド樹脂層（ａ）を形成し、続く２回目の塗布により第２層目の第１の感光性ポリイミド樹脂層（ｂ）を形成することで第１の感光性ポリイミド樹脂層を形成しているために、半導体ウェーハに半導体チップを搭載したことにより生じた段差に対して小さな膜厚にて塗布を繰り返すこととなり、１回に生じる凹凸度合いを抑制できると共に複数層の積み重ねによる相対段差を緩和することができることで第１の感光性ポリイミド樹脂層の平坦化を図ることができる。そして、第１の感光性ポリイミド樹脂層の平坦化によって、第１の感光性ポリイミド樹脂層の上層に形成される第１の再配線層、第２の感光性ポリイミド樹脂層及び第２の再配線層の平坦化が実現し、上下配線間に充分な間隔となる絶縁層膜を確保することができることとなり、電気的ショート不良の発生を抑制することが可能となる。
また、本発明の半導体パッケージの製造方法では、第１層目の第１の感光性ポリイミド樹脂層（ａ）と第２層目の第１の感光性ポリイミド樹脂層（ｂ）を感度の異なるものとしているために、具体的には、第１層目を高感度の第１の感光性ポリイミド樹脂層（ａ）とし、第２層目を低感度の第１の感光性ポリイミド樹脂層（ｂ）としているために、１回の露光でビアの開口を充分に行なうことができ、露光不良を抑制することができる。
即ち、第１層目を高感度の第１の感光性ポリイミド樹脂層（ａ）とし、第２層目を低感度の第１の感光性ポリイミド樹脂層（ｂ）としているために、第２層目の第１の感光性ポリイミド樹脂層（ｂ）は弱まったエネルギーにおいても感光させることが可能となり（図３（ａ）参照。）、１回の露光でビアの開口を充分に行なうことができるのである（図３（ｂ）参照。）。なお、図３では、感光した領域については符合ａで示している。
一方、第１層目を低感度の第１の感光性ポリイミド樹脂層（ｂ）とし、第２層目を高感度の第１の感光性ポリイミド樹脂層（ａ）とした場合には、第１層目の第１の感光性ポリイミド樹脂層（ｂ）を弱まったエネルギーでは感光させることができず（図３（ｃ）参照。）、１回の露光のみでは感光不良が生じることとなる（図３（ｄ）参照。）。具体的にはビアが充分に開口することができずに底部に第１層目の第１の感光性ポリイミド樹脂層（ｂ）が残存することで感光不良が生じてしまう。
更に、第１層目の第１の感光性ポリイミド樹脂層（ａ）と第２層目の第１の感光性ポリイミド樹脂層（ｂ）の感度が異なるために、半導体ウェーハ上に半導体チップを搭載することに起因した段差が大きくなったことに伴って第１の感光性ポリイミド樹脂層の膜厚が大きくなったとしても、既存の設備を用いたパターニングが可能である。
即ち、感度が同一である材料から成る第１の感光性ポリイミド樹脂層の膜厚が大きくなった場合には、ブロードバンドな露光線（ｇ線、ｈ線及びｉ線の混合波長）を照射することができると共に、焦点範囲が広く、焦点深度の深い露光線を照射することができる露光設備が必要となるのに対して、第１層目の第１の感光性ポリイミド樹脂層（ａ）と第２層目の第１の感光性ポリイミド樹脂層（ｂ）の感度が異なる場合には、第１の感光性ポリイミド樹脂層の膜厚が大きくなったとしても、特別な露光設備は必要では無く、既存の設備を用いたパターニングが可能である。
本発明を適用したスタックドパッケージの製造方法を説明するための模式図（１）である。 本発明を適用したスタックドパッケージの製造方法を説明するための模式図（２）である。 ビアの開口を説明するための模式図である。 従来のスタックドパッケージの製造方法を説明するための模式図（１）である。 従来のスタックドパッケージの製造方法を説明するための模式図（２）である。
符号の説明
１ 第１の半導体チップ
２ 半導体ウェーハ
３ 第２の半導体チップ
４ａ 第１の感光性ポリイミド樹脂層（ａ）
４ｂ 第２の感光性ポリイミド樹脂層（ｂ）
５ フォトマスク
６ アルミニウムパッド
７ ビア
８ 引出線
９ 第１の再配線層
１０ 第２の感光性ポリイミド樹脂層
１１ ビア
１２ 引出線
１３ 第２の再配線層
１４ カバーコート
１５ スクライブライン

Claims (5)

  1. 複数の第１の半導体チップが形成された半導体ウェーハに第２の半導体チップを搭載する工程と、
    前記第２の半導体チップの上層に感光性を有する絶縁膜を形成して前記半導体ウェーハ表面を平坦化する工程とを備える半導体パッケージの製造方法において、
    前記半導体ウェーハ表面の平坦化は、複数回に分けて絶縁膜を形成する
    ことを特徴とする半導体パッケージの製造方法。
  2. 前記半導体ウェーハ表面の平坦化は、複数回に分けてそれぞれ感度の異なる絶縁膜を形成する
    ことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  3. 前記半導体ウェーハ表面の平坦化は、先に形成した絶縁膜の上層に、先に形成した絶縁膜よりも感度の高い絶縁膜を形成する
    ことを特徴とする請求項２に記載の半導体パッケージの製造方法。
  4. 前記半導体ウェーハ表面の平坦化は、先に形成した絶縁膜の上層に、先に形成した絶縁膜よりも感度の低い絶縁膜を形成する
    ことを特徴とする請求項２に記載の半導体パッケージの製造方法。
  5. 前記絶縁膜は、スピンコート法により形成する
    ことを特徴とする請求項１に記載の半導体パッケージの製造方法。
JP2007312333A 2007-12-03 2007-12-03 半導体パッケージの製造方法 Pending JP2009140949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007312333A JP2009140949A (ja) 2007-12-03 2007-12-03 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007312333A JP2009140949A (ja) 2007-12-03 2007-12-03 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2009140949A true JP2009140949A (ja) 2009-06-25

Family

ID=40871328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007312333A Pending JP2009140949A (ja) 2007-12-03 2007-12-03 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2009140949A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013064592A3 (en) * 2011-11-04 2013-06-27 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked semiconductor dies

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013064592A3 (en) * 2011-11-04 2013-06-27 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked semiconductor dies
US9331051B2 (en) 2011-11-04 2016-05-03 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked dies

Similar Documents

Publication Publication Date Title
WO2019210617A1 (zh) 晶圆级系统封装方法及封装结构
JP5102726B2 (ja) 半導体装置の製造方法
TWI584423B (zh) 半導體封裝及其形成方法
TWI546925B (zh) 晶片封裝體及其形成方法
JP2011096918A (ja) 半導体装置および半導体装置の製造方法
TW200409337A (en) Multi-layer wiring circuit module and the manufacturing method thereof
JP2006100435A (ja) 半導体装置およびその製造方法
US9583365B2 (en) Method of forming interconnects for three dimensional integrated circuit
JP2010192478A (ja) 半導体装置の製造方法
TWI758072B (zh) 封裝及其形成方法
JP4206885B2 (ja) 半導体装置の製造方法
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
WO2012059004A1 (zh) 芯片封装方法
TWI502692B (zh) 晶片封裝體及其形成方法
TW202044429A (zh) 電子電路裝置及電子電路裝置的製造方法
JP4645863B2 (ja) 半導体装置の製造方法
JP2000286283A (ja) 半導体装置の製造方法
JP2009140949A (ja) 半導体パッケージの製造方法
CN111081683B (zh) 形成集成电路结构的方法以及集成电路结构
KR102226190B1 (ko) 반도체 패키지 및 그 제조 방법
JP5118614B2 (ja) 半導体装置の製造方法
JP2009038300A (ja) 半導体パッケージの製造方法
JP7335036B2 (ja) 半導体パッケージの製造方法
TWI631350B (zh) 重佈線層的測試方法
JP2012049454A (ja) 半導体装置の製造方法