CN1617341A - 具有相同平面上的熔丝和电容器的半导体器件及制造方法 - Google Patents
具有相同平面上的熔丝和电容器的半导体器件及制造方法 Download PDFInfo
- Publication number
- CN1617341A CN1617341A CNA200410095154XA CN200410095154A CN1617341A CN 1617341 A CN1617341 A CN 1617341A CN A200410095154X A CNA200410095154X A CN A200410095154XA CN 200410095154 A CN200410095154 A CN 200410095154A CN 1617341 A CN1617341 A CN 1617341A
- Authority
- CN
- China
- Prior art keywords
- fuse
- layer
- bottom crown
- initial
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 118
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 270
- 238000002161 passivation Methods 0.000 claims description 57
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 238000001259 photo etching Methods 0.000 claims description 41
- 239000000203 mixture Substances 0.000 claims description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 36
- 239000010949 copper Substances 0.000 claims description 33
- 229910052802 copper Inorganic materials 0.000 claims description 31
- 125000006850 spacer group Chemical group 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 14
- 229910052715 tantalum Inorganic materials 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000000717 retained effect Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000006396 nitration reaction Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 6
- 238000000206 photolithography Methods 0.000 abstract 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 28
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 28
- 239000010936 titanium Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
在一种半导体器件及其制造方法中，在具有熔丝区域和电容器区域的半导体衬底上以相同的平面形成熔丝和电容器。熔丝位于熔丝区域上，且下极板位于电容器区域上。下极板与熔丝位于相同平面上。此外，上极板位于下极板之上，且罩层插入在下极板和上极板之间。因此，可以同时形成熔丝和电容器，由此使光刻和蚀刻工艺步骤最少。
Description
相关申请的交叉参考
本申请要求2003年9月25日提交的韩国专利申请No.2003-66650的优先权，在此引用并参考其全部内容。
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地，本发明涉及一种具有相同平面上的熔丝和电容器的半导体器件及其制造方法。
背景技术
组合(merged)存储和逻辑器件(例如系统级芯片(SOC))构造成在一个半导体器件中同时包括存储元件和逻辑元件。逻辑元件典型地包括模拟电容器。
熔丝(fuse)被广泛应用在存储器件中，以提供具有冗余的存储器件。利用熔丝就能够提高存储器件的产量。至于高集成的半导体器件，会增加半导体器件的高度。因此，为了使熔化容易，广泛采用在半导体器件的上部形成熔丝的方法。
同时，金属-绝缘体-金属(MIM)电容器被广泛用作模拟电容器，因为它的容量都易于控制，并且它的容量电压系数优于多晶硅-绝缘体-多晶硅(PIP)电容器。因此，组合存储和逻辑器件典型地同时具有熔丝和MIM电容器。
图1是说明传统MIM电容器及其制造方法的剖面图。参照图1，MIM电容器包括：位于半导体衬底11上的下极板15b，位于下极板之上的上极板19，以及在下极板15b和上极板19之间插入的罩层(capping layer)17。下极板15b与下互连线15a位于相同的平面。
同时，下互连线15a通过通孔插塞电连接到在下互连线15a之上传递的上互连线23a。上极板19通过通孔插塞电连接到在上极板19之上传递的另一个上互连线23b。上互连线23a和另一个上互连线23b位于同一平面。
此外，罩层17可以覆盖下互连线15a和下极板15b的上表面。罩层17具有暴露下互连线15a的预定部分的开口，以便下互连线15a电连接到上互连线23a。
现在，以下将描述传统MIM电容器的制造方法。参照图1，提供半导体衬底11。半导体衬底可以具有分立器件(例如晶体管)和互连线。在半导体衬底11上形成下绝缘层13。利用光刻和蚀刻工艺来构图下绝缘层13以形成线沟槽和下极板沟槽。
在具有各沟槽的半导体衬底上形成下导电层。下导电层可以由铜(Cu)层形成。在形成铜层的下导电层的情况下，典型地在形成铜层之前，形成铜扩散阻挡层和籽晶层。在形成下导电层之后，平坦化下导电层直至暴露下绝缘层13的上表面，以便形成填充线沟槽的下互连线15a和填充下极板沟槽的下极板15b。
在具有下互连线15a和下极板15b的半导体衬底上顺序形成罩层17和极板导电层。在形成铜层的下导电层的情况下，罩层17可以由能够防止铜扩散的介电层形成。利用光刻和蚀刻工艺来构图极板导电层，以便在下极板15b之上形成上极板19。
在具有上极板19的半导体衬底上形成上绝缘层21。通过光刻和蚀刻工艺来构图上绝缘层21和罩层17，以便形成暴露下互连线15a和上极板19的通孔。
在具有通孔的半导体衬底上形成上导电层，并且通过光刻和蚀刻工艺来构图上导电层。结果，就形成了电连接到下互连线15a的上互连线23a，并形成了电连接到上极板19的另一个上互连线23b。上互连线23a、23b可以通过采用镶嵌工艺或双镶嵌工艺来形成。
可以通过采用单一构图步骤来形成下互连线15a和下极板15b，并且还可以通过采用单一构图步骤来形成上互连线23a和另一个上互连线23b，它们是有利的，从而制造传统MIM电容器。
然而，为了形成上极板19，传统MIM电容器的制造就需要附加的光刻和蚀刻工艺。此外，在采用铜镶嵌工艺来形成下互连线15a和下极板15b的情况下，为了对准在下极板15b之上的上极板19，就必须对准密钥。因此，就必须附加的光刻和蚀刻工艺以形成对准密钥。结果，为了形成传统MIM电容器，就需要用于形成对准密钥的附加的光刻和蚀刻工艺以及用于形成上极板的光刻和蚀刻工艺。
在标题为“Method for simultaneous formation of integrated capacitor andfuse，(同时形成集成电容器和熔丝的方法)”的美国专利No.6495426(Cheng等人)中公开了一种不用附加的光刻和蚀刻工艺的电容器的制造方法。在美国专利No.6495426公开的方法中，利用单一光刻和蚀刻工艺形成熔丝和上极板。因此，就不必用附加的光刻和蚀刻工艺来形成上极板。
然而，在美国专利No.6495426公开的方法中，利用除互连线形成工艺以外的一种工艺来形成熔丝。因此，应当通过采用光刻和蚀刻工艺来构图插入在下极板和上极板之间的罩层，并需要用于形成熔丝和上极板的光刻和蚀刻工艺。
因此，需要一种能够形成熔丝和电容器同时使光刻和蚀刻工艺步骤最少的半导体器件的制造方法以及由此制造的半导体器件。
发明内容
本发明的示例性实施例提供了一种具有熔丝和MIM电容器的半导体器件、包含使光刻和蚀刻工艺步骤最少的该半导体器件的制造工艺。
本发明要解决的技术问题是提供一种具有熔丝和电容器同时使光刻和蚀刻工艺步骤最少的半导体器件的制造方法。
根据示例性实施例，本发明提供一种具有相同平面上的熔丝和电容器的半导体器件。半导体器件包括具有熔丝区域和电容器区域的半导体衬底。熔丝位于熔丝区域，且下极板位于电容器区域。此外，下极板与熔丝处于相同平面上。而且，上极板处于下极板之上，且罩层插入下极板和上极板之间。如此，通过同一构图工艺，就可以形成熔丝和下极板。
熔丝和下极板可以是铜层。此外，上极板可以是选自钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)和铝(Al)层的至少一种导电层，或者可以是具有选自Ta/TaN、Ti/TiN、TaN/Al、Ta/Al、Ta/TaN/Al、TaN/Al/TiN、TiN/Al和Ti/TiN/Al层的多组分膜的层(称为“一个复合层”)。
在熔丝和下极板为铜层的情况下，罩层可以是能够防止铜扩散的介电层。能够防止铜扩散的介电层可以防止铜原子从下极板扩散到上极板，并且可以防止因铜原子导致的罩层的介电特性退化。罩层可以是选自氮化硅(SiN)层和碳化硅(SiC)层的至少一层，更加优选铜层为SiN层。
罩层可以延伸并覆盖熔丝的上表面。覆盖熔丝上表面的罩层就具有防止熔丝污染的作用。
半导体器件还可包括在罩层上覆盖熔丝区域和电容器区域的钝化层。钝化层具有横越熔丝的熔丝窗和暴露在上极板和下极板之间插入的罩层的电容器孔。因此，可以利用单一光刻和蚀刻工艺来构图钝化层，以便形成熔丝窗和电容器孔。
半导体器件还可包括衬垫区。金属衬垫可以位于衬垫区上。此外，金属衬垫可以与熔丝处于相同平面。而且，键合衬垫位于金属衬垫上，并电连接到金属衬垫。金属衬垫可以是与熔丝相同的材料层，并且键合衬垫可以是与上极板相同的材料层。因此，可以通过同一工艺形成熔丝、下极板和金属衬垫，并且利用同一光刻和蚀刻工艺就能够形成键合衬垫和上极板。
钝化层还可以覆盖衬垫区。在此情况下，钝化层可以包括暴露金属衬垫的衬垫孔。
根据示例性实施例，本发明提供一种具有相同平面上的熔丝和电容器的半导体器件的制造方法。该方法包括提供具有熔丝区域和电容器区域的半导体衬底。分别在熔丝区域和电容器区域上形成熔丝和下极板，熔丝和下极板通过层间绝缘层分离。在具有熔丝和下极板的半导体衬底上顺序形成罩层和钝化层。构图钝化层，以便分别在熔丝区域和电容器区域上形成暴露罩层的熔丝窗和暴露罩层的电容器孔。熔丝窗横越熔丝形成，并在下极板之上形成电容器孔。在具有熔丝窗和电容器孔的半导体衬底上形成上导电层。构图上导电层以便形成位于下极板之上的上极板，并同时去除在熔丝窗之内形成的上导电层。在此方法中，可以利用同一工艺形成熔丝和下极板，并且可以利用同一光刻和蚀刻工艺来形成熔丝窗和电容器孔。
形成由层间绝缘层分离的熔丝和下极板可以包括在半导体衬底上形成层间绝缘层。构图层间绝缘层，以分别在熔丝区域和电容器区域上形成熔丝沟槽和下极板沟槽。这里，熔丝沟槽和下极板沟槽可以彼此分离。在具有熔丝沟槽和下极板沟槽的半导体衬底上形成下导电层。然后，平坦化下导电层，直至暴露层间绝缘层。结果，就形成了由层间绝缘层分隔的熔丝和下极板。
下导电层可以是铜层。铜层可以采用典型方法例如CVD方法或电镀方法来形成，并且可以包括金属扩散阻挡层和籽晶层。在下导电层是铜层的情况下，可以形成罩层作为能够防止铜扩散的介电层。
罩层可以由选自SiN和SiC层的至少一层形成，并且更加优选为SiN层。此外，罩层可以形成为具有200-1000的厚度。
钝化层可以由选自氧化层和氮化层的至少一种绝缘层形成，并且可以形成为具有2000-20000的厚度。
上导电层可以是由选自Ta、TaN、Ti、TiN和Al层的至少一个导电层，或者可以是选自Ta/TaN、Ti/TiN、TaN/Al、Ta/Al、Ta/TaN/Al、TaN/Al/TiN、TiN/Al和Ti/TiN/Al层的一个复合层。上导电层可以形成为具有500-10000的厚度。
根据本发明的另一个示例性实施例，本发明提供一种制造具有同一平面上的熔丝和电容器的半导体器件的方法。该方法包括提供具有衬垫区、熔丝区域和电容器区域的半导体衬底。可以分别在衬垫区、熔丝区域和电容器区域上形成金属衬垫、熔丝和下极板，并且金属衬垫、熔丝和下极板由层间绝缘层隔离。在具有金属衬垫、熔丝和下极板的半导体衬底上顺序形成罩层和钝化层。构图钝化层和罩层，以形成暴露在熔丝上的罩层的熔丝窗、暴露在下极板上的罩层的电容器孔和暴露金属衬垫的衬垫孔。这里，熔丝窗横越熔丝。在具有衬垫孔、熔丝窗和电容器孔的半导体衬底上形成上导电层。构图上导电层，以同时形成通过衬垫孔电连接到金属衬垫的键合衬垫和位于下极板之上的上极板，并去除在熔丝窗中形成的上导电层。根据此方法，可以采用同一工艺来形成金属衬垫、熔丝和下极板，并且可以采用同一光刻和蚀刻工艺来形成熔丝窗和电容器孔。此外，可以采用同一光刻和蚀刻工艺来形成键合衬垫和上极板。因此，不用额外的光刻和蚀刻工艺，就能够采用用于形成熔丝和键合衬垫的构图工艺来形成电容器。
形成由层间绝缘层隔离的金属衬垫、熔丝和下极板可以包括在半导体衬底上形成层间绝缘层。构图层间绝缘层，以分别在衬垫区、熔丝区域和电容器区域上形成衬垫沟槽、熔丝沟槽和下极板沟槽。衬垫沟槽、熔丝沟槽和下极板沟槽彼此隔离。在具有衬垫沟槽、熔丝沟槽和下极板沟槽的半导体衬底上形成下导电层。平坦化下导电层，直到暴露层间绝缘层。结果，形成由层间绝缘层隔离的金属衬垫、熔丝和下极板。
形成衬垫孔、熔丝窗和电容器孔可以包括利用光刻和局部蚀刻工艺来构图钝化层以形成初始的熔丝窗和初始的电容器孔。这里，形成初始的熔丝窗使其横越熔丝，并形成初始的电容器孔使其位于下极板之上，并且钝化层保留在初始的熔丝窗和初始的电容器孔的底部。利用光刻和蚀刻工艺来构图钝化层，以形成暴露金属衬垫上的罩层的初始的衬垫孔。在具有初始的衬垫孔、初始的熔丝窗和初始的电容器孔的半导体衬底上进行回蚀刻工艺，以去除在金属衬垫上暴露的罩层，并且同时去除保留在初始的熔丝窗和初始的电容器孔的底部上的钝化层。
在形成初始的衬垫孔之后，可以形成初始的熔丝窗和初始的电容器孔。
附图说明
从以下参照附图的详细的说明中，本发明的上述和其它特征和优点将变得更加明显，其中：
图1是说明传统MIM电容器的剖面图；
图2是说明根据本发明的一个优选实施例的半导体器件的平面图；
图3至8是说明根据本发明的一个优选实施例的、沿图2的I-I线的半导体器件的制造方法的剖面图。
具体实施方式
现在，下文将参照附图更加全面地描述本发明，其中示出了本发明的优选实施例。然而，可以以不同形式来实施本发明，并且本发明不应当限制于在此提出的各实施例。而且，提供这些实施例，是为了使本说明书全面和完整，并且可以将向本领域技术人员完整地传达本发明的范围。在各附图中，为了清楚，放大了各层和各区的厚度。在整个说明书中，相同数字表示相同的元件。
图2是说明根据本发明的一个优选实施例的半导体器件的平面图，图8是沿图2的线I-I的剖面图。首先，将参照图2和8来描述根据本发明的一个优选实施例的半导体器件。
参照图2和8，半导体衬底51具有熔丝区域B和电容器区域C。半导体衬底51具有存储单元和线。熔丝区域B和电容器区域C可以被层间绝缘层53覆盖。
如图2中所示，熔丝55b位于熔丝区域B上。熔丝55b的两端可以通过通孔插塞53a电连接到下互连线51a。
下极板55c位于电容器区域C上。下极板55c位于与熔丝55b的相同平面上。下极板55c可以电连接到上互连线55e或通过通孔插塞电连接到下互连线，上互连线55e位于与熔丝55b的相同平面上。
上极板65b位于下极板55c之上，并且在下极板55c和上极板65b之间插入罩层(capping layer)57。上极板65b可以通过通孔插塞电连接到另一个下互连线(未示出)。结果，由下极板55c、上极板65b和罩层57组成的电容器就位于与熔丝55b的相同平面上。
熔丝55b和下极板55c位于在半导体衬底之上的相同平面上，并且可以通过同一构图工艺来形成它们，而且可以与上互连线一起形成。
熔丝55b和下极板55c可以是铜(Cu)层，并且还可以包括顺序层叠在铜层之下的扩散阻挡层和籽晶层。此外，上极板65b可以是选自Ta、TaN、Ti、TiN和Al层的至少一种导电层，或者可以是具有选自Ta/TaN、Ti/TiN、TaN/Al、Ta/TaN/Al、TaN/Al/TiN、TiN/Al和Ti/TiN/Al层的多组分膜的一层(称为“一个复合层”)。
如果熔丝55b和下极板55c是铜层，那么罩层57就可以被形成作为能够防止铜扩散的介电层。能够防止铜扩散的介电层能够起到防止铜原子从下极板55c扩散到上极板65b的作用，并且还能够起到防止因铜原子导致的罩层57的介电特性退化的作用。罩层57可以是选自SiN和SiC层的至少一层，并且更加优选为SiN层。
如图所示，罩层57可以延伸，覆盖熔丝55b的上表面。覆盖熔丝55b上表面的罩层57能够起到防止熔丝55b污染的作用。
半导体器件还具有覆盖罩层57上的熔丝区域B和电容器区域C的钝化层59。钝化层59可以是单层或多层。钝化层59具有在熔丝55b之上横穿的熔丝窗63a和暴露罩层57的电容器孔63b，罩层57被插入在上极板65b和下极板55c之间。因此，可以通过单一光刻和蚀刻工艺来构图钝化层59，以形成熔丝窗63a和电容器孔63b。
如图2和8中所示，半导体衬底51还可具有衬垫区A。衬垫区A也可以用层间绝缘层53覆盖。可以在衬垫区A之上设置金属衬垫55a。金属衬垫55a与熔丝55b和下极板55c位于相同平面上。金属衬垫55a电连接到另一条上互连线55d。
在金属衬垫55a上，提供有电连接到金属衬垫55a的键合衬垫65a。金属衬垫55a是与熔丝55b和下极板55c相同的材料层，并且键合衬垫65a可以是与上极板65b相同的材料层。因此，可以通过同一工艺来形成金属衬垫55a、熔丝55b和下极板55c，并且可以通过同一光刻和蚀刻工艺来形成键合衬垫65a和上极板65b。
同时，钝化层59还可覆盖衬垫区A。这里，钝化层59具有暴露金属衬垫55a的衬垫孔63c。
结果，金属衬垫55a、熔丝55b和下极板55c位于相同平面上，并且可以是相同的材料层。因此，可以通过同一构图工艺来形成金属衬垫55a、熔丝55b和下极板55c。此外，通过钝化层59中的熔丝窗63a和电容器孔63b暴露罩层57。因此，可以通过单一光刻和蚀刻工艺来构图钝化层59，以同时形成熔丝窗63a和电容器孔63b。除此之外，由于键合衬垫65a和上极板65b可由相同材料层形成，并位于相同平面，因此它们可以通过同一光刻和蚀刻工艺来形成。
现在，以下将详细描述根据本发明的一个优选实施例的半导体器件的制造方法。图3至8是说明根据本发明的优选实施例、沿图2的线I-I切割的半导体器件的制造方法的剖面图。
参照图2和3，提供具有熔丝区域B和电容器区域C的半导体衬底51。半导体衬底51还可具有衬垫区A。此外，可以在半导体衬底51上形成下互连线51a。
在半导体衬底51上形成层间绝缘层53。层间绝缘层53覆盖熔丝区域B和电容器区域C，也覆盖衬垫区A。
构图层间绝缘层53，以在熔丝区域B和电容器区域C上分别形成熔丝沟槽和下极板沟槽。这里，可以在衬垫区A上形成一个衬垫沟槽。此外，可以在半导体衬底51之上形成用于布线的各沟槽，以形成上互连线。
在具有各沟槽的半导体衬底上形成填充各沟槽的下导电层。下导电层可以由铜层形成。可以采用典型的方法例如CVD方法或电镀方法来形成铜层。这里，在形成铜层之前，还可以形成扩散阻挡金属层和籽晶层。
平坦化下导电层，直至暴露层间绝缘层53，以便形成填充衬垫沟槽的金属衬垫55a、填充熔丝沟槽的熔丝55b和填充下极板沟槽的下极板55c。这里，可以同时形成填充各沟槽的用于布线的上互连线，例如上互连线55d、55e。金属衬垫55a可以电连接到上互连线55d，熔丝55b可以通过通孔插塞53a电连接到下互连线51a。此外，下极板55c可以电连接到上互连线55e。
参照图2和4，顺序在具有金属衬垫55a、熔丝55b和下极板55c的半导体衬底上形成罩层57和钝化层59。
在金属衬垫55a、熔丝55b和下极板55c由铜层形成的情况下，罩层57可以由能够防止铜原子扩散的介电层形成。罩层57可以由选自SiN和SiC层的至少一层形成，并且更加优选由SiN层形成。此外，罩层57优选形成为具有200-1000的厚度。
钝化层59可以由选自氧化层和氮化层的至少一种绝缘层形成。如图4中所示，钝化层59典型地可以由双层59a、59b形成。钝化层59可以形成为具有2000-20000的厚度。
参照图2和5，通过光刻和局部蚀刻工艺来构图钝化层59，以形成初始的熔丝窗61a和初始的电容器孔61b。初始的熔丝窗61a被形成为横穿熔丝55b，初始的电容器孔61b被形成为位于下极板55c之上。钝化层59保留在初始的熔丝窗61a之下并保留在初始的电容器孔61b之下。这里，保留在初始的熔丝窗61a之下和初始的电容器孔61b之下的钝化层59可以具有足够薄以至在蚀刻罩层57期间可以被去除的厚度。
参照图2和6，再次采用光刻和蚀刻工艺来构图具有初始的熔丝窗61a和初始的电容器孔61b的钝化层59，以形成暴露金属衬垫55a上的罩层57的初始的衬垫孔61c。
可选择地，可以在形成初始的熔丝窗61a和初始的电容器孔61b之前，形成初始的衬垫孔61c。即，可以改变构图初始的衬垫孔61c和构图初始的熔丝窗61a和初始的电容器孔61b的工艺顺序。
参照图2和7，在具有初始的熔丝窗61a、初始的电容器孔61b和初始的衬垫孔61c的半导体衬底上进行回蚀刻工艺，以形成熔丝窗63a、电容器孔63b和衬垫孔63c。当去除在初始的衬垫孔61c的底部上暴露的罩层57时，就去除保留在初始的熔丝窗61a、初始的电容器孔61b之下的钝化层59。结果，就在熔丝窗63a和电容器孔63b的底部暴露罩层57，并且在衬垫孔63c的底部暴露金属衬垫55a。
如图2中所示，熔丝窗63a横穿熔丝55b，并且电容器孔63b被形成为位于下极板55c之上。此外，衬垫孔63c被形成为位于金属衬垫55a上。
参照图5和7，描述了采用局部蚀刻和回蚀刻工艺来形成衬垫孔63c、熔丝窗63a和电容器孔63b的方法。然而，可以通过除如上所述的方法以外的各种其它方法来形成衬垫孔63c、熔丝窗63a和电容器孔63b。
例如，如图4中所示，在形成钝化层59之后，可以采用光刻和蚀刻工艺来构图钝化层59，以分别直接形成暴露罩层57的熔丝窗63a和电容器孔63b。然后，采用另一光刻和蚀刻工艺来构图具有熔丝窗63a和电容器孔63b的钝化层59以及罩层57，以形成暴露金属衬垫55a的衬垫孔63c。可选择地，可以在形成熔丝窗63a和电容器孔63b之前，形成衬垫孔63c。
参照图2和8，在具有熔丝窗63a、电容器孔63b和衬垫孔63c的半导体衬底上形成上导电层。最初，使上导电层填充熔丝窗63a、电容器孔63b和衬垫孔63c，并覆盖钝化层59。
上导电层由选自Ta、TaN、Ti、TiN和Al层的至少一种导电层形成。上导电层可以由选自Ta/TaN、Ti/TiN、TaN/Al、Ta/Al、Ta/TaN/Al、TaN/Al/TiN、TiN/Al和Ti/TiN/Al层的一个复合层形成。此外，上导电层可以形成为具有500-10000的厚度。
然后，采用光刻和蚀刻工艺来构图上导电层，以形成覆盖衬垫孔63c的底部的键合衬垫65a和覆盖电容器孔63b底部的上极板65b。键合衬垫65a电连接到金属衬垫55a，且上极板65b位于下极板55c之上的罩层57上。此外，在蚀刻工艺期间，去除填充熔丝窗63a的上导电层，以便通过熔丝窗63a暴露在熔丝55b上的罩层57。
根据本发明，提供了一种具有熔丝和MIM电容器的半导体器件，其能够使光刻和蚀刻工艺步骤最少。在此半导体器件中，可以在同一构图工艺期间形成熔丝、下极板和金属衬垫，并且可以采用相同的各个光刻和蚀刻工艺来形成熔丝窗和电容器孔。此外，采用各自的光刻和蚀刻工艺来构图上导电层，以同时形成键合衬垫和上极板。因此，通过采用形成熔丝的工艺和形成键合衬垫的工艺，就可以不用附加的光刻和蚀刻工艺来制造MIM电容器。同时，可以采用形成下互连线的工艺来形成熔丝。结果，就能够制造具有熔丝和MIM电容器的半导体器件，其中光刻和蚀刻工艺步骤被最少化。
Claims (37)
1、一种半导体器件，包括：
具有熔丝区域和电容器区域的半导体衬底；
位于该熔丝区域上的熔丝；
位于该电容器区域上并与该熔丝位于相同平面的下极板；
位于该下极板之上的上极板；以及
在该下极板和该上极板之间插入的罩层。
2、根据权利要求1的半导体器件，其中该熔丝和该下极板由铜层形成。
3、根据权利要求1的半导体器件，其中该上极板是选自Ta、TaN、Ti、TiN和Al层的至少一个导电层。
4、根据权利要求1的半导体器件，其中该上极板是选自Ta/TaN、Ti/TiN、TaN/Al、Ta/Al、Ta/TaN/Al、TaN/Al/TiN、TiN/Al和Ti/TiN/Al层的一个复合层。
5、根据权利要求1的半导体器件，其中该罩层是能够防止铜扩散的介电层。
6、根据权利要求1的半导体器件，其中该罩层是选自SiN和SiC层的至少一层。
7、根据权利要求1的半导体器件，其中该罩层延伸以覆盖该熔丝的上表面。
8、根据权利要求7的半导体器件，还包括：
在该罩层上覆盖该熔丝区域和该电容器区域的钝化层，其中该钝化层具有横越该熔丝的熔丝窗和暴露在该上极板和该下极板之间插入的该罩层的电容器孔。
9、根据权利要求1的半导体器件，其中该半导体衬底还包括衬垫区。
10、根据权利要求9的半导体器件，还包括：
设置于该衬垫区上并与该熔丝位于相同平面的金属衬垫；以及
设置于该金属衬垫上并电连接到该金属衬垫的键合衬垫，其中该金属衬垫由与该熔丝相同的材料层形成，并且该键合衬垫由与该上极板相同的材料层形成。
11、根据权利要求10的半导体器件，其中该罩层延伸以覆盖该熔丝的上表面。
12、根据权利要求11的半导体器件，还包括：
位于该罩层上覆盖该衬垫区、该熔丝区域和该电容器区域的钝化层，其中该钝化层具有暴露该金属衬垫的衬垫孔、横越该熔丝的熔丝窗和暴露在该上极板和该下极板之间插入的该罩层的电容器孔。
13、一种半导体器件的制造方法，包括：
提供具有熔丝区域和电容器区域的半导体衬底；
分别在该熔丝区域和该电容器区域上形成熔丝和下极板，该熔丝和该下极板由层间绝缘层隔离；
在该半导体衬底、该熔丝和该下极板上顺序形成罩层和钝化层；
构图该钝化层，以在该熔丝区域和该电容器区域上分别形成暴露该罩层的熔丝窗和暴露该罩层的电容器孔，该熔丝窗横越该熔丝，并且该电容器孔位于该下极板之上；
在该钝化层上并在该熔丝窗和该电容器孔中形成上导电层；以及
构图该上导电层，以同时形成位于该下极板之上的上极板并去除在该熔丝窗中形成的该上导电层。
14、根据权利要求13的方法，其中所述形成熔丝和下极板包括：
在该半导体衬底上形成层间绝缘层；
构图该层间绝缘层，以在该熔丝区域和该电容器区域上分别形成熔丝沟槽和下极板沟槽，该熔丝沟槽和该下极板沟槽彼此隔离；
在该层间绝缘层上并在该熔丝沟槽和该下极板沟槽中形成下导电层；以及
平坦化该下导电层至该层间绝缘层。
15、根据权利要求14的方法，其中该下导电层是铜层。
16、根据权利要求15的方法，其中该罩层是能够防止铜扩散的介电层。
17、根据权利要求13的方法，其中该罩层是选自SiN和SiC层的至少一层。
18、根据权利要求13的方法，其中该罩层形成为具有200-1000的厚度。
19、根据权利要求13的方法，其中该钝化层是选自氧化层和氮化层的至少一个绝缘层。
20、根据权利要求13的方法，其中该钝化层形成为具有2000-20000的厚度。
21、根据权利要求13的方法，其中该上导电层是选自Ta、TaN、Ti、TiN和Al层的至少一个导电层。
22、根据权利要求13的方法，其中该上导电层是选自Ta/TaN、Ti/TiN、TaN/Al、Ta/Al、Ta/TaN/Al、TaN/Al/TiN、TiN/Al和Ti/TiN/Al层的一个复合层。
23、根据权利要求13的方法，其中该上导电层形成为具有500-10000的厚度。
24、根据权利要求13的方法，其中所述构图该钝化层包括：
采用光刻和局部蚀刻工艺，以在该钝化层中形成初始的熔丝窗和初始的电容器孔，该初始的熔丝窗横越该熔丝并且该初始的电容器孔位于该下极板之上，并且其中该钝化层保留在该初始的熔丝窗的底部和该初始的电容器孔的底部；以及
通过回蚀刻去除保留在该初始的熔丝窗的底部和该初始的电容器孔的底部上的该钝化层，以暴露该罩层。
25、一种半导体器件的制造方法，包括：
提供具有衬垫区、熔丝区域和电容器区域的半导体衬底；
分别在该衬垫区、该熔丝区域和该电容器区域上形成金属衬垫、熔丝和下极板，该金属衬垫、该熔丝和该下极板由层间绝缘层隔离；
在该半导体衬底、该金属衬垫、该熔丝和该下极板上顺序形成罩层和钝化层；
构图该钝化层和该罩层，以形成暴露该熔丝上的该罩层的熔丝窗、暴露该下极板上的该罩层的电容器孔和暴露该金属衬垫的衬垫孔，该熔丝窗横越该熔丝；
在该钝化层上并在该衬垫孔、该熔丝窗和该电容器孔中形成上导电层；以及
构图该上导电层，以同时形成通过该衬垫孔电连接到该金属衬垫的键合衬垫和位于该下极板之上的上极板，并去除在该熔丝窗中形成的该上导电层。
26、根据权利要求25的方法，其中所述形成金属衬垫、熔丝和下极板包括：
在该半导体衬底上形成层间绝缘层；
构图该层间绝缘层，以在该衬垫区、该熔丝区域和该电容器区域上分别形成衬垫沟槽、熔丝沟槽和下极板沟槽，该衬垫沟槽、该熔丝沟槽和该下极板沟槽彼此隔离；
在该层间绝缘层上并在该衬垫沟槽、该熔丝沟槽和该下极板沟槽中形成下导电层；以及
平坦化该下导电层直至暴露该层间绝缘层。
27、根据权利要求26的方法，其中该下导电层是铜层。
28、根据权利要求27的方法，其中该罩层是能够防止铜扩散的介电层。
29、根据权利要求25的方法，其中该罩层是选自SiN和SiC层的至少一层。
30、根据权利要求25的方法，其中该罩层形成为具有200-1000的厚度。
31、根据权利要求25的方法，其中该钝化层是选自氧化层和氮化层的至少一个绝缘层。
32、根据权利要求25的方法，其中该钝化层形成为具有2000-20000的厚度。
33、根据权利要求25的方法，其中该上导电层是选自Ta、TaN、Ti、TiN和Al层的至少一个导电层。
34、根据权利要求25的方法，其中该上导电层是选自Ta/TaN、Ti/TiN、TaN/Al、Ta/Al、Ta/TaN/Al、TaN/Al/TiN、TiN/Al和Ti/TiN/Al层的一个复合层。
35、根据权利要求25的方法，其中该上导电层形成为具有500-10000的厚度。
36、根据权利要求25的方法，其中所述构图该钝化层包括：
采用光刻和局部蚀刻工艺，以在该钝化层中形成初始的熔丝窗和初始的电容器孔，该初始的熔丝窗横越该熔丝并且该初始的电容器孔位于该下极板之上，并且其中该钝化层保留在该初始的熔丝窗的底部和该初始的电容器孔的底部；
采用光刻和蚀刻工艺，以形成暴露在该金属衬垫上的该罩层的初始的衬垫孔；以及
同时去除在该金属衬垫上暴露的该罩层、以及保留在该初始的熔丝窗的底部和该初始的电容器孔的底部的该钝化层。
37、根据权利要求36的方法，其中在形成该初始的衬垫孔之后，形成该初始的熔丝窗和该初始的电容器孔。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR66650/03 | 2003-09-25 | ||
| KR66650/2003 | 2003-09-25 | ||
| KR1020030066650A KR100548998B1 (ko) | 2003-09-25 | 2003-09-25 | 동일레벨에 퓨즈와 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1617341A true CN1617341A (zh) | 2005-05-18 |
| CN1323437C CN1323437C (zh) | 2007-06-27 |
Family
ID=34374179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200410095154XA Expired - Fee Related CN1323437C (zh) | 2003-09-25 | 2004-09-27 | 具有相同平面上的熔丝和电容器的半导体器件及制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7239004B2 (zh) |
| JP (1) | JP2005101618A (zh) |
| KR (1) | KR100548998B1 (zh) |
| CN (1) | CN1323437C (zh) |
| TW (1) | TWI276214B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211779B (zh) * | 2006-12-29 | 2010-05-19 | 联华电子股份有限公司 | 以两阶段蚀刻方式在半导体基材上形成熔丝窗的方法 |
| CN103219288A (zh) * | 2013-03-22 | 2013-07-24 | 上海宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN104253083A (zh) * | 2013-06-26 | 2014-12-31 | 中芯国际集成电路制造(上海)有限公司 | 熔丝器件的制备方法 |
| CN108649024A (zh) * | 2018-05-04 | 2018-10-12 | 中国电子科技集团公司第二十四研究所 | 一次性可编程电容型熔丝位及存储器 |
| CN112117235A (zh) * | 2020-11-17 | 2020-12-22 | 中芯集成电路制造(绍兴)有限公司 | 一种优化化学镀金属的方法及具有化学镀金属的结构 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100526474B1 (ko) * | 2003-12-31 | 2005-11-08 | 동부아남반도체 주식회사 | 반도체 소자의 제조방법 |
| US8018017B2 (en) * | 2005-01-26 | 2011-09-13 | International Business Machines Corporation | Thermo-mechanical cleavable structure |
| JP4984549B2 (ja) | 2006-01-27 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR100741990B1 (ko) * | 2006-07-10 | 2007-07-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US7989307B2 (en) | 2008-05-05 | 2011-08-02 | Micron Technology, Inc. | Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same |
| US7956466B2 (en) | 2008-05-09 | 2011-06-07 | International Business Machines Corporation | Structure for interconnect structure containing various capping materials for electrical fuse and other related applications |
| US8772156B2 (en) * | 2008-05-09 | 2014-07-08 | International Business Machines Corporation | Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications |
| CN104576603A (zh) * | 2013-10-28 | 2015-04-29 | 北大方正集团有限公司 | 一种包含激光熔丝的集成电路及其制造方法 |
| US9349787B1 (en) | 2014-12-10 | 2016-05-24 | GlobalFoundries, Inc. | Integrated circuits with capacitors and methods of producing the same |
| US9373680B1 (en) | 2015-02-02 | 2016-06-21 | Globalfoundries Inc. | Integrated circuits with capacitors and methods of producing the same |
| KR102321919B1 (ko) | 2015-05-22 | 2021-11-03 | 어플라이드 머티어리얼스, 인코포레이티드 | 방위방향으로 튜닝가능한 다중-구역 정전 척 |
| US9799601B1 (en) * | 2017-02-06 | 2017-10-24 | Vanguard International Semiconductor Corporation | Fuse elements and methods for forming the same |
| US11145591B2 (en) * | 2019-11-18 | 2021-10-12 | International Business Machines Corporation | Integrated circuit (IC) device integral capacitor and anti-fuse |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200453A (ja) * | 1983-04-27 | 1984-11-13 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2570147B2 (ja) | 1993-11-18 | 1997-01-08 | 日本電気株式会社 | 半導体装置 |
| JP3192082B2 (ja) * | 1996-02-14 | 2001-07-23 | 光洋精工株式会社 | 樹脂製プーリ |
| US5731624A (en) * | 1996-06-28 | 1998-03-24 | International Business Machines Corporation | Integrated pad and fuse structure for planar copper metallurgy |
| JPH11195753A (ja) * | 1997-10-27 | 1999-07-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| KR100322543B1 (ko) * | 1999-08-31 | 2002-03-18 | 윤종용 | 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법 |
| US6294474B1 (en) * | 1999-10-25 | 2001-09-25 | Vanguard International Semiconductor Corporation | Process for controlling oxide thickness over a fusible link using transient etch stops |
| JP3967544B2 (ja) * | 1999-12-14 | 2007-08-29 | 株式会社東芝 | Ｍｉｍキャパシタ |
| US6680520B2 (en) * | 2000-03-14 | 2004-01-20 | International Business Machines Corporation | Method and structure for forming precision MIM fusible circuit elements using fuses and antifuses |
| JP2002064184A (ja) * | 2000-06-09 | 2002-02-28 | Oki Electric Ind Co Ltd | コンデンサ部を備えた半導体装置の製造方法 |
| KR100690983B1 (ko) | 2000-08-22 | 2007-03-08 | 매그나칩 반도체 유한회사 | 반도체장치의 퓨즈 및 캐패시터 형성방법 |
| JP2002110799A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6524908B2 (en) * | 2001-06-01 | 2003-02-25 | International Business Machines Corporation | Method for forming refractory metal-silicon-nitrogen capacitors and structures formed |
| KR100399062B1 (ko) | 2001-06-30 | 2003-09-26 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈구조 및 그 제조방법 |
| US6495426B1 (en) * | 2001-08-09 | 2002-12-17 | Lsi Logic Corporation | Method for simultaneous formation of integrated capacitor and fuse |
| US6461914B1 (en) * | 2001-08-29 | 2002-10-08 | Motorola, Inc. | Process for making a MIM capacitor |
| JP3670634B2 (ja) * | 2001-09-17 | 2005-07-13 | 松下電器産業株式会社 | 半導体集積回路装置及びその製造方法 |
| KR100463047B1 (ko) * | 2002-03-11 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
| DE10219116A1 (de) * | 2002-04-29 | 2003-11-13 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren |
| KR100500444B1 (ko) * | 2002-12-26 | 2005-07-12 | 삼성전자주식회사 | 금속전극들을 갖는 커패시터 제조방법 |
-
2003
- 2003-09-25 KR KR1020030066650A patent/KR100548998B1/ko not_active IP Right Cessation
-
2004
- 2004-09-17 TW TW093128165A patent/TWI276214B/zh not_active IP Right Cessation
- 2004-09-22 US US10/946,343 patent/US7239004B2/en not_active Expired - Fee Related
- 2004-09-24 JP JP2004278476A patent/JP2005101618A/ja active Pending
- 2004-09-27 CN CNB200410095154XA patent/CN1323437C/zh not_active Expired - Fee Related
-
2007
- 2007-05-30 US US11/755,193 patent/US7517763B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211779B (zh) * | 2006-12-29 | 2010-05-19 | 联华电子股份有限公司 | 以两阶段蚀刻方式在半导体基材上形成熔丝窗的方法 |
| CN103219288A (zh) * | 2013-03-22 | 2013-07-24 | 上海宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN104253083A (zh) * | 2013-06-26 | 2014-12-31 | 中芯国际集成电路制造(上海)有限公司 | 熔丝器件的制备方法 |
| CN108649024A (zh) * | 2018-05-04 | 2018-10-12 | 中国电子科技集团公司第二十四研究所 | 一次性可编程电容型熔丝位及存储器 |
| CN112117235A (zh) * | 2020-11-17 | 2020-12-22 | 中芯集成电路制造(绍兴)有限公司 | 一种优化化学镀金属的方法及具有化学镀金属的结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200512925A (en) | 2005-04-01 |
| US20050067671A1 (en) | 2005-03-31 |
| KR100548998B1 (ko) | 2006-02-02 |
| KR20050030705A (ko) | 2005-03-31 |
| US7239004B2 (en) | 2007-07-03 |
| US7517763B2 (en) | 2009-04-14 |
| CN1323437C (zh) | 2007-06-27 |
| TWI276214B (en) | 2007-03-11 |
| JP2005101618A (ja) | 2005-04-14 |
| US20070224771A1 (en) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1617341A (zh) | 具有相同平面上的熔丝和电容器的半导体器件及制造方法 | |
| CN1265458C (zh) | 具有形成在多层布线结构中电容器的半导体器件 | |
| CN1317756C (zh) | 使用低－k介电材料形成双大马士革互连的方法 | |
| CN1292477C (zh) | 半导体器件及其制造方法 | |
| CN1599028A (zh) | 金属－绝缘体－金属电容器及互连结构 | |
| CN1835235A (zh) | 半导体器件和mim电容器 | |
| CN1819158A (zh) | 半导体器件 | |
| CN1716589A (zh) | 半导体器件 | |
| CN1722427A (zh) | 用于半导体器件的互连结构及其形成方法 | |
| CN1728382A (zh) | 半导体器件 | |
| CN1933157A (zh) | 半导体器件及其制造方法 | |
| JP2011114049A (ja) | 半導体装置 | |
| CN1507045A (zh) | 包括金属-绝缘体-金属电容器的集成电路装置和半导体装置 | |
| CN1967845A (zh) | 半导体器件及其制造方法 | |
| CN1893020A (zh) | 半导体器件及其制造方法 | |
| CN1933153A (zh) | 半导体元件及制造镶嵌结构中的金属绝缘金属电容的方法 | |
| CN1624897A (zh) | 采用牺牲金属氧化物层形成双镶嵌金属互连的方法 | |
| CN1339172A (zh) | 具有自对准接触结构的半导体器件及其形成方法 | |
| CN1581476A (zh) | 无孔隙金属互连结构及其形成方法 | |
| CN1677659A (zh) | 穿通电极、设有穿通电极的隔片及其制造方法 | |
| CN1705080A (zh) | 半导体器件 | |
| CN1929124A (zh) | 半导体器件及其制造方法 | |
| CN1705128A (zh) | 半导体器件及制造该半导体器件的方法 | |
| CN1638112A (zh) | 半导体器件及其制造方法 | |
| CN1691322A (zh) | 半导体存储器件的熔丝区域及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070627 Termination date: 20110927 |