CN1819158A

CN1819158A - 半导体器件

Info

Publication number: CN1819158A
Application number: CNA2006100024798A
Authority: CN
Inventors: 广井政幸
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 2005-01-28
Filing date: 2006-01-26
Publication date: 2006-08-16
Anticipated expiration: 2026-01-26
Also published as: CN100454522C; JP2006210648A; JP4455356B2; US7663240B2; US20060170108A1

Abstract

多层互连结构的机械强度和耐湿性将被增强。一种半导体器件包括半导体衬底上的电路区和围绕电路区形成的密封环区。密封环区包括多个互连层和多个通孔层，互连层包括互连线，多个通孔层包括彼此层叠的多个隙缝通孔，以及至少一个通孔层(下或中间层)中的隙缝通孔之间的间距不同于其他通孔层(上层)中的隙缝通孔之间的间距。

Description

半导体器件

本申请基于日本专利申请号2005-020820，在此将其内容引入作为参考。

技术领域

本发明涉及一种包括多层互连结构的半导体器件。

背景技术

为了满足半导体芯片的更高工作速度的最新增长需求，对采用具有低介电常数的材料来代替氧化硅膜(介电常数K＝4.3左右)形成层间介质积极地进行各种研究，以由此减小互连线之间的寄生电容。可用的低介电常数(在下文中简称低-k)绝缘材料的例子包括HSQ、MSQ和含芳香烃的有机树脂，该材料具有约3的介电常数。除此之外，为了获得更低的介电常数，最近研制了包括微孔的多孔材料。采用这种低-k材料来形成层间介质，减小互连线之间的串扰，因此获得工作速度更高的芯片。

但是，低-k膜通常具有低的薄膜强度以及不足的黏附性能。除此之外，因为缺乏强度，在CMP(化学机械抛光)工序期间，在没有密集地分布互连线的区域中，低-k膜易于被刮掉。

现在，当制造半导体芯片时，首先，在晶片上形成多个电路芯片，然后将该晶片切割成单个芯片。通过该切割工序，半导体芯片的切割部分被露出。由此，沿每个电路芯片的周边设置密封环区，以便防止水或湿气通过该切割部分侵入。JP-A 2004-297022公开了一种设有密封环的半导体芯片的结构，该密封环由沿外周边布置的互连和通孔构成。在该结构中，密封环被连续地布置，以便连接到所有层，包括半导体芯片的下层和上层，由此防止水或湿气通过该切割部分侵入(JP-A 2004-297022的图2)。

通常，在半导体器件中，上层形成在由氧化硅膜构成的绝缘层中，氧化硅膜足够硬，用作层间介质，而下层形成在由低-k膜构成的层间介质中，该层间介质用于减小互连电容量。如上所述，该低-k膜的机械强度和黏附性能不足。此外，低-k膜易于吸收湿气。因此，提高半导体器件的下层的机械强度和耐湿性是待解决的重要问题。

另一方面，由于上层通常包括较宽的互连和较大的通孔，因此密封环区的尺寸取决于上层中的互连和通孔的尺寸。因此，希望上层中的互连和通孔被布置为防止密封环区过分地扩大。

发明内容

根据本发明，提供一种半导体器件，包括：在半导体衬底上形成的电路区；以及围绕该电路区形成的密封环区；该密封环区包括多个互连层和多个通孔层，每个互连层具有在层间介质中形成的互连线，每个通孔层具有在互相层叠的层间介质间中形成的多个缝隙通孔，以及至少一个通孔层中的缝隙通孔之间的间距不同于其他通孔层中的缝隙通孔之间的间距。

在此，术语“通孔间距”指各个层中通孔的中心与相邻通孔的中心之间的间隔的平均值。

根据用作层间介质的材料，例如，当采用耐湿性较小的材料时，可以使通孔间距较窄，当采用耐湿性较强的材料时，可以使通孔间距较宽。这种布置允许增强层间介质中形成的通孔层中的密封环的效果，该层间介质由耐湿性较小的材料构成。同样，当通孔宽时，可以使通孔间距较窄，以及当通孔窄时，可以使通孔间距较宽。这种结构允许将分配给密封环区的区域面积限制在一定的范围内，从而节省用于形成芯片区的空间。

在根据本发明的半导体器件中，使至少一个通孔层中的通孔间距比相对于该层的上层中设置的至少另一通孔层中的通孔间距更窄。

当设置缝隙通孔和互连以便构成密封环时，优选依照应用于各个相同层的电路区中的通孔和互连的设计规则(通孔宽度/直径或厚度，或互连宽度/厚度)，在密封环区中形成缝隙通孔和互连。这是因为，由于密封环区中的缝隙通孔和互连与相同层的电路区中的通孔和互连同时形成，在密封环区中的缝隙通孔和互连的尺寸大大地不同于相同层的电路区中的通孔和互连的尺寸的情况下，当用金属层填充通孔和互连沟槽时，薄膜厚度可能变得不均匀，以及CMP(化学机械抛光)工艺可能招致不均匀的薄膜厚度或图形变形。在电路区中，在下层中形成比上层中更精细的图形。由此，在密封环区中，在下层中形成比上层中更精细的图形。

图9是芯片中形成的密封环的剖面图，包括下层中比上层中更窄的互连和通孔。这里，该芯片包括层间介质1、互连3。在其中下层中的互连和通孔更窄的这种结构中，形成以恒定的间距连续地连接到各个下层和上层的密封环，导致下层中的金属含量较少。下层金属含量导致该层的机械强度和与上和下相邻层的黏附性能退化。此外，如先前所述，该半导体器件通常包括下层中的作为层间介质的低-k膜，因此因为薄膜的强度和黏附性能的缺乏，切割的冲击和热周期的应用常常在低-k膜的界面处产生剥离。而且，还随之产生湿气的侵入。当采用多孔膜作为低-k膜时，这种问题变得更严重。根据本发明，在下层中以较小的通孔间距形成缝隙通孔允许增加下层的机械强度、黏附性能以及耐湿性。同样，可以以更窄的互连间距在下层中形成互连。这导致下层的机械强度、黏附性能以及耐湿性增加。在此的术语“互连间距”是指各个层中的互连中心与相邻互连的互连中心的间隔的平均值。

而且，由于该上层包括较宽的互连和较大的通孔，因此密封环区的尺寸取决于上层中的互连和通孔的尺寸。但是，根据本发明，上层的密封环尺寸保持在一定限度内，由此允许在下层的死空间中适当地引入互连和缝隙通孔。因此，可以在不增加该密封环区的尺寸的情况下获得上述优点。

密封环区中的互连和缝隙通孔可以与电路区中的互连和通孔同时形成。因此，在不设置附加制造步骤的情况下，可以在密封环区中形成希望的互连和缝隙通孔。

本发明的半导体器件还包括由互连层和通孔层的至少一层中的多孔膜构成的层间介质；以及阻挡绝缘层，具有高于由贯穿电路区和密封环区在其上设置的多孔膜构成的层间介质的耐湿性。

本发明能够增强多层互连结构的机械强度和耐湿性。

附图说明

由下面结合附图的详细说明将使本发明的上述及其他目的、优点和特点更明显，其中：

图1示出了根据本发明的实施例的半导体器件的平面图；

图2是沿图1的线A-A的剖面图，示出了密封环区的细节；

图3是沿图1的线A-A的剖面图，示出了密封环区的细节；

图4示出了被图1中的实线B封闭的区域中的各个层的互连和通孔图形的平面图；

图5A至5D示出了被图1中的实线C封闭的区域中的各个层的互连和通孔图形的平面图；

图6A和6B分别示出了以交叉点和T形连接布置的通孔或互连的放大图；

图7A、7B和7C是沿图1的线A-A的剖面图，示出了密封环区的细节；

图8A至8C是沿图1的线A-A的剖面图，示出了密封环区的细节；以及

图9示出了芯片的密封环的剖面图，其中下层中的互连和通孔比上层中更窄。

具体实施方式

现在将参考说明性实施例描述本发明。所属领域的技术人员将认识到，使用本发明的教导可以完成许多替换性的实施例，以及本发明不局限于用于说明性目的而说明的实施例。

下面，将参考附图描述本发明的实施例。在图中，相似的构件被给定相同的数字，以及其描述将被适当地省略。

图1示出了根据本发明的实施例的半导体器件的平面图。

图1表示在半导体晶片上形成的多个电路芯片的一个电路芯片的芯片形成区。半导体器件100的每个芯片形成区包括电路区102和围绕该电路区102的密封环区104。电路区102包括内部电路。

(第一实施例)

图2是沿图1的线A-A的剖面图，示出了根据本实施例的密封环区104的细节。

密封环区104包括交替地层叠的多个互连层和多个通孔层，互连层包括互连线，通孔层包括通孔。密封环区104包括两层的下层层间介质122、在其上形成的中间层层间介质124以及在其上形成的上层层间介质126。两层的下层层间介质122分别包括依次形成的下层互连110、下层缝隙通孔112以及下层互连110。中间层层间介质124包括依次形成的中间层缝隙通孔114和中间层互连116。同样，上层层间介质126包括依次形成的上层缝隙通孔118和上层互连120。

在本实施例中，在下层中使密封环区104中的通孔间距比上层中更窄。同样，在下层中也使密封环区104中的互连间距比上层中更窄。这里，“通孔间距”指各个层中的通孔中心和相邻通孔的通孔中心之间的间隔的平均值。由此，互连间距指各个层中的互连中心和相邻互连的互连中心之间的间隔的平均值。

而且，依据该平均值，在下层中，密封环区104中的通孔宽度比上层中的更窄。类似地，依据该平均值，在下层中，密封环区104中的互连宽度比上层中的更窄。在本实施例中，不必因此形成所有互连和通孔，而是只要通常而言通孔宽度和互连宽度在下层中比上层中更窄。

在图2所示的例子中，例如，下层缝隙通孔112的通孔间距和中间层缝隙通孔114的通孔间距比上层缝隙通孔118的通孔间距更窄。同样，通孔宽度按照下层缝隙通孔112、中间层缝隙通孔114和上层缝隙通孔118的顺序增加。同样，下层互连110的互连间距比中间层互连116和上层互连120的互连间距更窄。而且，下层互连110的宽度比中间层互连116和上层互连120的宽度更窄。

在本实施例中，层间介质，特别下层层间介质122可以由低-k膜构成。更具体地说，可以采用具有例如不超过3.3的介电常数的材料作为低-k膜。这种低-k膜的例子包括SiOC、聚-硅氧烷如HSQ(氢倍半硅氧烷)、MSQ(甲基倍半硅氧烷)或MHSQ(甲基氢倍半硅氧烷)、含芳香烃的有机树脂如聚稀丙醚(polyallylether)(PAE)、二乙烯基硅氧烷-双-苯并环丁烯(BCB)或Silk(注册商标)、SOG(旋涂玻璃)、FOX(可流动的氧化物)等。此外，低-k膜可以由多孔材料构成。采用多孔材料允许进一步减小层间介质的介电常数。当这种低-k膜被用作为层间介质时，这种低-k膜易于导致机械强度、抗湿性和黏附性能的退化。但是，在本实施例中，增加下层中的金属材料的容量允许抑制机械强度、抗湿性和黏附性能的退化，该下层中采用低-k膜作为层间介质。

例如，在由多孔的介质膜构成的互连层中、在该互连层上面和下面设置的通孔层中、在由多孔的介质膜构成的通孔层中、或在该通孔层上面和下面设置的互连层中，可以使互连间距或缝隙通孔间距更窄，而可以使互连或缝隙通孔比其他层中更宽，以及与其他层相比，可以提供更多数目的互连或缝隙通孔。

在本实施例，互连和通孔可以由含铜的材料构成。互连和通孔可以通过单金属镶嵌(Damascene)或双金属镶嵌工序来形成。

在该实施例中，依照在下层中规定更精细结构的设计规则，形成半导体器件100的电路区102中的通孔和互连。密封环区104中的缝隙通孔和互连与电路区102中的通孔和互连同时形成，因此在下层中，密封环区104中的缝隙通孔和互连也具有较精细的结构。由此，当在下层设置与上层相同数目的缝隙通孔和互连时，下层中的缝隙通孔和互连包含较小的金属材料含量。这导致通过金属材料降低粘合性能，由此导致降低的黏附力。但是，在该实施例中，在下层中设置比上层中更多数目的缝隙通孔和互连。这些保证下层中的足够金属含量。

同样，各个层中的缝隙通孔和互连形成为使所有层的密封环区104的宽度通常是均匀的。在此，密封环区104的宽度指最内的缝隙通孔或互连的内边缘和最外的缝隙通孔或互连的外边缘之间的间隔。作为特定的例子，各个层中的缝隙通孔和互连形成为一个层中的密封环区104的宽度相对于其他层不超过±30％。这种结构允许限制上层中的密封环区104的面积增加，由此抑制半导体器件100的尺寸增加。

在该实施例中，增加下层中的金属含量可以促使金属材料用作楔子(wedge)，以便防止层间剥离。增加金属含量在保持层间介质的机械强度方面也是有效的，以及利用密封环进一步增强半导体器件100的耐湿性，而不增加半导体器件100的尺寸。

(第二实施例)

本实施例与第一实施例的不同之处在于半导体器件100的下层包括未连接到相邻上层中的互连或通孔的互连或通孔。

图3是沿图1的线A-A的剖面图，示出了根据本实施例的密封环区104的细节。

密封环区104包括两层的下层层间介质138和两层的上层层间介质140。两层的下层层间介质138包括依次形成的第一下层互连130a和第二下层互连130b、第一下层缝隙通孔132a和第二下层缝隙通孔132b、以及第一下层互连130a和第二下层互连130b。两层的上层层间介质140包括依次形成的上层缝隙通孔134、上层互连136、上层缝隙通孔134以及上层互连136。

在该结构中，第一下层缝隙通孔132a和第二下层缝隙通孔132b之间的通孔间距比上层缝隙通孔134之间的通孔间距更窄。同样，第一下层互连130a和第二下层互连130b的通孔宽度比上层缝隙通孔134的通孔宽度更窄。第一下层互连130a和第二下层互连130b之间的互连间距比上层互连136之间的互连间距更窄。同样，第一下层互连130a和第二下层互连130b的互连宽度比上层互连136的互连宽度更窄。

而且，依据平均值，在下层中密封环区104中的通孔宽度比上层中的更窄。类似地，依据平均值，在下层中密封环区104中的互连宽度比上层中的互连宽度更窄。在该实施例中，不必如此形成所有互连和通孔，而是只要通常而言下层中的通孔宽度和互连宽度在总图中比上层中更窄。

在该实施例中，第一下层互连130a和第一下层缝隙通孔132a被连接到上层中的上层缝隙通孔134和上层互连136，而第二下层缝隙通孔132b和第二下层互连130b未连接到上层中的通孔和互连。因此在下层层间介质138中设置未连接到相邻上层中的上层缝隙通孔134的第二下层互连130b允许分散在通孔和互连上作用的应力并增加热应力抵抗性。

图4示出了被图1中的实线B封闭的区域中的各个层的互连和通孔图形的平面图。为了更详细。图4示出了分别在最上层、上层、中间层和下层中形成的互连和通孔图形。

下层包括下层缝隙通孔152(第一下层缝隙通孔152a和第二下层缝隙通孔152b)和下层互连150(第一下层互连150a和第二下层互连150b)。中间层包括中间层缝隙通孔156(第一中间层缝隙通孔156a和第二中间层缝隙通孔156b)和中间层互连154(第一中间层互连154a和第二中间层互连154b)。上层包括上层缝隙通孔160和上层互连158。最上层包括最上层缝隙通孔164和最上层互连162。

通孔宽度按照下层缝隙通孔152、中间层缝隙通孔156和上层缝隙通孔160和最上层缝隙通孔164的顺序增加。同样，互连宽度按照下层互连150、中间层互连154、上层互连158和最上层互连162的顺序增加。

这里，下层缝隙通孔152、中间层缝隙通孔156、上层缝隙通孔160以及最上层缝隙通孔164是沿电路区102的外周边延伸的缝隙通孔，如具有互连的情况。下层包括十一层，每层由下层缝隙通孔152和下层互连150构成。中间层包括五层，每层由中间层缝隙通孔156和中间层互连154构成。上层包括三层，每层由上层缝隙通孔160和上层互连158构成。最上层包括一层，由最上层缝隙通孔164和最上层互连162构成。

因此下层中的通孔和互连的数目增加保证下层中足够的金属含量。由此，金属材料可以用作防止层间剥离的楔子。增加金属含量在保持层间介质的机械强度方面也是有效的。

此外，下层包括布置为通常相对于沿电路区102的外周边延伸的缝隙通孔152的方向垂直延伸的垂直缝隙通孔174，因此实现缝隙通孔152和垂直缝隙通孔174的网孔连接。同样，下层包括布置为通常相对于沿电路区102的外周边延伸的互连150的方向垂直延伸的垂直互连172，因此实现互连150和垂直互连172的网孔连接。因此设置垂直互连172和垂直隙缝通孔174允许防止机械强度、耐湿性和黏附力性能退化。而且，在根据本实施例的半导体器件100中，在下层中，通孔宽度和互连宽度更窄。这些可能导致下层中的通孔和互连断开。如果通孔或互连在一个点断开，那么存在水或湿气通过其侵入的可能性。在这种情况中，在这种事件中没有垂直互连172或垂直隙缝通孔174的情况下，水或湿气侵入断开的通孔或互连内的整个区域。但是，由此，设置垂直互连172和垂直隙缝通孔174允许覆盖阻止水或湿气侵入的部分内部区域。因此，尽管隙缝通孔或互连在某些位置断开，但是用作阻挡层的网孔状结构阻止水或湿气的侵入，因此保护该电路区102。同样，根据在下层中规定更精细结构的设计规则，更可能采用多孔材料作为下层中的层间介质。因此，在下层中形成具有更大数目的通孔和互连的较精细网孔进一步保证阻止水或湿气的侵入。

在中间层中，第一中间层互连154a被连接到上层中的上层隙缝通孔160，而第二中间层互连154b未连接到上层中的上层隙缝通孔160。第一中间层隙缝通孔156a被连接到第一中间层互连154a，以及第二中间层隙缝通孔156b被连接到第二中间层互连154b。同样，在下层中，第一下层互连150a被连接到中间层中的第一中间层隙缝通孔156a和第二中间层隙缝通孔156b，而第二下层互连150b未连接到中间层中的第一中间层隙缝通孔156a和第二中间层隙缝通孔156b。这种结构允许分散在通孔和互连上作用的应力并增加热应力抵抗性。

图5A至5D示出了被图1中的实线C封闭的拐角部分中的各个层的互连和通孔图形的平面图。

图5A示出了最上层互连162和最上层隙缝通孔164。图5B示出了上层互连158和上层缝隙通孔160。图5C示出了中间层互连154和中间层缝隙通孔156。图5D示出了下层互连150和下层缝隙通孔152。

此外，拐角部分包括在除最上层之外的所有层中的电路区102侧面上布置的隔片密封环170，以便连接密封环的侧面和其相邻侧面。因此在密封环的拐角部分设置隔片密封环170增加拐角部分的抗裂性能。为了重复，采用低-k膜作为层间介质，导致机械强度、耐湿性和黏附性能退化。但是，在该实施例中，在采用低-k膜作为层间介质的下层中的密封环中设置隔片密封环170，允许防止机械强度、耐湿性和黏附性能的退化。

而且，在拐角部分，在除最上层之外的所有层中设置垂直互连172和垂直隙缝通孔174。这种结构允许防止机械强度、耐湿性和黏附性能的退化。同样，设置垂直互连172和垂直隙缝通孔174，允许覆盖阻止水或湿气侵入的部分内部区域。

在该实施例中，在一个方向上延伸的互连和通孔布置为不与在通常垂直于其处的方向上延伸的其他互连和通孔交叉。换句话说，在该实施例中，在一个方向上延伸的互连和通孔被连接到通常垂直于其的方向上延伸的其他互连和通孔，以便在连接点处形成平面图中的T形。

图6A和6B示出了分别以交叉点和T形连接布置的通孔或互连的放大图。

如图6A所示，在通孔或互连以交叉点布置的情况下，在形成通孔或互连的刻蚀工序过程中，在该交叉点处通孔或互连沟槽被过分地刻蚀，以及图形被扩大。由于特别在半导体器件100的下层中，通孔图形和互连图形是非常精细的，因此这种扩大更易于发生。当填充通孔或互连沟槽时，与其他部分相比，这种扩大需要更多的金属材料量来填充那些部分。如果交叉部分未完全地填充金属材料，那么该部分失去平坦度，接着可能招致扭曲，驱使水或湿气通过密封环侵入。

相反，在用图6B所示的T形连接通孔或互连的情况下，尽管执行刻蚀时，通孔或互连沟槽在连接点的拐角处扩大，但是因为较少数的扩大部分，因此可以减小填充通孔或互连沟槽的金属材料的厚度不均匀。因此，这种结构防止最终产品的扭曲，因此通过密封环如期望的那样保证性能。对于类似的原因，优选，可以用互相之间具有某些间隔来设置多个T形连接点。此外，只要区域安全地防止水或湿气通过密封环侵入电路区102，例如被T形连接点封闭的内部区域中，那么可以在这种交叉点的数目的一定限制内形成通孔或互连的交叉点。

本实施例也获得与第一实施例类似的有益效果。

(第三实施例)

本实施例与第二实施例的不同之处在于在下层上设置阻挡绝缘层。

图7A、7B和7C是沿图1的线A-A的剖面图，示出了根据本实施例的密封环区的细节。

图7A所示的例子包括，除图3所示的密封环区104的结构之外，在下层和上层之间布置的阻挡绝缘层180，以便限制水或湿气的侵入。阻挡绝缘层180不仅设置在密封环区104中，而且设置在包括电路区102的整个芯片中。阻挡绝缘层180可以由比下层层间介质138的材料更耐湿气的材料构成。阻挡绝缘层180可以由SiCN、SiC、SiN、SiOC、SiON(所有这些材料也可以包含氢)等构成。阻挡绝缘层180也可以由修正层构成，该修正层经受用于增加耐湿性或刚性的修正工序。在扩散阻挡层被设置在下层层间电介质138之间的情况下，除扩散阻挡层之外不必设置阻挡绝缘层180，因为扩散阻挡层也可以用作阻挡绝缘层180。但是，在仅仅在互连或通孔中的金属材料上设置金属帽盖的情况下，可以在金属帽盖上形成阻挡绝缘层180。

阻挡绝缘层180可以设置在任意希望的层上，但是优选将阻挡绝缘层180设置在由低-k膜构成的层间介质上。

这种结构防止水或湿气利用密封环区104中的互连和通孔从芯片形成区的横向侵入，以及利用阻挡绝缘层180从其上方向侵入。

图7B分别示出了包括下层中的两个下层层间介质138上的阻挡绝缘层180和另一阻挡绝缘层182的结构。图7C示出了其中整个层包括由阻挡绝缘层184构成的上层隙缝通孔134的结构。

图8A至8C是沿图1的线A-A的剖面图，示出了根据本实施例的密封环区的细节。其中所示的结构与图7A，7B和7C的不同之处在于在包括互连层的层中也设置阻挡绝缘层。

图8A所示的结构包括在最高的下层层间介质138上设置的阻挡绝缘层186和阻挡绝缘层180。图8B所示的结构包括在下层层间介质138的较下层上设置的阻挡绝缘层188和阻挡绝缘层182以及在下层层间介质138的较上层上设置的阻挡绝缘层186和阻挡绝缘层180。图8C所示的结构包括在最高的下层层间介质138上设置的阻挡绝缘层190以及构成包括上层隙缝通孔134的整个层的阻挡绝缘层184。

阻挡绝缘层180，182，184，186，188和190可以由相同材料或不同的材料构成。此外，阻挡绝缘层可以设置在上层的层间介质上。

此外，该半导体器件还可以包括由多孔膜构成的层间介质，该层间介质在至少一个下层层间电介质138之上或之下，以及在整个电路区102和密封环区104中，阻挡绝缘层具有比由在其上设置的多孔膜构成的层间介质更高的耐湿性。

尽管已经参考附图详细描述了本发明的实施例和例子，但是应当理解它们仅仅是示例性的以及各种其他结构可以被采用。

在第二实施例中所指的隔片密封环170、垂直互连172和垂直隙缝通孔174也可以用于根据第一和第三实施例的结构。

同样，半导体器件100的上层可以包括隔片密封环170、垂直互连172、垂直隙缝通孔174等，只要可以避免密封环区104的面积增加。

在各个层中，构成密封环的互连和通孔的间距不必是恒定的。同样，一个层可以包括不同宽度的互连或通孔。而且，每个层中的隙缝通孔和互连的数目可以被适当地修正。

而且，在半导体器件100的所有层中，本发明包括其中分阶段改变隙缝通孔或互连的间距、宽度或数目的结构，代替连续地改变。在包括例如十一层的多层互连结构中，下五层的隙缝通孔和互连的间距、宽度和数目可以被设为相同，上第六和第七层中的隙缝通孔和互连的间距和宽度可以被设为比下五层中更宽(数目更少)，以及上第八至第十一层中的隙缝通孔和互连的间距和宽度被设为比第六和第七层中更宽(数目更少)。

尽管上述实施例给出下层中比上层中包括更精细互连间距的结构，但是互连间距可以被设为所有层相同，但是通孔间距被设为下层中比上层中更窄。由于通孔层具有比互连层更小的金属含量，因此通孔层中更易于招致机械强度、耐湿性和黏附性能的退化。但是，在下层中以窄间距设置通孔允许防止机械强度、耐湿性和黏附性能的退化。

很显然本发明不局限于上述实施例，在不脱离本发明的范围和精神的条件下可以进行改进和改变。

Claims

1.一种半导体器件，包括：

在半导体衬底上形成的电路区；以及

围绕所述电路区形成的密封环区；

所述密封环区包括多个互连层和多个通孔层，每个互连层具有在层间介质中形成的互连线，每个通孔层具有在相互层叠的层间介质中形成的多个隙缝通孔，以及所述通孔层的至少一个中的所述隙缝通孔之间的间距不同于其他通孔层中的所述隙缝通孔之间的间距。

2.根据权利要求1的半导体器件，

其中所述通孔层的一层中的所述隙缝通孔之间的间距比相对于其更上设置的所述通孔层的至少另一层中的所述隙缝通孔之间的间距更窄。

3.根据权利要求1的半导体器件，其中所述通孔层的至少一层的所述层间介质由多孔膜构成；以及包括由多孔膜构成的所述层间介质的所述通孔层中的所述隙缝通孔之间的间距比其他通孔层中的所述隙缝通孔之间的间距更窄。

4.根据权利要求1的半导体器件，其中所述互连层的至少一层的所述层间介质由多孔膜构成；以及与包括由多孔膜构成的所述层间介质的所述互连层接触布置的所述通孔层中的所述隙缝通孔之间的间距比其他通孔层中的所述隙缝通孔之间的间距更窄。

5.根据权利要求1的半导体器件，

其中更下形成的所述通孔层中的所述隙缝通孔之间的间距比更上形成的所述通孔层的所述隙缝通孔之间的间距更窄。

6.根据权利要求1的半导体器件，

其中所述通孔层的所述至少一层与相对于其更上设置的所述通孔层的至少另一层相比，包括更多数目的隙缝通孔。

7.根据权利要求1的半导体器件，

其中所述通孔层的所述至少一层中的通孔宽度比相对于其更上设置的所述通孔层的至少另一层中的通孔宽度更窄。

8.根据权利要求1的半导体器件，

其中所述通孔层的所述至少一层包括在多个行中对准并以网孔图形连接的所述隙缝通孔。

9.根据权利要求8的半导体器件，其中与上层相比，下层包括被所述隙缝通孔以网孔图形分开的更多数目的区域。

10.根据权利要求1的半导体器件，

其中所述多个互连层分别包括在多个行中形成的多个互连线；以及

所述互连层的至少一层中的互连间距不同于其他互连层中的互连间距。

11.根据权利要求10的半导体器件，

其中所述互连层的所述至少一层中的互连间距比相对于其更上设置的所述互连层的至少另一层中的互连间距更窄。

12.根据权利要求10的半导体器件，

其中更靠下形成的所述互连层中的互连间距比更靠上形成的所述互连层中的所述互连间距更窄。

13.根据权利要求10的半导体器件，

其中所述互连层的所述至少一层与相对于其更上设置的所述互连层的至少另一层相比，包括更多数目的互连线。

14.根据权利要求10的半导体器件，

其中所述互连层的至少一层中的所述互连宽度比相对于其更上设置的所述上互连层的至少另一层中的所述互连宽度更窄。

15.根据权利要求1的半导体器件，其中所述互连线和所述隙缝通孔的至少一个未连接到在其相邻上层中形成的所述隙缝通孔和互连线。

16.根据权利要求1的半导体器件，

其中所述密封环区包括连续地连接所有所述层的所述隙缝通孔和所述互连线，以及未连接到其相邻上层中的所述隙缝通孔或所述互连线的所述隙缝通孔和所述互连的至少一个。

17.根据权利要求1的半导体器件，其中所述通孔层和所述互连层的至少一个的所述层间介质由多孔膜构成，以及

该半导体器件还包括阻挡绝缘层，在整个所述电路区和所述密封环区中，该阻挡绝缘层具有比由在其上设置的多孔膜构成的所述层间介质更高的耐湿性。

18.根据权利要求1的半导体器件，

其中依照应用于所述电路区中的互连和通孔的相同设计规则形成所述密封环区中的所述互连和所述隙缝通孔。

19.根据权利要求1的半导体器件，

其中所述互连包括沿所述电路区的外周边延伸的第一互连以及通常相对于所述第一互连的方向垂直延伸的第二互连；以及

所述第一互连和所述第二互连在平面图中形成T形的连接点。

20.根据权利要求1的半导体器件，

其中所述隙缝通孔包括沿所述电路区的外周边延伸的第一隙缝通孔以及通常相对于所述第一隙缝通孔的方向垂直延伸的第二隙缝通孔；以及

所述第一隙缝通孔和所述第二隙缝通孔在平面图中形成T形的连接点。