JPWO2016047130A1 - ホールセンサ及びレンズモジュール - Google Patents
ホールセンサ及びレンズモジュール Download PDFInfo
- Publication number
- JPWO2016047130A1 JPWO2016047130A1 JP2016549952A JP2016549952A JPWO2016047130A1 JP WO2016047130 A1 JPWO2016047130 A1 JP WO2016047130A1 JP 2016549952 A JP2016549952 A JP 2016549952A JP 2016549952 A JP2016549952 A JP 2016549952A JP WO2016047130 A1 JPWO2016047130 A1 JP WO2016047130A1
- Authority
- JP
- Japan
- Prior art keywords
- sealing member
- external terminal
- hall element
- height
- hall sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
Description
図1は、本発明に係るホールセンサの課題を説明するための図である。ホールセンサ400は、ホール素子310と、その周囲に配置された電源端子となるリード端子325及び接地電位に接続されたリード端子327を備えている。ホール素子310上に設けられた各電極部と各リード端子は導線343で接続されており、各リード端子及びホール素子310はモールド樹脂350で固定されている。リード端子325、327は、ハンダ(半田)370を介して配線基板450の配線パターン451に接続されている。なお、符号440は絶縁層を示している。
(1);基板と、前記基板上又は前記基板内に設けられた感磁部と、前記感磁部と接続する複数の電極部とを有するホール素子と、前記ホール素子の周囲に配置された複数の外部端子と、前記複数の電極部の各電極部と前記複数の外部端子の各外部端子とをそれぞれ電気的に接続する複数の導線と、前記ホール素子の前記感磁部、前記複数の導線、及び、前記各外部端子の少なくとも一部を覆う封止部材とを備え、前記各外部端子は、前記複数の導線の各導線と接続している第2面と、前記第2面とは反対側の第1面とを有し、前記第1面は、前記封止部材の底面から露出しており、前記封止部材の底面から前記各電極部と前記各導線との第1の接続点までの高さは、前記封止部材の底面から前記各外部端子と前記各導線との第2の接続点までの高さよりも低いホールセンサである。
(3);(1)又は(2)において、前記複数の外部端子のうちの少なくとも1つの外部端子は、前記第2面において段差を有しており、前記複数の外部端子は、前記段差を境に、前記段差を有する前記各外部端子の前記ホール素子に近い側に第1の部位を有し、前記ホール素子に遠い側に第2の部位を有し、前記封止部材の底面から前記第1の部位における前記第2面までの高さは、前記封止部材の底面から前記第2の部位における前記第2面までの高さよりも低く、前記各導線は、前記段差を有する前記各外部端子の前記第2の部位における前記第2面で接続している。
(5);(3)又は(4)において、前記段差は、前記ホール素子を囲む周上に設けられている。
(6);(1)〜(5)のいずれかにおいて、前記基板の前記複数の電極部が設けられた面とは反対側の面に設けられた絶縁層を更に備え、前記絶縁層は、前記封止部材の底面から露出している。
(10);(9)において、前記封止部材の底面から前記第2の電極部と前記第2の導線との第3の接触点までの高さは、前記封止部材の底面から前記第2の外部端子と前記第2の導線との第4の接触点までの高さよりも低く、前記封止部材の底面から前記第3の電極部と前記第3の導線との第5の接触点までの高さは、前記封止部材の底面から前記第3の外部端子と前記第3の導線との第6の接触点までの高さよりも低く、前記封止部材の底面から前記第4の電極部と前記第4の導線との第7の接触点までの高さは、前記封止部材の底面から前記第4の外部端子と前記第4の導線との第8の接触点までの高さよりも低い。
(12);直方体形状であり、底面に外部端子が形成されたホールセンサであり、半導体基板、前記半導体基板上又は前記半導体基板内に設けられた感磁部、及び、前記感磁部と接続する電極部を有するホール素子と、上面視で、前記ホール素子の周囲に配置された外部端子と、前記電極部と前記外部端子とを接続する導線と、前記ホール素子の感磁部、前記導線、及び、前記外部端子の少なくとも一部を封止する封止部材と、を備え、前記直方形状の長辺を含む側面からの断面視で、隣接する外部端子間のスペースに、前記ホール素子が含まれるホールセンサである。
以下、図面を参照して本発明の各実施形態について説明する。
図2(a)乃至(c)は、本発明に係るホールセンサの実施形態1を説明するための構成図で、図2(a)は図2(b)におけるA−A線断面図、図2(b)は図2(a)の平面図、図2(c)は図2(a)の底面図、図3は図2(a)乃至(c)に示したホールセンサの全体斜視図を示している。なお、Gaは表面のハーフエッチング、Gbは裏面のハーフエッチングの施された部分を示している。
本実施形態1のホールセンサ100は、ホール素子10と複数のリード端子21a乃至21d(第1〜第4の外部端子)と複数の導線31a乃至31d(第1〜第4の導線)と封止部材50とを備えている。
また、複数のリード端子21a乃至21dは、ホール素子10の周囲、つまり、封止部材50の底面に沿ってホール素子10の四隅を取り囲むようにして配置されている。また、上面視で、ホールセンサ100の四隅領域に配置されてもよい。
また、封止部材50は、ホール素子10と複数のリード端子21a乃至21dと複数の導線31a乃至31dとを覆う。
また、各リード端子21a乃至21dは、前記各導線31a乃至31dと接続している第2面M2と、この第2面M2とは反対側の第1面M1とを有し、この第1面M1は、封止部材50の底面Eから露出している。
本実施形態1のホールセンサは、h1<h2の関係を有しているので、ホール素子の基板11のエッジに導線31a乃至31dが接触しにくく、リーク電流が発生しにくい。これにより、薄型で、かつ磁気を正確に検出できるホールセンサを実現することができる。
なお、本実施形態1のホールセンサは、リード端子のエッジと導線の接触が発生しやすい構造となるが、リード端子のエッジタッチに関しては、同電位のリード端子に導線が2カ所接続された状態となるだけであるので、特に問題は無い。本実施形態1において、高さh1と高さh2の関係としては、h1は、0.2×h2以上h2未満であることが好ましい。より好ましくは、0.4×h2以上h2未満であり、さらに好ましくは、0.4×h2以上0.99×h2以下である。さらに、h1は、0.4×h2以上0.95×h2以下でもよい。
また、複数のリード端子21a乃至21dは、段差Dを境に、段差Dを有する各リード端子21a乃至21dのホール素子10に近い側に第1の部位N1を有し、ホール素子10に遠い側に第2の部位N2を有し、封止部材50の底面Eから第1の部位N1における第2面M2までの高さp1は、封止部材50の底面Eから第2の部位N2における第2面M2までの高さp2よりも低く構成されている。
このような構成により、導線がリード端子のエッジに接触して断線してしまうことを抑制することが可能である。
また、封止部材50の底面Eから第1の部位N1における第2面M2までの高さp1は、封止部材50の底面Eから各電極部13a乃至13dまでの高さh1よりも低く構成されている。
このような構成により、導線がリード端子のエッジに接触して断線しまうことをより抑制することが可能である。
ところで、一般に、ホール素子10を所定の位置に載置する際にはコレットが使用され、また、ホール素子の電極部とリード端子をワイヤーボンディングする際にはキャピラリが使用される。このような構成により、ホール素子の載置時にコレットがリード端子に接触してしまうことを防ぐことが可能となる。また、ワイヤーボンディング時にキャピラリがリード端子に接触してしまうことを防ぐことが可能である。
コレットやキャピラリの先端は、特に円形状であることが多いので、コレットやキャピラリの接触を防ぐために、ホール素子10を中心とした円周上に段差Dを設けることが好ましい。
このように、低い方から高い方にワイヤーボンディングするので、エッジ接触が起きにくくなる。これにより、ホール素子とリード端子の間の距離を短くしてもエッジ接触が起きにくくなる。これにより、ホール素子とリード端子の間の距離を短くすることが可能となり、小型化が可能となる。
このように、高い方から低い方にワイヤーボンディングするので、ワイヤーボンディングの頂点を低くすることができ、薄型化が可能となる。
また、基板11の複数の電極部13a乃至13dが設けられた面とは反対側の面に設けられた絶縁層40を更に備えている。この絶縁層40は、封止部材50の底面Eから露出している。絶縁層40を設けることの効果は、実施形態2で説明する。
絶縁層40は、その成分として、例えば、エポキシ系の熱硬化型樹脂と、フィラーとしてシリカ(SiO2)とを含むことがより好ましい。絶縁層40は、ホール素子10の裏面、つまり、感磁部12を有する面の反対側の面に接しており、この絶縁層40によってホール素子10の裏面が覆われている。ホール素子10の裏面全体が絶縁層40により覆われていることが、リーク電流の発生の抑制の観点から好ましい。絶縁層40のうち、ホール素子10の裏面を覆っている部分の厚さは、フィラーサイズで決まり、例えば、5μm以上である。
リード端子21a乃至21dは、例えば、銅(Cu)などの金属からなる。また、リード端子21a乃至21dは、その面側又は裏面の一部がエッチング(すなわち、ハーフエッチング)されていてもよい。
なお、図示しないが、リード端子21a乃至21dの表面で(図2(a)における上面側)、導線31a乃至31dで接続されるリード端子21a乃至21dの表面には、Agめっきが施されていることが電気的接続の観点から好ましい。
導線31a乃至31dは、ホール素子10が有する電極部13a乃至13dと、リード端子21a乃至21dをそれぞれ電気的に接続する導線であり、例えば、金(Au)からなる。図2(b)に示すように、導線31aは、リード端子21aと電極部13aとを接続し、導線31bはリード端子21bと電極部13bとを接続している。また、導線31cはリード端子21cと電極部13cとを接続し、導線31dは、リード端子21dと電極13dとを接続している。
また、図2(c)に示すように、ホールセンサ100の底面側、つまり、配線基板に実装する側では、各リード端子21a乃至21dの裏面の少なくとも一部と、絶縁層40の少なくとも一部とが、封止部材50からそれぞれ露出している。
このような構成により、ホールセンサ100を用いて磁気(磁界)を検出する場合は、例えば、リード端子21aを電源電位(+)に接続するとともに、リード端子21cを接地電位(GND)に接続して、リード端子21aからリード端子21cに電流を流す。そして、リード端子21b,21d間の電位差V1−V2(ホール出力電圧VH)を測定する。ホール出力電圧VHの大きさから磁界の大きさを検出し、ホール出力電圧VHの正負から磁界の向きを検出する。
すなわち、リード端子21aは、ホール素子10に所定電圧を供給する電源用リード端子である。リード端子21cは、ホール素子10に接地電位を供給する接地用リード端子である。リード端子21b,21dは、ホール素子10のホール起電力信号を取り出す信号取出用リード端子である。
図4(a),(b)に示したホールセンサは、コレットとの接触がなるべく少なくなるように設計されたリード端子が用いられており、リード端子の表面がハーフエッチングされている。つまり、コレットが干渉するエリアがハーフエッチングされている。
このような向きにホール素子を配置することで、ホールセンサ全体を小型化することが可能になる。ただし、このようにホール素子を配置すると、ホール素子の載置時にコレットがリード端子に接触しやすくなるので、リード端子21a乃至21dの第2面M2に段差Dを設けることが好ましい。なお、上記の長方形には正方形が含まれる。
また、本実施形態1では、封止部材50の底面Eから第1の接続点aまでの高さh1が各電極部13a乃至13dで全て等しい場合を例に説明したが、封止部材50の底面Eから第1の接続点aまでの高さh1は電極部13a乃至13dで異なっていてもよい。また、同様に、封止部材50の底面Eから第2の接続点bまでの高さh2が各リード端子21a乃至21dで異なっていても良い。1本の共通の導線に接続する電極部とリード端子を一つのユニットとした場合に、少なくとも一つのユニットで高さh1<高さh2を満たしていればよい。ただし、全てのユニットで高さh1<高さh2を満たしていることが好ましい。
本実施形態1のホールセンサの製造方法は、基材の一方の面に複数のリード端子が形成されたリードフレームを準備する工程と、基材の一方の面の複数のリード端子で囲まれる領域に、絶縁層を介してリード端子の厚みよりも薄いホール素子を載置する工程と、ホール素子が有する複数の電極部と複数のリード端子とを複数の導線でそれぞれ電気的に接続する工程と、ホール素子が載置された面側を封止部材で封止する工程と、封止部材及び絶縁層から基材を分離する工程とを有し、基材を分離する工程では、ホール素子の複数の電極部を有する面の反対側の面に絶縁層を残している。なお、具体的な製造方法は、ホール素子の厚み以外は上述した特許文献1と同様である。
リードフレームを準備する工程では、図5(a),(b)で示すリードフレームが使用されても良い。つまり、複数のリード端子が有する面のうち、基材と接触する面とは反対側の面に段差Dを設けられたリードフレームを使用してもよい。
以下に、実施形態2について説明する。本実施形態2においては、ホールセンサ100が完成した後に、例えば、図示しないが配線基板を用意し、この配線基板の一方の面にホールセンサ100を実装する。この実装工程では、例えば、各リード端子21a乃至21dのうち、封止部材50から露出し、かつ外装めっき層60で覆われている裏面を、ハンダ(図示せず)を介して配線基板の配線パターン(図示せず)に接続する。このハンダ付けは、例えば、リフロー方式で行うことができる。リフロー方式は、配線パターン上にハンダペーストを塗布(すなわち、印刷)し、その上に外装めっき層60が重なるように配線基板上にホールセンサ100を配置し、この状態でハンダペーストに熱を加えてハンダを溶かす方法である。実装工程を経て、ホールセンサ100と、ホールセンサ100が取り付けられる配線基板と、ホールセンサ100の各リード端子21a乃至21dを配線基板の配線パターンに電気的に接続するハンダとを備えたホールセンサ装置が完成する。
例えば、電源端子21a→導線31a→電極部13a→感磁部12→電極部13c→導線31c→リード端子21cの方向に電流を流した場合でも、ハンダからホール素子10へリーク電流が流れることを防ぐことができる。これにより、オフセット電圧の発生を抑え、磁界を正確に検出することが可能となる。
以下に、実施形態3について説明する。上述した本実施形態1及び2においては、ホール素子10の裏面を覆う絶縁層40として、絶縁ペーストを用いる場合について説明した。しかしながら、本実施形態3において、絶縁層40は、絶縁ペーストに限定されるものではない。絶縁層40として、例えば、ダイアタッチフィルム、つまり、ダイシング・ダイボンディング一体型フィルムの粘着層を用いてもよい。
このような構成により、以下のような効果を奏する。つまり、ホール素子10の裏面を覆う絶縁層として、ダイアタッチフィルムの粘着層を用いる。これにより、絶縁ペーストの塗布工程を省くことができるので、工程数の削減に寄与することができる。
本実施形態のレンズモジュールは、ホールセンサと、磁石が取り付けられたレンズホルダと、ホールセンサの外部端子からの出力信号であるホール起電力信号に基づいて、磁石を移動させる駆動コイルと、を備える。本実施形態のホールセンサは、薄型で、かつ、磁気を正確に検出することができるため、レンズモジュールを小型化することができ、また、正確な位置検出を行うことが可能となる。レンズホルダに取り付けられた磁石の磁場を、本実施形態のホールセンサで検知し、検知した出力信号に基づいて、駆動コイルに駆動電流を流すことにより、オートフォーカス制御や手振れ補正制御を精度良く行うことができる。また、本実施形態のホールセンサは、薄型化しているため、ホールセンサ内部のホール素子と、磁石との位置を近づけることが可能となり、より精度のよい磁気検知が可能である。
11 基板
12 感磁部
13a乃至13d 電極部(第1〜第4の電極部)
21a乃至21d リード端子(第1〜第4の外部端子)
31a乃至31d 導線(第1〜第4の導線)
40 絶縁層
50 封止部材
60a乃至60d 外装めっき層
100 ホールセンサ
310 ホール素子
320 リードフレーム
325 リード端子(電源端子)
327 リード端子(接地端子)
343 金属細線
350 封止部材
370 ハンダ(半田)
451 配線パターン
400 磁気センサ
440 絶縁層
450 配線基板
Claims (13)
- 基板と、前記基板上又は前記基板内に設けられた感磁部と、前記感磁部と接続する複数の電極部とを有するホール素子と、
前記ホール素子の周囲に配置された複数の外部端子と、
前記複数の電極部の各電極部と前記複数の外部端子の各外部端子とをそれぞれ電気的に接続する複数の導線と、
前記ホール素子の前記感磁部、前記複数の導線、及び、前記各外部端子の少なくとも一部を覆う封止部材とを備え、
前記各外部端子は、前記複数の導線の各導線と接続している第2面と、前記第2面とは反対側の第1面とを有し、
前記第1面は、前記封止部材の底面から露出しており、
前記封止部材の底面から前記各電極部と前記各導線との第1の接続点までの高さは、前記封止部材の底面から前記各外部端子と前記各導線との第2の接続点までの高さよりも低いホールセンサ。 - 前記各外部端子は、前記封止部材の側面から露出している請求項1に記載のホールセンサ。
- 前記複数の外部端子のうちの少なくとも1つの外部端子は、前記第2面において段差を有しており、
前記複数の外部端子は、前記段差を境に、前記段差を有する前記各外部端子の前記ホール素子に近い側に第1の部位を有し、前記ホール素子に遠い側に第2の部位を有し、
前記封止部材の底面から前記第1の部位における前記第2面までの高さは、前記封止部材の底面から前記第2の部位における前記第2面までの高さよりも低く、
前記各導線は、前記段差を有する前記各外部端子の前記第2の部位における前記第2面で接続している請求項1又は2に記載のホールセンサ。 - 前記封止部材の底面から前記第1の部位における前記第2面までの高さは、前記封止部材の底面から前記各電極部までの高さよりも低い請求項3に記載のホールセンサ。
- 前記段差は、前記ホール素子を囲む周上に設けられている請求項3又は4に記載のホールセンサ。
- 前記基板の前記複数の電極部が設けられた面とは反対側の面に設けられた絶縁層を更に備え、前記絶縁層は、前記封止部材の底面から露出している請求項1〜5のいずれか1項に記載のホールセンサ。
- 前記複数の外部端子は、第1から第4の外部端子を含み、
前記第1から第4の外部端子は、
前記第1の外部端子と前記第3の外部端子とを結ぶ仮想直線と前記第2の外部端子と前記第4の外部端子とを結ぶ仮想直線が平面視で交差するように配置されており、
前記ホール素子の前記基板は平面視で長方形であり、かつ、平面視で、前記ホール素子の前記基板の4つの頂点は、前記第1の外部端子と前記第2の外部端子の間の領域、前記第2の外部端子と前記第3の外部端子の間の領域、前記第3の外部端子と前記第4の外部端子の間の領域及び前記第4の外部端子と前記第1の外部端子の間の領域に配置されている請求項1〜6のいずれか1項に記載のホールセンサ。 - 基板、前記基板上又は前記基板内に設けられた感磁部、及び、電極部を有するホール素子と、
前記ホール素子の周囲に配置された外部端子と、
前記電極部と前記外部端子とを接続する導線と、
前記ホール素子の感磁部、前記導線、及び、前記外部端子の前記導線が接続される第2面を覆う封止部材と、を備え、
前記外部端子は、前記第2面とは反対側の第1面が前記封止部材の底面から露出しており、
前記封止部材の底面から前記電極部と前記導線との第1の接触点までの高さは、前記封止部材の底面から前記外部端子と前記導線との第2の接触点までの高さよりも低いホールセンサ。 - 前記電極部は、第1から第4の電極部を有し、
前記外部端子は、第1から第4の外部端子を有し、
前記導線は、前記第1から第4の電極部と前記第1から第4の外部端子とをそれぞれ接続する第1から第4の導線を有し、
前記封止部材の底面から前記第1の電極部と前記第1の導線との第1の接触点までの高さは、前記封止部材の底面から前記第1の外部端子と前記第1の導線との第2の接触点までの高さよりも低い請求項8に記載のホールセンサ。 - 前記封止部材の底面から前記第2の電極部と前記第2の導線との第3の接触点までの高さは、前記封止部材の底面から前記第2の外部端子と前記第2の導線との第4の接触点までの高さよりも低く、
前記封止部材の底面から前記第3の電極部と前記第3の導線との第5の接触点までの高さは、前記封止部材の底面から前記第3の外部端子と前記第3の導線との第6の接触点までの高さよりも低く、
前記封止部材の底面から前記第4の電極部と前記第4の導線との第7の接触点までの高さは、前記封止部材の底面から前記第4の外部端子と前記第4の導線との第8の接触点までの高さよりも低い請求項9に記載のホールセンサ。 - 前記ホール素子は、前記基板がGaAs基板であり、前記基板の前記電極部が設けられた面とは反対側の面に絶縁層をさらに有し、前記電極部は前記感磁部と接続され、
前記絶縁層は、前記封止部材の底面から露出している請求項8〜10のいずれか1項に記載のホールセンサ。 - 直方体形状であり、底面に外部端子が形成されたホールセンサであり、
半導体基板、前記半導体基板上又は前記半導体基板内に設けられた感磁部、及び、前記感磁部と接続する電極部を有するホール素子と、
上面視で、前記ホール素子の周囲に配置された外部端子と、
前記電極部と前記外部端子とを接続する導線と、
前記ホール素子の感磁部、前記導線、及び、前記外部端子の少なくとも一部を封止する封止部材と、を備え、
前記直方形状の長辺を含む側面からの断面視で、隣接する外部端子間のスペースに、前記ホール素子が含まれるホールセンサ。 - 請求項8〜12のいずれか1項に記載のホールセンサと、
磁石が取り付けられたレンズホルダと、
前記ホールセンサの前記外部端子からの出力信号に基づいて、前記磁石を移動させる駆動コイルと、
を備えるレンズモジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014192610 | 2014-09-22 | ||
JP2014192610 | 2014-09-22 | ||
PCT/JP2015/004806 WO2016047130A1 (ja) | 2014-09-22 | 2015-09-18 | ホールセンサ及びレンズモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016047130A1 true JPWO2016047130A1 (ja) | 2017-04-27 |
JP6392882B2 JP6392882B2 (ja) | 2018-09-19 |
Family
ID=55580677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016549952A Active JP6392882B2 (ja) | 2014-09-22 | 2015-09-18 | ホールセンサ及びレンズモジュール |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6392882B2 (ja) |
CN (1) | CN207067372U (ja) |
TW (1) | TWI555996B (ja) |
WO (1) | WO2016047130A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10128434B2 (en) * | 2016-12-09 | 2018-11-13 | Rohm Co., Ltd. | Hall element module |
JP6928463B2 (ja) * | 2016-12-09 | 2021-09-01 | ローム株式会社 | ホール素子モジュール |
JP6780675B2 (ja) | 2017-07-24 | 2020-11-04 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
WO2019021766A1 (ja) * | 2017-07-24 | 2019-01-31 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5372456A (en) * | 1976-12-10 | 1978-06-27 | Hitachi Ltd | Glass sealing semiconductor device |
JPS56126948A (en) * | 1980-03-12 | 1981-10-05 | Hitachi Ltd | Highly integrated semiconductor |
JPH10233533A (ja) * | 1997-02-21 | 1998-09-02 | Nichia Chem Ind Ltd | 発光装置の形成方法及び形成装置 |
JP2000068440A (ja) * | 1998-08-20 | 2000-03-03 | Nec Corp | Icパッケージ |
JP2005337866A (ja) * | 2004-05-26 | 2005-12-08 | Asahi Kasei Corp | 磁性体検出器及び半導体パッケージ |
JP2008244399A (ja) * | 2007-03-29 | 2008-10-09 | Nichia Corp | 発光装置 |
WO2013183270A1 (ja) * | 2012-06-07 | 2013-12-12 | 旭化成エレクトロニクス株式会社 | 位置検出装置 |
WO2014091714A1 (ja) * | 2012-12-14 | 2014-06-19 | 旭化成エレクトロニクス株式会社 | 磁気センサ及び磁気センサ装置、磁気センサの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4936148A (en) * | 1988-10-17 | 1990-06-26 | Anent Systems Corporation | Hall effect pressure transducer |
CN1369905A (zh) * | 2001-02-16 | 2002-09-18 | 安普生科技股份有限公司 | 高准确度及灵敏度霍尔感测元件及集成电路的封装方法 |
US10267892B2 (en) * | 2010-10-04 | 2019-04-23 | Qualcomm Incorporated | Locating a device using a reference point to align location information |
DE102011077580A1 (de) * | 2011-06-16 | 2012-12-20 | Robert Bosch Gmbh | Hallsensor und Verfahren zum Betreiben eines Hallsensors |
JP6105898B2 (ja) * | 2012-10-26 | 2017-03-29 | 旭化成エレクトロニクス株式会社 | 磁気センサ及びその製造方法 |
-
2015
- 2015-09-18 WO PCT/JP2015/004806 patent/WO2016047130A1/ja active Application Filing
- 2015-09-18 JP JP2016549952A patent/JP6392882B2/ja active Active
- 2015-09-18 CN CN201590000985.6U patent/CN207067372U/zh active Active
- 2015-09-18 TW TW104131017A patent/TWI555996B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5372456A (en) * | 1976-12-10 | 1978-06-27 | Hitachi Ltd | Glass sealing semiconductor device |
JPS56126948A (en) * | 1980-03-12 | 1981-10-05 | Hitachi Ltd | Highly integrated semiconductor |
JPH10233533A (ja) * | 1997-02-21 | 1998-09-02 | Nichia Chem Ind Ltd | 発光装置の形成方法及び形成装置 |
JP2000068440A (ja) * | 1998-08-20 | 2000-03-03 | Nec Corp | Icパッケージ |
JP2005337866A (ja) * | 2004-05-26 | 2005-12-08 | Asahi Kasei Corp | 磁性体検出器及び半導体パッケージ |
JP2008244399A (ja) * | 2007-03-29 | 2008-10-09 | Nichia Corp | 発光装置 |
WO2013183270A1 (ja) * | 2012-06-07 | 2013-12-12 | 旭化成エレクトロニクス株式会社 | 位置検出装置 |
WO2014091714A1 (ja) * | 2012-12-14 | 2014-06-19 | 旭化成エレクトロニクス株式会社 | 磁気センサ及び磁気センサ装置、磁気センサの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2016047130A1 (ja) | 2016-03-31 |
JP6392882B2 (ja) | 2018-09-19 |
CN207067372U (zh) | 2018-03-02 |
TW201617638A (zh) | 2016-05-16 |
TWI555996B (zh) | 2016-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6480622B2 (ja) | ホールセンサ | |
JP5635661B1 (ja) | イメージセンサの2段階封止方法 | |
JP6392882B2 (ja) | ホールセンサ及びレンズモジュール | |
CN108155157B (zh) | 包括引线框的集成电路封装体 | |
JP6085726B2 (ja) | ホールセンサの製造方法及びホールセンサ並びにレンズモジュール | |
JP2023033385A (ja) | 半導体装置 | |
JP6986385B2 (ja) | 半導体装置、半導体装置の実装構造 | |
JP5458517B2 (ja) | 電子部品 | |
JP2022048197A (ja) | 半導体装置 | |
JP7208725B2 (ja) | 半導体装置 | |
US20150075849A1 (en) | Semiconductor device and lead frame with interposer | |
JP6353287B2 (ja) | ホールセンサ | |
JP7009157B2 (ja) | 半導体装置 | |
CN107611098A (zh) | 电子封装件及其制法 | |
JP6553416B2 (ja) | ホールセンサ | |
JP2017076749A (ja) | ホール素子及びホールセンサ、レンズモジュール | |
CN108028314B (zh) | 霍尔元件和霍尔传感器、镜头模块 | |
JP2018074067A (ja) | 半導体装置 | |
JP6842236B2 (ja) | 磁気センサモジュール | |
WO2012098595A1 (ja) | 配線基板およびそれを用いた半導体装置 | |
JP6254807B2 (ja) | 半導体装置および電子機器 | |
JP2015200546A (ja) | センサ構造 | |
JP2018074066A (ja) | 半導体装置 | |
JP2018066722A (ja) | 半導体装置 | |
JP2018163908A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20161207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170706 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6392882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |