CN1369905A - 高准确度及灵敏度霍尔感测元件及集成电路的封装方法 - Google Patents

高准确度及灵敏度霍尔感测元件及集成电路的封装方法 Download PDF

Info

Publication number
CN1369905A
CN1369905A CN 01104102 CN01104102A CN1369905A CN 1369905 A CN1369905 A CN 1369905A CN 01104102 CN01104102 CN 01104102 CN 01104102 A CN01104102 A CN 01104102A CN 1369905 A CN1369905 A CN 1369905A
Authority
CN
China
Prior art keywords
hall sensor
integrated circuit
substrate
cap
hall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 01104102
Other languages
English (en)
Inventor
林逸彬
吴慧娥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hupusheng Sci & Tech Co Ltd
Original Assignee
Hupusheng Sci & Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hupusheng Sci & Tech Co Ltd filed Critical Hupusheng Sci & Tech Co Ltd
Priority to CN 01104102 priority Critical patent/CN1369905A/zh
Publication of CN1369905A publication Critical patent/CN1369905A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

本发明是一种霍尔感测元件的封装方法,此霍尔感测元件的封装结构包含一基板;一具有霍尔感测元件的集成电路板,且集成电路板是以胶合方式设置于该基板上;以及一封装盖,其内部中空有一开口面,将集成电路板遮盖固于其中。利用盒式封装的方式取代传统的封胶制程,故可大幅降低封胶与霍尔感测元件表面间所产生的应力,可大幅降低霍尔感测元件中的压电效应,其磁场感应的霍尔电压偏移度而大幅降低,进而增进霍尔感测元件的准确度。

Description

高准确度及灵敏度霍尔感测元件及集成电路的封装方法
本发明是一种霍尔感测元件的封装方法，特别是一种可提升霍尔感测元件准确度的盒式封装方法。
霍尔感测元件是一具有广泛应用的装置，其主要功能是利用霍尔感测元件对磁场变化的感应而产生感应电压，利用此感应电压即可测量待测磁场的微量变化，故此类元件可运用在诸如磁场感测器及霍尔感测集成电路的装置中。然而，由于制程与封装等因素，现有的霍尔感测元件往往缺乏较佳的准确度，其讯噪比亦相对偏高，造成霍尔感测元件无法精确地反应待测磁场实际的微量变化。
图1是用以显示一现有霍尔感测元件封装时焊线方式的上视图。
图2是用以显示一现有霍尔感测元件封装时封胶方式的示意图。图3是用以显示一现有霍尔感测元件封装方式的侧视图。
如图1所示，现有的霍尔感测元件是一设有电路的积体集成电路板10，其封装方式是以银胶将积体集成电路板10粘著固定于一基板11上，再接续进行焊线、封胶、剪切等步骤，其中，焊线乃是将积体集成电路板10上的接点121以极细的金线12连接至导线架14上，而封胶则是将导线架14置于一框架(未显示)上并预热，再将框架置于压模机上的构装模上，然后以环氧树脂(epoxy)充填并待硬化。如图2与3所示，经过封胶之后，积体集成电路板10被包覆在一环氧树脂充填所形成的塑模15中。
参考图3，进行封胶制程时，由于封胶材料(如epoxy)与所接触的霍尔感测元件所在的积体集成电路板10具有不同的热膨胀系数，于是当此霍尔感测元件受到升温和降温时，会在接合面产生不必要的应力与应变，因而在霍尔感测元件与封胶材料的接触表面附近产生轻微的压电效应，此效应会在霍尔感测元件中引发数量级为10-3伏特(mV)左右的电压，由于现有霍尔感测元件的信号数量级亦在数个10-3伏特左右，故轻微的压电效应即会大幅影响霍尔元件对磁场感应的精确度，造成其输出信号的讯噪比大为降低，其工作效能因此而受到大幅影响。
本发明的主要目的是提供一种高准确度及灵敏度霍尔感测元件及集成电路的封装方法，利用此法所制作的霍尔感测元件，具有高准确度及灵敏度的特性，可有效提升霍尔感测元件的使用效能。
本发明的目的可以通过以下措施来达到：
一种高准确度及灵敏度霍尔感测元件及集成电路的封装方法，包含下列步骤：
提供一基板：
将一具有霍尔感测元件或具有该霍尔感测元件的集成电路板以胶合方式设置于该基板之上；以及
将一内部中空且具有一开口面的封装盖接合于该基板之上而将该霍尔感测元件或该集成电路板遮盖固定于其中。
一种高准确度及灵敏度霍尔感测元件及集成电路的封装方法，包含下列步骤：
提供一基板；
将一霍尔感测元件或具有该霍尔感测元件的集成电路板设置于该基板上，其中，该霍尔感测元件或该集成电路板之上表面具有复数个金属接点，且该霍尔感测元件或该集成电路板是经过该金属接点而接合于该基板之上；以及
将一内部中空且具有一开口面的封装盖接合于该基板之上而将该霍尔感测元件或该集成电路板遮盖固定于其中。
一种高准确度及灵敏度霍尔感测元件及集成电路的封装方法，包含下列步骤：
提供一基板；
将一霍尔感测元件或具有该霍尔感测元件的集成电路板设置于该基板上；以及
将一内部中空且具有一开口面的封装盖接合于该基板之上而将该霍尔感测元件或该集成电路板遮盖固定于其中；
其中，该封装盖的内部表面与外部表面、以及该基板的上表面与下表面之中，至少有一面镀有高导磁性材料的薄膜，以增强该霍尔感测元件所感测的磁场密度。
本发明相比现有技术具有如下优点：
该霍尔感测元件的封装结构包含一基板；一霍尔感测元件或具有霍尔感测元件的集成电路板，该霍尔感测元件或该集成电路板是以胶合方式设置于基板上；以及一封装盖，其内部中空且具有一开口面，可接合于基板之上而将集成电路板遮盖固定于其中。本发明所提供的霍尔感测元件的封装结构与制作方法舍弃传统以封胶充填的封装方式，故可大幅降低封胶材料与霍尔感测元件表面材料间所产生的应力，因而可完全消除霍尔感测元件中的压电效应的影响，其磁场感应的霍尔电压准确性即可因此而大幅提升，进而增进霍尔感侧元件的灵敏度。
本发明下面结合附图及实施例作进一步详述：
图1是用以显示一现有霍尔感测元件封装时焊线方式的上视图。
图2是用以显示一现有霍尔感测元件封装时封胶方式的示意图。
图3是用以显示一现有霍尔感测元件封装方式的侧视图。
图4是本发明第一实施例的横剖面图。
图5是本发明第二实施例的横剖面图。
图6是本发明第三实施例的横剖面图。
图7是本发明的第一实施例中，一陶瓷基板20的正面示意图。
图8是本发明的第一实施例中，一陶瓷基板20的背面示意图。
图9则是本发明的第一实施例中，陶瓷基板20与盒状封装盖22相结合之后的示意图。
图号编号
10～积体集成电路板
11～基板
12～金线
13～导线架
14一导线架
15一塑模
20～基板
21～霍尔感测集成电路
22～封装盖
30一陶瓷基板
31一霍尔感测集成电路
32～封装盖
33～焊接隆起部
40～基板
41～霍尔感测集成电路
42一封装盖
121～接点
210一接点
211一霍尔元件表面
221一封装盖内面
222一陶瓷基板上的金属引线
223一透孔的金属引线
224一陶瓷基板下方的金属引线
311～霍尔感测集成电路的上表面
312一霍尔感测集成电路的下表面
321一封装盖内面
401一陶瓷基板上表面
402～陶瓷基板下表面
421～封装盖内表面
422一封装盖外表面
图4是本发明第一实施例的横剖面图。图7是本发明的第一实施例中，一陶瓷基板20的正面示意图。图8则是本发明的第一实施例中，一陶瓷基板20的背面示意图。图9则是本发明的第一实施例中，陶瓷基板20与盒状封装盖22相结合之后的示意图。
如图4、7、与8所示，根据本发明的第一实施例，一霍尔感测元件的封装结构包含一陶瓷基板20、一具有霍尔感测元件的霍尔感测集成电路21、以及一盒状封装盖22。其中，陶瓷基板20亦可代之以一PCB板，盒状封装盖22则是以陶瓷材料制成。霍尔感测集成电路21是一微型的积体集成电路板，并是以银胶黏著固定于基板20上；盒状封装盖22是内部中空并具有一开口可将霍尔感测集成电路21容纳其中。将霍尔感测集成电路21的接点210以细金线连接至陶瓷基板上的金属引线222后(亦即封装的焊线制程)，接著，即将盒状封装盖22胶合固定于陶瓷基板20上并将霍尔感测集成电路21遮盖于其中，图7的222、223、及图8的224是用以附著陶瓷基板上的金属线，如此，封装后的霍尔感测集成电路21即可利用诸如表面黏著技术(SMT)进行后续的生产，至此，即完成一本发明所提供的霍尔感测集成电路的封装制程。
一般而言，霍尔感测元件的霍尔电压VH与其感应磁场B具有如下的关系：VH＝a·B+b，其中，a是一比例常数，b则代表此霍尔感测元件因为设计、制程、与封装所引起的偏移度，本发明即可大幅降低上式中的b值。由上述实施例可知，相较于传统封装制程是以注入充填封胶材料(如epoxy)的方式进行霍尔感测集成电路21的固定，由于霍尔感测集成电路21是以盒状封装盖22遮盖，亦即，盒状封装盖22的内面221与霍尔感测集成电路21之间仍留有空隙，霍尔感测集成电路21中的霍尔元件表面211并无任何封胶材料直接覆盖其上，故得以完全去除因封胶材料与霍尔感测元件的硅表面间所产生的应力，亦即可完全移除因为应力所产生的额外霍尔电压，大幅增进霍尔感测集成电路21的灵敏度。
此外，使用本发明所提供的封装方法所制作的霍尔感测集成电路，并具有体积小与成本低廉的优点，此是因为此方法已完全舍弃传统的封胶方式，故可将盒状封装盖22加以进一步微型化而反可增进其坚硬度，同时不需开发导线架(lead frame)而可在陶瓷基板上另行的以金属印刷的方式，故可省下导线架的模具费。另外，传统的封胶方式往往容易浪费封胶材料，而本发明所采用的陶瓷材料由于烧结较为容易，将其固定于基板上的过程中不致有任何材料浪费的情形，故相对地，亦可提升整体封装制程的合格率，并大幅降低封装制作的成本。
图5是本发明第二实施例的横剖面图。
如图5所示，根据本发明的另一实施例，一霍尔感测元件的封装结构包含一陶瓷基板30、一具有霍尔感测元件的霍尔感测集成电路31、以及一盒状封装盖32。其中，陶瓷基板30亦可代之以一PCB板，盒状封装盖32则是以陶瓷材料制成。霍尔感测集成电路31是一微型的积体集成电路板，与第一实施例不同的是，在本实施例中，霍尔感测集成电路31是以翻面晶片(flip chip)的方式固定于陶瓷基板30上，故霍尔感测集成电路31是以复数个焊接隆起部(solder bump)33接触固定于陶瓷基板30上，该焊接隆起部33可以金为材质。如此，不但霍尔感测集成电路31的下表面312与盒状封装盖32的内面321毫无接触，其上表面311是仅经过焊接隆起部33而固定于陶瓷基板30上，故相对于传统的封装方式，其上下表面的应力更可大幅减少甚至完全去除。
图6是本发明第三实施例的横剖面图。
如图6所示，根据本发明的第三实施例，为了增进霍尔感测元件的灵敏性，尚可进一步将盒状封装盖42的内表面421与外表面422、以及基板40位于霍尔感测集成电路41正下方的上表面401与下表面402分别镀上一层高导磁性材料的薄膜，此薄膜具有增强霍尔感测元件的感测磁场密度的作用，故可加强霍尔感测元件所产生的霍尔电压，如此，即可增进霍尔感测元件的灵敏度，亦即，可增加VH＝a·B+b式中的比例常数a。进而扩大其应用范围。本实施例是将此种镀膜施于第一实施例的应用，同理，上述的高导磁性镀膜亦可应用于第二实施例中。
由上述各实施例可知，利用盒式封装的方式取代传统的封胶制程，可大幅降低现有霍尔感测元件表面与封胶材料之间的应力，此外，更可进一步将封装盖或基板的表面镀上高导磁性薄膜，如此，当可大幅增进该封装后的霍尔感测元件的灵敏度。而且，使用本发明所提供的封装盖来进行霍尔感测元件的封装，由于具有较佳的制造合格率与节省材料的优点，故更可达成降低制造成本的目的。
以上利用实施例所做的描述，是为方便说明本发明的内容，而非将本发明狭义地限制于该实施例。凡未背离本发明的精神所做的任何变更，皆属本发明权利要求的保护范围。

Claims (10)

1.一种高准确度及灵敏度霍尔感测元件及集成电路的封装方法，其特征是：包含下列步骤：
提供一基板：
将一具有霍尔感测元件或具有该霍尔感测元件的集成电路板以胶合方式设置于该基板之上；以及
将一内部中空且具有一开口面的封装盖接合于该基板之上，将该霍尔感测元件或该集成电路板遮盖固定于其中。
2.如权利要求1所述的高准确度及灵敏度霍尔感测元件及集成电路的封装方法，其特征是：其中，该封装盖是以陶瓷材料制成。
3.如权利要求1所述的高准确度及灵敏度霍尔感测元件及集成电路的封装方法，其特征是：其中，该基板是一陶瓷基板。
4.一种高准确度及灵敏度霍尔感测元件及集成电路的封装方法，其特征是：包含下列步骤：
提供一基板；
将一霍尔感测元件或具有该霍尔感测元件的集成电路板设置于该基板上，其中，该霍尔感测元件或该集成电路板的上表面具有复数个金属接点，且该霍尔感测元件或该集成电路板是经过该金属接点而接合于该基板之上；以及
将一内部中空且具有一开口面的封装盖接合于该基板之上，将该霍尔感测元件或该集成电路板遮盖固定于其中。
5.如权利要求4所述的高准确度及灵敏度霍尔感测元件及集成电路的封装方法，其特征是：其中，该封装盖是以陶瓷材料制成。
6.如权利要求4所述的高准确度及灵敏度霍尔感测元件及集成电路的封装方法，其特征是：其中，该基板是一陶瓷基板。
7.一种高准确度及灵敏度霍尔感测元件及集成电路的封装方法，其特征是：包含下列步骤：
提供一基板；
将一霍尔感测元件或具有该霍尔感测元件的集成电路板设置于该基板上；以及
将一内部中空且具有一开口面的封装盖接合于该基板之上而将该霍尔感测元件或该集成电路板遮盖固定于其中；
其中，该封装盖的内部表面与外部表面、以及该基板的上表面与下表面之中，至少有一面镀有高导磁性材料的薄膜。
8.如权利要求7所述的高准确度及灵敏度霍尔感测元件及集成电路的封装方法，其特征是：其中，该封装盖是以陶瓷材料制成。
9.如权利要求7所述的高准确度及灵敏度霍尔感测元件及集成电路的封装方法，其特征是：其中，该基板是一陶瓷基板。
10.如权利要求7所述的高准确度及灵敏度霍尔感测元件及集成电路的封装方法，其特征是：其中，该霍尔感测元件或该集成电路板的上表面具有复数个金属接点，且该霍尔感测元件或该集成电路板是经过该金属接点而接合于该基板之上。
CN 01104102 2001-02-16 2001-02-16 高准确度及灵敏度霍尔感测元件及集成电路的封装方法 Pending CN1369905A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01104102 CN1369905A (zh) 2001-02-16 2001-02-16 高准确度及灵敏度霍尔感测元件及集成电路的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01104102 CN1369905A (zh) 2001-02-16 2001-02-16 高准确度及灵敏度霍尔感测元件及集成电路的封装方法

Publications (1)

Publication Number Publication Date
CN1369905A true CN1369905A (zh) 2002-09-18

Family

ID=4653674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01104102 Pending CN1369905A (zh) 2001-02-16 2001-02-16 高准确度及灵敏度霍尔感测元件及集成电路的封装方法

Country Status (1)

Country Link
CN (1) CN1369905A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101858725A (zh) * 2010-04-30 2010-10-13 锦州海伯伦汽车电子有限公司 霍尔式位移传感器中的绝缘支架
CN102435211A (zh) * 2011-09-09 2012-05-02 南京中旭电子科技有限公司 非接触式加输油活门霍尔位置信号器
CN102916007A (zh) * 2011-08-02 2013-02-06 上海腾怡半导体有限公司 一种3-d霍尔传感器及其制造方法
CN101641609B (zh) * 2007-03-23 2013-06-05 旭化成微电子株式会社 磁传感器及其灵敏度测量方法
CN103633036A (zh) * 2013-08-07 2014-03-12 中国科学院电子学研究所 基于高阻材料的电场传感器封装元件
TWI555995B (zh) * 2014-10-03 2016-11-01 Asahi Kasei Microdevices Corp Hall sensor manufacturing method and Hall sensor and lens module
TWI555996B (zh) * 2014-09-22 2016-11-01 Asahi Kasei Microdevices Corp Hall sensor and lens module
TWI557416B (zh) * 2012-02-16 2016-11-11 Sii Semiconductor Corp Magnetic sensor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101641609B (zh) * 2007-03-23 2013-06-05 旭化成微电子株式会社 磁传感器及其灵敏度测量方法
CN101858725A (zh) * 2010-04-30 2010-10-13 锦州海伯伦汽车电子有限公司 霍尔式位移传感器中的绝缘支架
CN102916007A (zh) * 2011-08-02 2013-02-06 上海腾怡半导体有限公司 一种3-d霍尔传感器及其制造方法
CN102435211A (zh) * 2011-09-09 2012-05-02 南京中旭电子科技有限公司 非接触式加输油活门霍尔位置信号器
TWI557416B (zh) * 2012-02-16 2016-11-11 Sii Semiconductor Corp Magnetic sensor device
CN103633036A (zh) * 2013-08-07 2014-03-12 中国科学院电子学研究所 基于高阻材料的电场传感器封装元件
WO2015018310A1 (zh) * 2013-08-07 2015-02-12 中国科学院电子学研究所 基于高阻材料的电场传感器封装元件
US20160091546A1 (en) * 2013-08-07 2016-03-31 Institute Of Electronics Chinese Academy Of Sciences High resistivity material-based packaging element for electric field sensor
CN103633036B (zh) * 2013-08-07 2017-03-08 中国科学院电子学研究所 基于高阻材料的电场传感器封装元件
US10514406B2 (en) * 2013-08-07 2019-12-24 Institute Of Electronics, Chinese Academy Of Sciences High resistivity material-based packaging element for electric field sensor
TWI555996B (zh) * 2014-09-22 2016-11-01 Asahi Kasei Microdevices Corp Hall sensor and lens module
TWI555995B (zh) * 2014-10-03 2016-11-01 Asahi Kasei Microdevices Corp Hall sensor manufacturing method and Hall sensor and lens module

Similar Documents

Publication Publication Date Title
CN107742630B (zh) 影像感测器封装结构
CN209841242U (zh) 一种具有应力消除结构的mems压力传感器封装结构
CN1591885A (zh) 固态象传感装置的制造方法
JP2006505126A5 (zh)
EP1043772A3 (en) Method for packaging and mounting semiconductor device and device obtained thereby
US9123629B2 (en) Chip package and method for forming the same
CN1369905A (zh) 高准确度及灵敏度霍尔感测元件及集成电路的封装方法
JP5642473B2 (ja) Ｂｇａ半導体パッケージおよびその製造方法
US20060255253A1 (en) Method for packaging an image sensor die and a package thereof
CN108649045B (zh) 封装结构和摄像头模组
CN1211845C (zh) 制造陶瓷芯片封装的方法
CN1431708A (zh) 晶圆型态扩散型封装结构及其制造方法
CN2459831Y (zh) 一种影像感测器
US20040148772A1 (en) Method for packaging an injection-molded image sensor
CN2599757Y (zh) 影像感测器堆叠构造
CN1306575C (zh) 射出成型影像感测器封装方法
CN107275239B (zh) 一种指纹识别芯片封装方法及封装结构
CN1184867C (zh) 影像感测器的封装构造及其封装方法
CN1163953C (zh) 可防止溢胶的基板式半导体装置封装方法
US10242927B2 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN1180485C (zh) 具透光片的封装影像感测晶片及其封装方法
CN1284231C (zh) 感光式半导体封装件及其制法以及其导线架
CN2472455Y (zh) 影像感测器的封装装置
CN207529919U (zh) 一种封装结构及终端设备
TWI740059B (zh) 光學封裝裝置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication