JP2014049519A - 半導体装置およびそれを備えた電子機器 - Google Patents
半導体装置およびそれを備えた電子機器 Download PDFInfo
- Publication number
- JP2014049519A JP2014049519A JP2012189464A JP2012189464A JP2014049519A JP 2014049519 A JP2014049519 A JP 2014049519A JP 2012189464 A JP2012189464 A JP 2012189464A JP 2012189464 A JP2012189464 A JP 2012189464A JP 2014049519 A JP2014049519 A JP 2014049519A
- Authority
- JP
- Japan
- Prior art keywords
- mounting component
- wiring
- terminal connection
- anode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】環境面に配慮しながら、低コストで信頼性を向上させることが可能な半導体装置を提供する。
【解決手段】この半導体装置1は、配線基板10と、配線基板10上に実装される第1実装部品2および第2実装部品3と、を備える。配線基板10は、第1実装部品2および第2実装部品3が実装される配線層11を含み、第1実装部品2の陽極側と第2実装部品3の陰極側との間には、第1実装部品2の陽極端子2aと同極性のダミー配線部11iが設けられている。
【選択図】図1
【解決手段】この半導体装置1は、配線基板10と、配線基板10上に実装される第1実装部品2および第2実装部品3と、を備える。配線基板10は、第1実装部品2および第2実装部品3が実装される配線層11を含み、第1実装部品2の陽極側と第2実装部品3の陰極側との間には、第1実装部品2の陽極端子2aと同極性のダミー配線部11iが設けられている。
【選択図】図1
Description
この発明は、半導体装置およびそれを備えた電子機器に関し、特に、配線基板とその上に実装される複数の実装部品とを含む半導体装置およびそれを備えた電子機器に関する。
従来、配線基板とその上に実装されるコンデンサ、コイル、抵抗等の複数の実装部品とを備えた半導体装置が知られている。図9は、従来の半導体装置の一例を示した断面図である。半導体装置1001は図9に示すように、配線基板1010と、配線基板1010上に実装される第1実装部品1002および第2実装部品1003と、第1実装部品1002および第2実装部品1003を封止する封止樹脂1004とを備えている。
配線基板1010は、第1実装部品1002および第2実装部品1003が実装される配線層1011と、配線層1011下に配置される絶縁樹脂層1012とを備える。配線層1011および絶縁樹脂層1012上の所定領域にはレジスト層1013が設けられており、絶縁樹脂層1012下の所定領域にはレジスト層1014が設けられている。
第1実装部品1002の陽極端子1002aおよび陰極端子1002bは、銀ペースト1005を用いて配線層1011に電気的に接続されている。第2実装部品1003の陽極端子1003aおよび陰極端子1003bは、銀ペースト1005を用いて配線層1011に電気的に接続されている。
ここで、従来の半導体装置1001のように、実装部品(第1実装部品1002および第2実装部品1003)を銀ペースト1005を用いて実装すると、銀マイグレーション(エレクトロケミカルマイグレーション(イオンマイグレーションとも言う))により電気的短絡が発生する場合がある。具体的には、高湿度の環境下で実装部品(第1実装部品1002および第2実装部品1003)に電圧を印加すると、銀ペースト1005に含有される銀が電気分解され、陽極側ではシミ状の成長が起きる。また、銀イオンが陰極側に引き寄せられ、陰極側では樹枝状結晶(デンドライト)成長が起きる。このため、第1実装部品1002と第2実装部品1003とが近くに配置されていると、第1実装部品1002の陽極側と第2実装部品1003の陰極側との間で経時変化により短絡やリークが生じる場合があり、信頼性が低下する。
そこで、銀マイグレーションによる不都合を改善するために、銀ペーストにパラジウムを含有させたり、封止樹脂にイオントラップ剤を添加する等の対策が行われてきた。また、特許文献1では、耐湿性を向上させた樹脂により銀ペーストを封止することによって、銀マイグレーションを抑制している。
しかしながら、銀ペーストにパラジウムを含有させたり、封止樹脂にイオントラップ剤を添加したり、樹脂の耐湿性を向上させる場合、特別な材料が必要となりコストが高くなるとともに、環境負荷物質が増加するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、環境面に配慮しながら、低コストで信頼性を向上させることが可能な半導体装置およびそれを備えた電子機器を提供することである。
上記目的を達成するために、この発明の半導体装置は、配線基板と、配線基板上に実装される第1実装部品および第2実装部品と、を備え、配線基板は、第1実装部品および第2実装部品が実装される配線層を含み、第1実装部品の陽極側と第2実装部品の陰極側とは、互いに隣接しており、第1実装部品の陽極側と第2実装部品の陰極側との間には、第1実装部品の陽極端子と同極性のダミー配線部が設けられている。
上記半導体装置において、好ましくは、配線層は、第1実装部品の陽極端子が電気的に接続される第1陽極端子接続部を有し、第1陽極端子接続部およびダミー配線部は、配線基板の配線パターンにより、互いに電気的に接続されている。
上記半導体装置において、好ましくは、ダミー配線部は第1実装部品の陽極端子よりも高い電位を有する。
上記半導体装置において、好ましくは、ダミー配線部は第1実装部品および第2実装部品が実装された表面の側から1層目の配線層に設けられている。
上記半導体装置において、好ましくは、配線層は、第1実装部品の陽極端子が電気的に接続される第1陽極端子接続部と、第1実装部品の陰極端子が電気的に接続される第1陰極端子接続部と、第2実装部品の陽極端子が電気的に接続される第2陽極端子接続部と、第2実装部品の陰極端子が電気的に接続される第2陰極端子接続部とを有し、第1陽極端子接続部と第2陰極端子接続部との間の距離は、第1陽極端子接続部と第1陰極端子接続部との間の距離よりも短い。
上記半導体装置において、好ましくは、配線基板は樹脂基板からなる。
上記半導体装置において、好ましくは、第1実装部品および第2実装部品の少なくとも一方は、コンデンサ、チップインダクタ、チップ抵抗、ダイオードまたはサージアブソーバからなる。
上記半導体装置において、好ましくは、第1実装部品および第2実装部品を封止する封止樹脂を備える。
この発明の電子機器は、上記の構成の半導体装置を備える。
本発明によれば、第1実装部品の陽極側と第2実装部品の陰極側との間には、第1実装部品の陽極端子と同極性のダミー配線部が設けられている。これにより、第1実装部品の陽極側から第2実装部品の陰極側に向かう電界を小さくすることができる。このため、第1実装部品の陽極側で電気分解された金属イオン(例えば銀イオン)が第2実装部品の陰極側に引き寄せられるのを抑制することができるので、第2実装部品の陰極側で樹枝状結晶成長が生じるのを抑制することができる。すなわち、エレクトロケミカルマイグレーションを抑制することができる。その結果、第1実装部品の陽極側と第2実装部品の陰極側との間で短絡やリークが生じるのを抑制することができるので、信頼性を向上させることができる。
また、ダミー配線部を設けるだけなので、コストが高くなるのを抑制することができるとともに、環境負荷物質が増加するのを防止することができる。また、半導体装置の構造が複雑になることも抑制することができる。
以下、本発明の実施形態について図面を参照して説明する。
<第1実施形態>
図1〜図3を参照して、本発明の第1実施形態による半導体装置1の構造について説明する。
図1〜図3を参照して、本発明の第1実施形態による半導体装置1の構造について説明する。
本発明の第1実施形態の半導体装置1は電子機器に搭載されるものである。半導体装置1は図1に示すように、配線基板10と、配線基板10上に実装される第1実装部品2および第2実装部品3と、第1実装部品2および第2実装部品3を封止する封止樹脂4とを備えている。
第1実装部品2は例えばコンデンサであり、陽極端子2aおよび陰極端子2bを有する。陽極端子2aおよび陰極端子2bは、銀ペースト5を用いて配線基板10に電気的に接続されている。同様に、第2実装部品3は例えばコンデンサであり、陽極端子3aおよび陰極端子3bを有する。陽極端子3aおよび陰極端子3bは、銀ペースト5を用いて配線基板10に電気的に接続されている。第1実装部品2の陽極側と第2実装部品3の陰極側とは、互いに隣接している。なお、銀ペースト5は一般的に用いられる銀ペーストであり、パラジウムを含有していない。
配線基板10は樹脂基板からなり、第1実装部品2および第2実装部品3が実装される配線層11と、配線層11下に配置される絶縁樹脂層12とを備える。配線層11および絶縁樹脂層12上の所定領域にはレジスト層13が設けられており、絶縁樹脂層12下の所定領域にはレジスト層14が設けられている。なお、絶縁樹脂層12下に、さらに配線層や絶縁樹脂層を設け、配線基板10を2層以上の配線層を有する多層配線基板としてもよい。なお、配線基板10は、図1では配線層および絶縁樹脂層が上下方向に積層された状態で描かれている。
配線層11は、銅配線により形成されており、パラジウムなどの環境負荷物質を含有していない。配線層11は最上層(第1実装部品2および第2実装部品3が実装された表面の側(上側)から1層目)の配線層である。配線層11は、第1実装部品2の陽極側と第2実装部品3の陰極側との間において、第1実装部品2の陽極端子2aと同極性のダミー配線部11iを有する。
具体的には、配線層11は図2に示すように、第1実装部品2の陽極端子2aが配置されるとともに電気的に接続される第1陽極端子接続部11aと、第1実装部品2の陰極端子2bが配置されるとともに電気的に接続される第1陰極端子接続部11bと、第2実装部品3の陽極端子3aが配置されるとともに電気的に接続される第2陽極端子接続部11cと、第2実装部品3の陰極端子3bが配置されるとともに電気的に接続される第2陰極端子接続部11dとを有する。本実施形態では、第1陽極端子接続部11aと第2陰極端子接続部11dとの間の距離は、第1陽極端子接続部11aと第1陰極端子接続部11bとの間の距離よりも短い。
第1陽極端子接続部11a、第1陰極端子接続部11b、第2陽極端子接続部11cおよび第2陰極端子接続部11dには、銀メッキ以外のメッキが施されていることが好ましく、例えば金メッキが施されている。なお、第1陽極端子接続部11a、第1陰極端子接続部11b、第2陽極端子接続部11cおよび第2陰極端子接続部11dは、メッキが施されていなくてもよい。また、図2では、理解を容易にするために、封止樹脂4および配線基板10のレジスト層13を省略して描いている。このことは、図3も同様である。
第1陽極端子接続部11aには、外部との電気的接続を行うための陽極配線部11eが繋がって設けられており、第1陰極端子接続部11bには、外部との電気的接続を行うための陰極配線部11fが繋がって設けられている。また、第2陽極端子接続部11cには、外部との電気的接続を行うための陽極配線部11gが繋がって設けられており、第2陰極端子接続部11dには、外部との電気的接続を行うための陰極配線部11hが繋がって設けられている。なお、陽極配線部11e、陰極配線部11f、陽極配線部11gおよび陰極配線部11hは、外部との電気的接続を行うために、図示しないが絶縁樹脂層12と共に封止樹脂4の外側まで延設されていてもよいし、図示しないスルーホールを介して配線基板10の裏面側の配線層に電気的に接続されていてもよい。
ここで、本実施形態では、第1陽極端子接続部11aと第2陰極端子接続部11dとの間において、配線層11にダミー配線部11iが設けられている。ダミー配線部11iは陽極配線部11eに電気的に接続されている。これにより、第1陽極端子接続部11aおよびダミー配線部11iは、陽極配線部11eを介して互いに電気的に接続されている。このため、ダミー配線部11iの電位は、第1陽極端子接続部11aの電位および第1実装部品2の陽極端子2aの電位と等しくなっている。なお、ダミー配線部11iは、第1実装部品2に電力を供給するものではなく、半導体装置1の動作に寄与しない。
また、配線基板10は図3に示すように構成されていてもよい。すなわち、ダミー配線部11iは第1陽極端子接続部11aに電気的に接続されていなくてもよい。そして、ダミー配線部11iには、第1実装部品2の陽極側に電力を供給する電源とは別の電源から電圧が印加されてもよい。この場合、例えば、第1陽極端子接続部11a、第1陰極端子接続部11b、第2陽極端子接続部11c、第2陰極端子接続部11dおよびダミー配線部11iの電位をそれぞれ3.3V、0V、3.3V、0Vおよび5Vとしてもよい。すなわち、ダミー配線部11iは第1実装部品2の陽極端子2aよりも高い電位を有するように構成されていてもよい。
また、ダミー配線部11iは、外部との電気的接続を行うために、図示しないが絶縁樹脂層12と共に封止樹脂4の外側まで延設されていてもよいし、図示しないスルーホールを介して配線基板10の裏面側の配線層に電気的に接続されていてもよい。なお、図3のその他の構造は図2と同様であるので、その説明を省略する。
図1に示すように、絶縁樹脂層12は例えばガラスエポキシ樹脂などにより形成されている。レジスト層13は、例えば、端子接続部(第1陽極端子接続部11a、第1陰極端子接続部11b、第2陽極端子接続部11cおよび第2陰極端子接続部11d)を除く配線層11上と絶縁樹脂層12上とを覆うように設けられている。このため、ダミー配線部11i上はレジスト層13で覆われている。レジスト層14は、例えば絶縁樹脂層12下を覆うように設けられている。
本実施形態では、上記のように、第1実装部品2の陽極側と第2実装部品3の陰極側との間には、第1実装部品2の陽極端子2aと同極性のダミー配線部11iが設けられている。これにより、第1実装部品2の陽極側から第2実装部品3の陰極側に向かう電界を小さくすることができる。このため、第1実装部品2の陽極側で電気分解された銀イオンが第2実装部品3の陰極側に引き寄せられるのを抑制することができるので、第2実装部品3の陰極側で樹枝状結晶成長が生じるのを抑制することができる。すなわち、エレクトロケミカルマイグレーションを抑制することができる。その結果、第1実装部品2の陽極側と第2実装部品3の陰極側との間で短絡やリークが生じるのを抑制することができるので、信頼性を向上させることができる。
また、配線層11にダミー配線部11iを設けるだけなので、コストが高くなるのを抑制することができるとともに、環境負荷物質が増加するのを防止することができる。また、半導体装置1の構造が複雑になることも抑制することができる。
また、ダミー配線部11iの上にレジスト層13が設けられているので、ダミー配線部11iと第2実装部品3の陰極側との間で短絡やリークが生じるのを容易に防止することができる。
また、上記のように、第1陽極端子接続部11aおよびダミー配線部11iは、配線基板10の配線パターンにより、互いに電気的に接続されていてもよい。この場合、ダミー配線部11iの電位を第1陽極端子接続部11aの電位と等しくすることができるので、第1実装部品2の陽極側から第2実装部品3の陰極側に向かう電界を容易に小さくすることができる。これにより、エレクトロケミカルマイグレーションを容易に抑制することができる。
また、上記のように、ダミー配線部11iは第1実装部品2の陽極端子2aよりも高い電位を有してもよい。この場合、ダミー配線部11iの電位を例えば第1実装部品2の陽極端子2aの電位(第1陽極端子接続部11aの電位)と等しくする場合に比べて、エレクトロケミカルマイグレーションをより効果的に抑制することができる。
また、上記のように、ダミー配線部11iは、最上層(第1実装部品2および第2実装部品3が実装された表面の側から1層目)の配線層に設けられている。これにより、例えばダミー配線部11iが第1実装部品2および第2実装部品3が実装された表面の側から2層目以降の配線層に設けられている場合に比べて、ダミー配線部11iを第1陽極端子接続部11aに、より近づけることができるので、第1実装部品2の陽極側から第2実装部品3の陰極側に向かう電界をより小さくすることができる。これにより、エレクトロケミカルマイグレーションをより抑制することができる。
また、上記のように、第1陽極端子接続部11aと第2陰極端子接続部11dとの間の距離は、第1陽極端子接続部11aと第1陰極端子接続部11bとの間の距離よりも短い。このように、第1陽極端子接続部11aが第1陰極端子接続部11bよりも第2陰極端子接続部11dに近い場合に、第1陽極端子接続部11aと第2陰極端子接続部11dとの間で、エレクトロケミカルマイグレーションが起こりやすい。このため、第1陽極端子接続部11aが第1陰極端子接続部11bよりも第2陰極端子接続部11dに近い場合に本発明を適用することは、特に有効である。
また、上記のように、配線基板10は樹脂基板からなる。樹脂基板は空気中の水分を吸湿するので、配線基板10に樹脂基板を用いた場合、第1実装部品2および第2実装部品3の周辺を低湿度状態に保持することが困難である。このため、エレクトロケミカルマイグレーションが起こりやすい。これにより、配線基板10に樹脂基板を用いる場合に本発明を適用することは、特に有効である。
なお、半導体装置1は、高電圧が印加される電子機器(例えば、DCDCコンバータモジュールの電源系の電子機器)に用いられる場合に特に有効である。
<第2実施形態>
次に、図4を参照して、上記第1実施形態とは異なり、配線基板110に第1実装部品2および第2実装部品3と半導体チップ102とが搭載される場合について説明する。
次に、図4を参照して、上記第1実施形態とは異なり、配線基板110に第1実装部品2および第2実装部品3と半導体チップ102とが搭載される場合について説明する。
本発明の第2実施形態の半導体装置101は図4に示すように、配線基板110と、配線基板110上に実装される第1実装部品2、第2実装部品3および半導体チップ102と、第1実装部品2、第2実装部品3および半導体チップ102を封止する封止樹脂4とを備えている。なお、図4では、理解を容易にするために、封止樹脂4および配線基板110のレジスト層13を省略して描いている。
半導体チップ102は、配線基板110に銀ペーストを用いてダイボンドされている。半導体チップ102と半導体チップ102の外付け部品としての第1実装部品2および第2実装部品3とは、封止樹脂4により一括で封止されている。これにより、半導体チップ102、第1実装部品2および第2実装部品3を1パッケージ化して小型化を図っている。
配線層11は、第1陽極端子接続部11aと、第1陰極端子接続部11bと、第2陽極端子接続部11cと、第2陰極端子接続部11dと、陽極配線部11eと、陰極配線部11fと、陽極配線部11gと、陰極配線部11hと、ダミー配線部11iと、例えば9個のボンディングパッド部11jとを含んでいる。ボンディングパッド部11jは、金メッキが施されているとともに、金ワイヤー103を用いて半導体チップ102に電気的に接続されている。9個のボンディングパッド部11jのうちの4個は、陽極配線部11e、陰極配線部11f、陽極配線部11gおよび陰極配線部11hにそれぞれ繋がって形成されている。なお、ボンディングパッド部11jは、外部との電気的接続を行うために、図示しないが絶縁樹脂層12と共に封止樹脂4の外側まで延設されていてもよいし、図示しないスルーホールを介して配線基板110の裏面側の配線層に電気的に接続されていてもよい。
第2実施形態のその他の構造は、上記第1実施形態と同様である。
本実施形態では上記第1実施形態と同様、第1実装部品2の陽極側と第2実装部品3の陰極側との間には、第1実装部品2の陽極端子2aと同極性のダミー配線部11iが設けられている。これにより、第1実装部品2の陽極側から第2実装部品3の陰極側に向かう電界を小さくすることができる。このため、第1実装部品2の陽極側で電気分解された銀イオンが第2実装部品3の陰極側に引き寄せられるのを抑制することができるので、第2実装部品3の陰極側で樹枝状結晶成長が生じるのを抑制することができる。すなわち、エレクトロケミカルマイグレーションを抑制することができる。その結果、第1実装部品2の陽極側と第2実装部品3の陰極側との間で短絡やリークが生じるのを抑制することができるので、信頼性を向上させることができる。
第2実施形態のその他の効果は、上記第1実施形態と同様である。
<第3実施形態>
次に、図5〜図7を参照して、上記第2実施形態とは異なり、配線基板210に第1実装部品2および第2実装部品3と半導体パッケージ202とが搭載される場合について説明する。
次に、図5〜図7を参照して、上記第2実施形態とは異なり、配線基板210に第1実装部品2および第2実装部品3と半導体パッケージ202とが搭載される場合について説明する。
本発明の第3実施形態の半導体装置201は図5に示すように、配線基板210と、配線基板210上に実装される第1実装部品2、第2実装部品3および半導体パッケージ202と、第1実装部品2、第2実装部品3および半導体パッケージ202を封止する封止樹脂4とを備えている。なお、理解を容易にするために、図5では封止樹脂4および配線基板210のレジスト層13を省略し、図7ではレジスト層13を省略して描いている。
半導体パッケージ202は図5および図6に示すように、複数の陽極端子202aと、複数の陰極端子202bとを含んでいる。半導体パッケージ202は、配線基板210に銀ペーストを用いて実装されている。
配線層11は図5および図7に示すように、第1陽極端子接続部11aと、第1陰極端子接続部11bと、第2陽極端子接続部11cと、第2陰極端子接続部11dと、陽極配線部11eと、陰極配線部11fと、陽極配線部11gと、陰極配線部11hと、ダミー配線部11iと、半導体パッケージ202に電気的に接続される例えば8個の端子接続部11kとを含んでいる。8個の端子接続部11kには、外部との電気的接続を行うための配線部がそれぞれ繋がって設けられている。8個の端子接続部11kのうちの4個は、第1陽極端子接続部11a、第1陰極端子接続部11b、第2陽極端子接続部11cおよび第2陰極端子接続部11dにそれぞれ電気的に接続されている。
なお、本実施形態では、第1陽極端子接続部11aは、スルーホール15と、上側(第1実装部品2および第2実装部品3が実装された表面の側)から2層目以降の配線層16とを介して端子接続部11kに電気的に接続されている。同様に、第2陰極端子接続部11dは、スルーホール15と、配線層16とを介して端子接続部11kに電気的に接続されている。
第3実施形態のその他の構造は、上記第1および第2実施形態と同様である。
本実施形態では上記第1および第2実施形態と同様、第1実装部品2の陽極側と第2実装部品3の陰極側との間には、第1実装部品2の陽極端子2aと同極性のダミー配線部11iが設けられている。これにより、第1実装部品2の陽極側から第2実装部品3の陰極側に向かう電界を小さくすることができる。このため、第1実装部品2の陽極側で電気分解された銀イオンが第2実装部品3の陰極側に引き寄せられるのを抑制することができるので、第2実装部品3の陰極側で樹枝状結晶成長が生じるのを抑制することができる。すなわち、エレクトロケミカルマイグレーションを抑制することができる。その結果、第1実装部品2の陽極側と第2実装部品3の陰極側との間で短絡やリークが生じるのを抑制することができるので、信頼性を向上させることができる。
第3実施形態のその他の効果は、上記第1および第2実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
例えば、上記実施形態では、エレクトロケミカルマイグレーションが問題となる実装部品として代表的なコンデンサについて説明したが、言うまでもなく、実装部品として、チップインダクタ、チップ抵抗、ダイオード、サージアブソーバ等を用いてもよい。
また、上記実施形態では、ダミー配線部の電位を第1陽極端子接続部の電位と同じまたはそれより高くした例について示したが、本発明はこれに限らない。ダミー配線部の電位は、第2陰極端子接続部の電位よりも高ければ、第1陽極端子接続部の電位より低くてもよい。ただし、ダミー配線部の電位は、第1陽極端子接続部の電位と同じまたはそれ以上であることが好ましい。
また、上記実施形態では、銀ペーストを用いて実装部品を実装する場合に、エレクトロケミカルマイグレーションを抑制する例について示したが、本発明はこれに限らない。本発明は、銀以外の金属(例えば銅、錫、鉛、ニッケル、金、ハンダ)のエレクトロケミカルマイグレーションにも効果がある。
また、上述したように、配線基板は2層以上の配線層を有してもよい。この場合、図8に示した本発明の変形例の半導体装置のように、上側(第1実装部品2および第2実装部品3が実装された表面の側)から2層目以降の配線層16にダミー配線部16aを設けてもよい。このように構成すれば、ダミー配線部16aと第2陰極端子接続部11dとの間で短絡やリークが生じるのを容易に防止することができる。このため、第1陽極端子接続部11aと第2陰極端子接続部11dとの間の距離が極端に狭く、その間にレジスト層13を設けることができない場合には、上側から2層目(または2層目よりも下層)の配線層16にダミー配線部16aを設けることは有効である。ただし、ダミー配線部が第1陽極端子接続部に近いほどエレクトロケミカルマイグレーションを抑制できるので、ダミー配線部上にレジスト層を設けることが可能な場合は、最上層の配線層にダミー配線部を設けることが好ましい。
また、上記実施形態では、第1陽極端子接続部と第2陰極端子接続部との間の距離が、第1陽極端子接続部と第1陰極端子接続部との間の距離よりも短い場合に、第1陽極端子接続部と第2陰極端子接続部との間にダミー配線部を設ける例について示したが、本発明はこれに限らない。第1陽極端子接続部と第2陰極端子接続部との間の距離が、第1陽極端子接続部と第1陰極端子接続部との間の距離よりも長い場合であっても、第1陽極端子接続部と第2陰極端子接続部との間にダミー配線部を設けることにより、第1実装部品の陽極側と第2実装部品の陰極側との間で短絡やリークが生じるのを抑制することができる。
また、上述した実施形態の構成を適宜組み合わせて得られる構成についても、本発明の技術的範囲に含まれる。
1、101、201 半導体装置
2 第1実装部品
2a 陽極端子
2b 陰極端子
3 第2実装部品
3a 陽極端子
3b 陰極端子
4 封止樹脂
10、110、210 配線基板
11 配線層
11a 第1陽極端子接続部
11b 第1陰極端子接続部
11c 第2陽極端子接続部
11d 第2陰極端子接続部
11i、16a ダミー配線部
2 第1実装部品
2a 陽極端子
2b 陰極端子
3 第2実装部品
3a 陽極端子
3b 陰極端子
4 封止樹脂
10、110、210 配線基板
11 配線層
11a 第1陽極端子接続部
11b 第1陰極端子接続部
11c 第2陽極端子接続部
11d 第2陰極端子接続部
11i、16a ダミー配線部
Claims (9)
- 配線基板と、
前記配線基板上に実装される第1実装部品および第2実装部品と、
を備え、
前記配線基板は、前記第1実装部品および前記第2実装部品が実装される配線層を含み、
前記第1実装部品の陽極側と前記第2実装部品の陰極側とは、互いに隣接しており、
前記第1実装部品の陽極側と前記第2実装部品の陰極側との間には、前記第1実装部品の陽極端子と同極性のダミー配線部が設けられていることを特徴とする半導体装置。 - 前記配線層は、前記第1実装部品の陽極端子が電気的に接続される第1陽極端子接続部を有し、
前記第1陽極端子接続部および前記ダミー配線部は、前記配線基板の配線パターンにより、互いに電気的に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記ダミー配線部は前記第1実装部品の陽極端子よりも高い電位を有することを特徴とする請求項1に記載の半導体装置。
- 前記ダミー配線部は前記第1実装部品および前記第2実装部品が実装された表面の側から1層目の前記配線層に設けられていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記配線層は、前記第1実装部品の陽極端子が電気的に接続される第1陽極端子接続部と、前記第1実装部品の陰極端子が電気的に接続される第1陰極端子接続部と、前記第2実装部品の陽極端子が電気的に接続される第2陽極端子接続部と、前記第2実装部品の陰極端子が電気的に接続される第2陰極端子接続部とを有し、
前記第1陽極端子接続部と前記第2陰極端子接続部との間の距離は、前記第1陽極端子接続部と前記第1陰極端子接続部との間の距離よりも短いことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。 - 前記配線基板は樹脂基板からなることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 前記第1実装部品および前記第2実装部品の少なくとも一方は、コンデンサ、チップインダクタ、チップ抵抗、ダイオードまたはサージアブソーバからなることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
- 前記第1実装部品および前記第2実装部品を封止する封止樹脂を備えることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
- 請求項1〜8のいずれか1項に記載の半導体装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012189464A JP2014049519A (ja) | 2012-08-30 | 2012-08-30 | 半導体装置およびそれを備えた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012189464A JP2014049519A (ja) | 2012-08-30 | 2012-08-30 | 半導体装置およびそれを備えた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014049519A true JP2014049519A (ja) | 2014-03-17 |
Family
ID=50608908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012189464A Pending JP2014049519A (ja) | 2012-08-30 | 2012-08-30 | 半導体装置およびそれを備えた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014049519A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019057690A (ja) * | 2017-09-22 | 2019-04-11 | 京セラ株式会社 | セラミック配線基板およびプローブ基板 |
JP2020205365A (ja) * | 2019-06-18 | 2020-12-24 | ローム株式会社 | 電子装置 |
-
2012
- 2012-08-30 JP JP2012189464A patent/JP2014049519A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019057690A (ja) * | 2017-09-22 | 2019-04-11 | 京セラ株式会社 | セラミック配線基板およびプローブ基板 |
JP2020205365A (ja) * | 2019-06-18 | 2020-12-24 | ローム株式会社 | 電子装置 |
JP7430988B2 (ja) | 2019-06-18 | 2024-02-14 | ローム株式会社 | 電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9780081B2 (en) | Chip package structure and manufacturing method therefor | |
US20140029201A1 (en) | Power package module and manufacturing method thereof | |
US11134570B2 (en) | Electronic module with a magnetic device | |
JP5154516B2 (ja) | 太陽電池モジュール及び太陽電池モジュールの製造方法 | |
JP2010199286A (ja) | 半導体装置 | |
US10068819B2 (en) | Semiconductor device | |
CN102646663B (zh) | 半导体封装件 | |
WO2016162938A1 (ja) | 半導体装置 | |
US20180308833A1 (en) | Semiconductor device | |
US9924594B2 (en) | Power semiconductor module and method for producing a power semiconductor module | |
JPWO2015182284A1 (ja) | 半導体装置 | |
US10433424B2 (en) | Electronic module and the fabrication method thereof | |
JP2017123386A (ja) | 半導体装置及びそれを用いた携帯機器 | |
JP2014049519A (ja) | 半導体装置およびそれを備えた電子機器 | |
JP2013051295A (ja) | 半導体装置及びその製造方法 | |
JP2008251901A (ja) | 複合半導体装置 | |
JP4996193B2 (ja) | 配線基板、半導体パッケージ | |
CN106952886A (zh) | 一种射频芯片封装结构 | |
JP2013222719A (ja) | 半導体装置およびそれを備えた電子機器 | |
CN107611098A (zh) | 电子封装件及其制法 | |
CN105280603A (zh) | 电子封装组件 | |
US20220415759A1 (en) | 3-d package structure for isolated power module and the method thereof | |
JP2014099577A (ja) | プリント回路基板の製造方法 | |
JP5356456B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
TWM540395U (zh) | 電子封裝模組 |