CN106952886A - 一种射频芯片封装结构 - Google Patents

一种射频芯片封装结构 Download PDF

Info

Publication number
CN106952886A
CN106952886A CN201710185163.5A CN201710185163A CN106952886A CN 106952886 A CN106952886 A CN 106952886A CN 201710185163 A CN201710185163 A CN 201710185163A CN 106952886 A CN106952886 A CN 106952886A
Authority
CN
China
Prior art keywords
radio frequency
frequency chip
semiconductor substrate
encapsulating structure
cover plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710185163.5A
Other languages
English (en)
Other versions
CN106952886B (zh
Inventor
张文奇
戴风伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710185163.5A priority Critical patent/CN106952886B/zh
Publication of CN106952886A publication Critical patent/CN106952886A/zh
Application granted granted Critical
Publication of CN106952886B publication Critical patent/CN106952886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明实施例提供了一种射频芯片封装结构，涉及芯片封装领域。该射频芯片封装结构包括：在半导体衬底的第一侧表面的功能区上加工有至少一个第一被动元件，以及导电图案，并使至少一个第一被动元件与导电图案电连接，导电图案上表贴有至少一个第一射频芯片；且在半导体衬底的背离封装盖板的第二侧表面上设置有至少一个焊球，至少一个焊球通过过孔与至少一个第一被动元件和/或至少一个第一射频芯片电连接。本发明实施例提供的射频芯片封装结构，通过在半导体衬底上采用半导体制造工艺加工至少一个第一被动元件和导电图案，并采用表面贴装技术把至少一个第一射频芯片表贴在导电图案上，减小了射频芯片模块的封装尺寸。

Description

一种射频芯片封装结构
技术领域
本发明实施例涉及芯片封装领域，尤其涉及一种射频芯片封装结构。
背景技术
随着科技的发展，电子设备逐渐向小型化发展，现有射频芯片模块通常比较大。
目前这些射频芯片模块大多采用已经封装好的射频芯片和大量电容电感等被动元件在印刷电路板上采用表面贴装技术表贴，封装完成后的结构尺寸很大，不利于电子设备的小型化。
针对上述问题，提供一种封装尺寸相对较小的射频芯片模块是有必要的。
发明内容
本发明实施例提供一种射频芯片封装结构，以实现提供一种封装尺寸相对较小的射频芯片模块。
本发明实施例提供了一种射频芯片封装结构，包括：相对设置的半导体衬底和封装盖板，所述半导体衬底和所述封装盖板之间采用密封圈进行密封，所述密封圈限定的半导体衬底表面区域为所述半导体衬底的第一侧表面的功能区，所述半导体衬底的功能区中形成有至少一个过孔；所述半导体衬底的第一侧表面的功能区上加工有至少一个第一被动元件，以及导电图案，所述至少一个第一被动元件与所述导电图案电连接；所述导电图案上表贴有至少一个第一射频芯片；所述半导体衬底的背离所述封装盖板的第二侧表面上设置有至少一个焊球，所述至少一个焊球通过所述过孔与至少一个所述第一被动元件和/或至少一个所述第一射频芯片电连接。
可选的，在上述射频芯片封装结构中，还包括：至少一个第一凹槽，形成于所述半导体衬底的第一侧表面的功能区中，所述第一凹槽中表贴有至少一个所述第一射频芯片。
可选的，在上述射频芯片封装结构中，还包括：至少一个贴片电容，所述贴片电容表贴在所述导电图案上且与所述导电图案电连接。
可选的，在上述射频芯片封装结构中，所述封装盖板、所述半导体衬底和所述密封圈围成的区域构成密封腔；所述密封圈包括半导体块；所述半导体块靠近所述密封腔的表面上加工有至少一个第二被动元件，和/或表贴有至少一个第二射频芯片。
可选的，在上述射频芯片封装结构中，所述半导体块的靠近所述密封腔的表面上形成有至少一个第二凹槽，所述第二凹槽中表贴有至少一个所述第二射频芯片。
可选的，在上述射频芯片封装结构中，所述密封圈还包括密封材料，所述半导体块通过所述密封材料与所述半导体衬底以及所述封装盖板密封连接。
可选的，在上述射频芯片封装结构中，所述密封材料为铜或铜锡。
可选的，在上述射频芯片封装结构中，所述封装盖板的组成材料与所述半导体衬底的组成材料相同；所述封装盖板靠近所述半导体衬底的表面上加工有至少一个第三被动元件，和/或表贴有至少一个第三射频芯片。
可选的，在上述射频芯片封装结构中，所述封装盖板的靠近所述半导体衬底的表面上形成有至少一个第三凹槽，所述第三凹槽中表贴有至少一个所述第三射频芯片。
可选的，在上述射频芯片封装结构中，所述封装盖板的靠近所述半导体衬底的表面上形成有第四凹槽。
本发明实施例提供的射频芯片封装结构，在半导体衬底的第一侧表面的功能区上加工有至少一个第一被动元件，以及导电图案，并使至少一个第一被动元件与导电图案电连接，导电图案上表贴有至少一个第一射频芯片；且在半导体衬底的背离封装盖板的第二侧表面上设置有至少一个焊球，至少一个焊球通过过孔与至少一个第一被动元件和/或至少一个第一射频芯片电连接。本发明实施例提供的射频芯片封装结构，通过在半导体衬底上采用半导体制造工艺加工至少一个第一被动元件和导电图案，并采用表面贴装技术把至少一个第一射频芯片表贴在导电图案上，减小了射频芯片模块的封装尺寸。
附图说明
图1是本发明实施例提供的一种射频芯片封装结构的结构示意图；
图2是本发明实施例提供的又一种射频芯片封装结构的结构示意图；
图3是本发明实施例提供的又一种射频芯片封装结构的结构示意图；
图4是本发明实施例提供的又一种射频芯片封装结构的结构示意图；
图5是本发明实施例提供的又一种射频芯片封装结构的结构示意图；
图6是本发明实施例提供的又一种射频芯片封装结构的结构示意图；
图7是本发明实施例提供的又一种射频芯片封装结构的结构示意图；
图8是本发明实施例提供的又一种射频芯片封装结构的结构示意图。
具体实施方式
下面结合附图和实施例对本发明实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明实施例，而非对本发明实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明实施例相关的部分而非全部结构。
图1是本发明实施例提供的一种射频芯片封装结构的结构示意图，参考图1，该射频芯片封装结构包括：相对设置的半导体衬底11和封装盖板13，半导体衬底11和封装盖板13之间采用密封圈12进行密封，密封圈12限定的半导体衬底11表面区域为半导体衬底11的第一侧表面的功能区，半导体衬底11的功能区中形成有至少一个过孔111；半导体衬底11的第一侧表面的功能区上加工有至少一个第一被动元件14，以及导电图案15，至少一个第一被动元件14与导电图案15电连接；导电图案15上表贴有至少一个第一射频芯片16；半导体衬底11的背离封装盖板13的第二侧表面上设置有至少一个焊球17，至少一个焊球17通过过孔111与至少一个第一被动元件14和/或至少一个第一射频芯片16电连接。
具体的，图1中只示意性的画出一种第一被动元件14、导电图案15以及第一射频芯片16之间的位置结构关系，在实际电路设计中需要根据第一被动元件14和/或第一射频芯片16的个数以及实际连接关系等来确定第一被动元件14、导电图案15以及第一射频芯片16之间的位置结构，本发明实施例对它们之间的位置结构不作具体限定。示例性的，在半导体衬底11的第一侧表面的功能区上，经过氧化、光刻、扩散、外延、蒸镀等半导体制造工艺，把构成一定功能的电路所需的第一被动元件(比如电阻、电感等)以及导电图案15加工集成在半导体衬底11上，并采用表面贴装技术把第一射频芯片16表贴在导电图案15上。与现有技术中在印刷电路板上表贴第一被动元件14以及第一射频芯片16相比，利用半导体集成技术的优势能减小射频芯片模块的封装尺寸。需要说明的是，图1中第一被动元件14与导电图案15之间有绝缘层，图1中对绝缘层未做标记，对于绝缘层的形状本实施例不作具体限定。
本发明实施例提供的射频芯片封装结构，在半导体衬底的第一侧表面的功能区上加工有至少一个第一被动元件，以及导电图案，并使至少一个第一被动元件与导电图案电连接，导电图案上表贴有至少一个第一射频芯片；且在半导体衬底的背离封装盖板的第二侧表面上设置有至少一个焊球，至少一个焊球通过过孔与至少一个第一被动元件和/或至少一个第一射频芯片电连接。本发明实施例提供的射频芯片封装结构，在半导体衬底上采用半导体制造工艺加工至少一个第一被动元件和导电图案，并采用表面贴装技术把至少一个第一射频芯片表贴在导电图案上，减小了封装尺寸。
可选的，在上述射频芯片封装结构中，还包括：至少一个第一凹槽，形成于半导体衬底11的第一侧表面的功能区中，第一凹槽中表贴有至少一个第一射频芯片16。具体的，图2是本发明实施例提供的又一种射频芯片封装结构的结构示意图，参考图2，与图1中封装结构相比，在半导体衬底11的第一侧表面的功能区中形成有至少一个第一凹槽112，图2中示意性的只画出一个第一凹槽112，并在第一凹槽112中示意性的只画出一个第一射频芯片16。通过将第一射频芯片16表贴在第一凹槽112中，能够阻挡一部分其他元件对第一射频芯片16的干扰，促使第一射频芯片16能够更稳定地工作。
可选的，在上述射频芯片封装结构中，还包括：至少一个贴片电容，贴片电容表贴在导电图案15上且与导电图案15电连接。图3是本发明实施例提供的又一种射频芯片封装结构的结构示意图，具体的，贴片电容18是指一些无法在半导体衬底11上直接加工形成的电容，例如，大容值的电容等。参考图3，与图1相比，对于无法在半导体衬底11上直接加工的贴片电容18，采用表面贴装技术将贴片电容18表贴导电图案15上，从而实现了在半导体衬底上形成，无法直接加工形成的电容，以将包括有贴片电容18的射频芯片封装结构适应于高频应用等领域中。
可选的，在上述射频芯片封装结构中，封装盖板13、半导体衬底11和密封圈12围成的区域构成密封腔；密封圈12包括半导体块；半导体块靠近密封腔的表面上加工有至少一个第二被动元件，和/或表贴有至少一个第二射频芯片。具体的，图4是本发明实施例提供的又一种射频芯片封装结构的结构示意图，参考图4，与图1中封装结构相比，通过在密封圈12中形成半导体块122，并在半导体块122靠近密封腔的表面上加工有至少一个第二被动元件19，和/或表贴有至少一个第二射频芯片20，一方面可以增加密封腔的高度，另一方面也可以利用密封圈12的侧面空间形成一些功能电路，以增加密封腔的空间利用率。需要说明的是，在半导体块122中也可以形成一些通孔，以将至少一个第二被动元件19和/或至少一个第二射频芯片20的引出到封装结构外，或者通过通孔连接到在半导体衬底11第一侧表面上形成的功能电路上。
图5是本发明实施例提供的又一种射频芯片封装结构的结构示意图，参考图5，与图4中封装结构相比，可选的，在上述射频芯片封装结构中，半导体块122的靠近密封腔的表面上形成有至少一个第二凹槽，第二凹槽中表贴有至少一个第二射频芯片20。具体的，在半导体块122中形成有至少一个第二凹槽1221，图5中示意性的只画出一个第二凹槽1221，在第二凹槽112中示意性的只画出一个第二射频芯片20，通过将第二射频芯片20表贴在第二凹槽1221中，能够阻挡一部分其他元件对第二射频芯片20的干扰，保证第二射频芯片20具有良好的工作环境。
参考图5，可选的，在上述射频芯片封装结构中，密封圈12还包括密封材料121，半导体块122通过密封材料121与半导体衬底11以及封装盖板13密封连接。可选的，密封材料121为铜或铜锡。
可选的，在上述射频芯片封装结构中，封装盖板13的组成材料与半导体衬底11的组成材料相同；封装盖板13靠近半导体衬底11的表面上加工有至少一个第三被动元件，和/或表贴有至少一个第三射频芯片。具体的，图6是本发明实施例提供的又一种射频芯片封装结构的结构示意图，参考图6，与图1相比，通过在封装盖板13上加工有至少一个第三被动元件21，和/或表贴有至少一个第三射频芯片22，利用了封装盖板13侧面处的空间形成一些功能电路，增加了射频芯片封装结构的内部空间利用率。参考图6，可以在密封圈12中形成通孔123，通过通孔123使得在封装盖板13侧面处形成的功能电路与在半导体衬底11的表面上形成的功能电路电连接，图6中只是一种示意性的电连接方式，本发明实施例对上述电连接方式不作具体限定。
图7是本发明实施例提供的又一种射频芯片封装结构的结构示意图，参考图7，与图6相比，可选的，在上述射频芯片封装结构中，封装盖板13的靠近半导体衬底的表面上形成有至少一个第三凹槽131，第三凹槽131中表贴有至少一个第三射频芯片22。具体的，图7中示意性的只画出一个第三凹槽131，在第三凹槽131中示意性的只画出一个第三射频芯片22，通过将第三射频芯片22表贴在第三凹槽131中，能够阻挡一部分其他元件对第三射频芯片22的干扰，保证第三射频芯片22的工作环境良好。
可选的，在上述射频芯片封装结构中，封装盖板13的靠近半导体衬底11的表面上形成有第四凹槽。具体的，图8是本发明实施例提供的又一种射频芯片封装结构的结构示意图，参考图8，与图1相比，通过在封装盖板13的靠近半导体衬底11的表面上形成有第四凹槽23，一方面能够减轻封装盖板13的重量，另一方面能够增加封装结构的内部空间大小，使得密封圈12的厚度不需要做的太厚，从而减小射频芯片封装结构的厚度。
注意，上述仅为本发明实施例的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明实施例不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明实施例的保护范围。因此，虽然通过以上实施例对本发明实施例进行了较为详细的说明，但是本发明实施例不仅仅限于以上实施例，在不脱离本发明实施例构思的情况下，还可以包括更多其他等效实施例，而本发明实施例的范围由所附的权利要求范围决定。

Claims (10)

1.一种射频芯片封装结构，其特征在于，包括：
相对设置的半导体衬底和封装盖板，所述半导体衬底和所述封装盖板之间采用密封圈进行密封，所述密封圈限定的半导体衬底表面区域为所述半导体衬底的第一侧表面的功能区，所述半导体衬底的功能区中形成有至少一个过孔；
所述半导体衬底的第一侧表面的功能区上加工有至少一个第一被动元件，以及导电图案，所述至少一个第一被动元件与所述导电图案电连接；
所述导电图案上表贴有至少一个第一射频芯片；
所述半导体衬底的背离所述封装盖板的第二侧表面上设置有至少一个焊球，所述至少一个焊球通过所述过孔与至少一个所述第一被动元件和/或至少一个所述第一射频芯片电连接。
2.根据权利要求1所述的封装结构，其特征在于，还包括：
至少一个第一凹槽，形成于所述半导体衬底的第一侧表面的功能区中，所述第一凹槽中表贴有至少一个所述第一射频芯片。
3.根据权利要求1或2所述的封装结构，其特征在于，还包括：
至少一个贴片电容，所述贴片电容表贴在所述导电图案上且与所述导电图案电连接。
4.根据权利要求1所述的封装结构，其特征在于，所述封装盖板、所述半导体衬底和所述密封圈围成的区域构成密封腔；
所述密封圈包括半导体块；
所述半导体块靠近所述密封腔的表面上加工有至少一个第二被动元件，和/或表贴有至少一个第二射频芯片。
5.根据权利要求4所述的封装结构，其特征在于，所述半导体块的靠近所述密封腔的表面上形成有至少一个第二凹槽，所述第二凹槽中表贴有至少一个所述第二射频芯片。
6.根据权利要求4所述的封装结构，其特征在于，所述密封圈还包括密封材料，所述半导体块通过所述密封材料与所述半导体衬底以及所述封装盖板密封连接。
7.根据权利要求6所述的封装结构，其特征在于，所述密封材料为铜或铜锡。
8.根据权利要求1所述的封装结构，其特征在于，所述封装盖板的组成材料与所述半导体衬底的组成材料相同；
所述封装盖板靠近所述半导体衬底的表面上加工有至少一个第三被动元件，和/或表贴有至少一个第三射频芯片。
9.根据权利要求8所述的封装结构，其特征在于，所述封装盖板的靠近所述半导体衬底的表面上形成有至少一个第三凹槽，所述第三凹槽中表贴有至少一个所述第三射频芯片。
10.根据权利要求1所述的封装结构，其特征在于，所述封装盖板的靠近所述半导体衬底的表面上形成有第四凹槽。
CN201710185163.5A 2017-03-25 2017-03-25 一种射频芯片封装结构 Active CN106952886B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710185163.5A CN106952886B (zh) 2017-03-25 2017-03-25 一种射频芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710185163.5A CN106952886B (zh) 2017-03-25 2017-03-25 一种射频芯片封装结构

Publications (2)

Publication Number Publication Date
CN106952886A true CN106952886A (zh) 2017-07-14
CN106952886B CN106952886B (zh) 2019-08-09

Family

ID=59473068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710185163.5A Active CN106952886B (zh) 2017-03-25 2017-03-25 一种射频芯片封装结构

Country Status (1)

Country Link
CN (1) CN106952886B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978593A (zh) * 2017-12-26 2018-05-01 深圳铨力半导体有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法
WO2023273808A1 (zh) * 2021-06-29 2023-01-05 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303184A (ja) * 2004-04-15 2005-10-27 Renesas Technology Corp 半導体モジュール
CN101110404A (zh) * 2001-02-06 2008-01-23 株式会社日立制作所 混合集成电路器件及其制造方法和电子装置
CN101578697A (zh) * 2007-03-14 2009-11-11 三菱电机株式会社 高频封装件
CN102056448A (zh) * 2009-11-04 2011-05-11 环旭电子股份有限公司 电子模组
CN102324416A (zh) * 2010-09-16 2012-01-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110404A (zh) * 2001-02-06 2008-01-23 株式会社日立制作所 混合集成电路器件及其制造方法和电子装置
JP2005303184A (ja) * 2004-04-15 2005-10-27 Renesas Technology Corp 半導体モジュール
CN101578697A (zh) * 2007-03-14 2009-11-11 三菱电机株式会社 高频封装件
CN102056448A (zh) * 2009-11-04 2011-05-11 环旭电子股份有限公司 电子模组
CN102324416A (zh) * 2010-09-16 2012-01-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978593A (zh) * 2017-12-26 2018-05-01 深圳铨力半导体有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法
CN107978593B (zh) * 2017-12-26 2024-02-20 华进半导体封装先导技术研发中心有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法
WO2023273808A1 (zh) * 2021-06-29 2023-01-05 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Also Published As

Publication number Publication date
CN106952886B (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
US20200328191A1 (en) Stacked package structure and stacked packaging method for chip
CN106129020B (zh) 半导体封装结构
CN108807297B (zh) 电子封装件及其制法
TWI655719B (zh) 電子模組
US10510693B2 (en) Semiconductor package structure
CN108352361A (zh) 用于干扰屏蔽的引线接合线
CN105529317B (zh) 嵌入式封装装置
US9799722B1 (en) Inductive component and package structure thereof
CN102159054B (zh) 电子封装结构
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
EP3120674B1 (en) Face-up substrate integration with solder ball connection in semiconductor package
EP3147942A1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN106952886B (zh) 一种射频芯片封装结构
US10433424B2 (en) Electronic module and the fabrication method thereof
US20080179722A1 (en) Electronic package structure
CN113113397A (zh) 半导体结构
CN102157402A (zh) 系统级封装方法
CN110943071B (zh) 线路化电容结构
CN108461483B (zh) 一种嵌入式电容转接板封装结构及制造方法
CN108231337A (zh) 电子模块
US20140151892A1 (en) Three dimensional through-silicon via construction
US10991656B2 (en) Semiconductor device package
CN104282664B (zh) 具有屏蔽结构的半导体装置
CN207068837U (zh) 共用电极半导体封装结构
CN106449607B (zh) 一种mim电容器结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant