CN215578514U - 具有顶面散热的封装结构的电子装置 - Google Patents

具有顶面散热的封装结构的电子装置 Download PDF

Info

Publication number
CN215578514U
CN215578514U CN202122101537.5U CN202122101537U CN215578514U CN 215578514 U CN215578514 U CN 215578514U CN 202122101537 U CN202122101537 U CN 202122101537U CN 215578514 U CN215578514 U CN 215578514U
Authority
CN
China
Prior art keywords
package
electronic device
horizontal direction
electrical connection
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122101537.5U
Other languages
English (en)
Inventor
洪建中
朱国廷
李传英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hanxinzuo Technology Development Co ltd
Original Assignee
Shanghai Hanxinzuo Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hanxinzuo Technology Development Co ltd filed Critical Shanghai Hanxinzuo Technology Development Co ltd
Priority to CN202122101537.5U priority Critical patent/CN215578514U/zh
Application granted granted Critical
Publication of CN215578514U publication Critical patent/CN215578514U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型涉及具有顶面散热的封装结构的电子装置，电子装置包括一半导体元件、一封装体、一第一电连接部与一第二电连接部，该半导体元件包括至少一第一电极与一第二电极，该第一电连接部电性连接至该第一电极且包括一埋入部及一露出于该封装体外的露出部，该第二电连接部包括一电连接片及一弯折部，该电连接片具有一电性接触该第二电极的电连接面及一裸露于该封装体外的散热面，该弯折部自该电连接片从该封装体的一顶侧朝一底侧延伸，通过该电连接片裸露于该封装体外的散热面可增加散热能力，满足电子装置高功率使用下的散热需求。

Description

具有顶面散热的封装结构的电子装置
技术领域
本实用新型涉及电子装置，具体涉及具有高散热能力的封装结构的电子装置。
背景技术
半导体的封装工艺为利用一封装材料包覆一半导体元件，并利用接点裸露于该封装材料外的多个电连接件分别连接该半导体元件的多个电极，该封装材料可以保护该半导体元件避免外力的破坏。
因应高功率元件的散热需求，在封装时必须特别考虑散热效率。如中国台湾新型专利公告第M606602号，公开“大功率积体电路晶片封装装置”，其将至少十个引脚中的至少四个相邻引脚连接在一起并被加宽以形成加宽引脚，并且加宽引脚与载片台相连接，形成大功率积体电路晶片与外界环境的散热通道，其利用增加散热通道体积的方式来增加散热效果。
然而，合并引脚的方式，会限制了引脚的数量，且需要考虑固晶于PCB板上的电路设计的合理性，换言之，其不适用于需要较多引脚的元件。且利用引脚作为散热结构，引脚的位置为直接接触PCB板，其散热空间狭小，易有散热不良而产生高温而有导致引脚烧毁的风险。此现有技术整体所能增加的散热效果其实相当的有限，而难以满足电子装置高功率使用下的散热需求。
实用新型内容
本实用新型的主要目的在于提供一种具有顶面散热的封装结构的电子装置，可增加散热面积而满足高功率元件的散热需求。
在一实施方式中，本实用新型提供一种具有顶面散热的封装结构的电子装置，包括：一半导体元件，包括一第一表面以及相对该第一表面的第二表面，该第一表面具有至少一第一电极，该第二表面具有一第二电极；一封装体，包覆该半导体元件，该封装体具有一靠近该第一表面的底侧与靠近该第二表面的顶侧；第一电连接部，电性连接至该第一电极，该第一电连接部包括一耦接至该第一电极且位于该封装体内的埋入部以及一从该埋入部朝该封装体的该底侧延伸而裸露于该封装体外的露出部；以及第二电连接部，连接于该半导体元件的该第二表面，该第二电连接部包括一电连接片以及一弯折部，该电连接片具有一朝向并接触该半导体元件而电性连接至该第二电极的电连接面以及一裸露于该封装体的该顶侧的散热面，该弯折部自该电连接片从该封装体的该顶侧朝该底侧延伸。
优选地，该电连接片沿一第一水平方向经由一连接部而和该弯折部电性连接，该弯折部包括一第一侧臂及一与该第一侧臂对称的第二侧臂，该第一侧臂及该第二侧臂分别包括一第一延伸段、一直立段以及一第二延伸段，该第一延伸段彼此远离地沿一第二水平方向朝外突出，该直立段分别从该第一延伸段朝下地延伸，该第二延伸段分别从该直立段彼此远离地沿该第二水平方向朝外突出。
优选地，该第一水平方向与该第二水平方向相互垂直。
优选地，该封装体的该底侧贴附于一电路板。
而在另一实施方式中，本实用新型提供一种具有顶面散热的封装结构的电子装置，其特征在于，该电子装置包括：金属氧化物半导体场效应晶体管元件，包括一底面以及一相对该底面的顶面，该顶面具有一源极区域及至少一栅极区域，该底面具有一漏极区域；封装体，包覆该金属氧化物半导体场效应晶体管元件，该封装体具有一靠近该底面的顶侧以及一靠近该顶面的底侧；多个第一电连接件，电性连接至该源极区域及该栅极区域，该个第一电连接件分别包括一耦接至该源极区域及该栅极区域且位于该封装体内的埋入部以及一从该埋入部朝该封装体的该底侧延伸而裸露于该封装体外的露出部；以及第二电连接件，设置于该封装体的该顶侧，该第二电连接件包括一电连接片以及一弯折部，该电连接片具有一朝向该金属氧化物半导体场效应晶体管元件而电性连接至该漏极区域的电连接面以及一裸露于该封装体的该顶侧的散热面，该弯折部自该电连接片从该封装体的该顶侧朝该底侧延伸。
优选地，该电连接片沿一第一水平方向经由一连接部而和该弯折部电性连接，该弯折部包括一第一侧臂及一与该第一侧臂对称的第二侧臂，该第一侧臂及该第二侧臂分别包括一第一延伸段、一直立段以及一第二延伸段，该第一延伸段彼此远离地沿一第二水平方向朝外突出，该直立段分别从该第一延伸段朝下地延伸，该第二延伸段分别从该直立段彼此远离地沿该第二水平方向朝外突出。
优选地，该第一水平方向与该第二水平方向相互垂直。
优选地，该封装体的该底侧贴附于一电路板。
附图说明
图1，是本实用新型一实施例未封装的俯视结构示意图。
图2，是本实用新型一实施例未封装的底视结构示意图。
图3，是本实用新型一实施例的立体结构示意图。
图4，是本实用新型一实施例另一角度的立体结构示意图。
具体实施方式
有关本公开的详细说明及技术内容，现就配合图式说明如下：
请参阅图1、图2、图3以及图4所示，本实用新型为一种具有顶面散热的封装结构的电子装置，图1、图2分别为该电子装置封装前的俯视及底视示意图，图3、图4分别为该电子装置封装后在不同视角的立体示意图，该电子装置包括一半导体元件10、一导线架20及一封装体30。本实施例中，该半导体元件10是一半导体裸晶，且以金属氧化物半导体场效应晶体管举例说明。
该导线架20用以承载和固定该半导体元件10，该半导体元件10具有一底面11以及一顶面12，该顶面12相对该底面11，该顶面12为一第一表面，该顶面12具有至少一第一电极。该封装体30具有一底侧31与一顶侧32，该顶侧32靠近底面11，该底侧31靠近该顶面12。该第一电极为一源极区域120及至少一栅极区域121，该底面11为一第二表面，该底面11具有至少一第二电极，该第二电极为一漏极区域110。该导线架20包括一第一部分21以及一第二部分22，该第一部分21及该第二部分22彼此分离且相隔。本实施例中，该底面11及该顶面12的空间关系是基于该导线架20朝下设置的方位，换言之，在未进行封装前，该半导体元件10是以该顶面12朝上设置，而该底面11朝下设置且接触该导线架20。
该导线架20的该第一部分21作为该电子装置的一第一电连接部，该第一电连接部为电性连接至该源极区域120及该栅极区域121，该第一电连接部包含多个源极电连接件210与多个栅极电连接件211，该多个源极电连接件210与该多个栅极电连接件211分别包括一埋入部210a、211a与一露出部210b、211b，该多个源极电连接件210与该多个栅极电连接件211的该埋入部210a、211a分别耦接至该源极区域120及该栅极区域121且位于该封装体30内。在一实施例中，该埋入部210a、211a与该源极区域120及该栅极区域121之间是通过多个打线金属40、41而电性连接，该打线金属40、41的两端分别焊接至该埋入部210a、211a与该源极区域120及该栅极区域121。该露出部210b、211b从该埋入部210a、211a朝该封装体30的该底侧31延伸而裸露于该封装体30外，进一步来说，该露出部210b、211b从该封装体30的一侧边延伸至对齐该封装体30的该底侧31的一平面，该露出部210b、211b是作为该源极区域120及该栅极区域121的接脚使用。
在封装时，将该半导体元件10连同该导线架20倒置而使该半导体元件10的该顶面12朝下设置，该底面11朝上设置(该导线架20朝上)。该封装体30具有一底侧31与一顶侧32，该顶侧32靠近底面11，该底侧31靠近该顶面12，而该封装体20的材料一般为选自环氧树脂、环氧塑封料、硅胶、有机硅塑料等等。本实施例中，该封装体30完全地包覆该半导体元件10，且部分地包覆该导线架20。进一步来说，该导线架20的该第一部分21的该埋入部210a、211a被该封装体30包覆，该导线架20的该第二部分22则露出于该封装体30之外。
该导线架20的该第二部分22作为该电子装置的一第二电连接部，该第二电连接部包括一本体220、一弯折部221以及一连接部222，该本体220是一电连接片，该本体220呈一矩形片状且具有一电连接面220a与一相对该电连接面220a的散热面220b，该电连接面220a接触该半导体元件10而电性连接至该漏极区域110，而该散热面220b裸露于该封装体30的该顶侧32。
该连接部222从该本体220的一侧沿着一第一水平方向X延伸并连接至该弯折部221，该弯折部221包括一第一侧臂223以及一与该第一侧臂223对称的第二侧臂224，该第一侧臂223以及该第二侧臂224分别包括一第一延伸段223a、224a、一直立段223b、224b以及一第二延伸段223c、224c。该第一延伸段223a、224a分别反向地朝外沿着一第二水平方向Y延伸且突出，优选地该第一水平方向X与该第二水平方向Y相互垂直，该直立段223b、224b分别从该第一延伸段223a、224a朝下地延伸(即朝该底侧31)，该第二延伸段223c、224c分别从该直立段223b、224b反向地朝外沿该第二水平方向Y突出，该第二延伸段223c、224c对齐该封装体30的该底侧31的该平面，换言之，该第二延伸段223c、224c与该露出部210b、211b处于同一平面，该弯折部221作为该漏极区域110的接脚使用。
对于一般的垂直式金属氧化物半导体场效应晶体管来说，漏极位于底侧，而源极及栅极共同地位于顶侧(根据晶体管设置于电路板的方位)。漏极的面积较大，通常具有散热上的问题。本实用新型通过该第二电连接部的弯折结构设计，让晶体管能反向地设置在电路板上，而该封装体的该底侧贴附于电路板上。也就是说，晶体管相对封装体倒置，而使晶体管的底面的漏极能朝上设置而靠近封装体的顶侧，晶体管的顶面的源极及栅极能共同地朝下设置而靠近封装体的底侧，并搭配设置在弯折结构。
该电连接片作为散热片，除了提供信号传输路径之外，也利用大面积的设计增加散热效率。该散热面裸露于该封装体的该顶侧，因而有充裕的空间加大面积并进行散热，可增加散热能力，从而满足电子装置高功率使用下的散热需求。

Claims (8)

1.一种具有顶面散热的封装结构的电子装置，其特征在于，该电子装置包括：
一半导体元件，包括一第一表面以及一相对该第一表面的第二表面，该第一表面具有至少一第一电极，该第二表面具有一第二电极；
一封装体，包覆该半导体元件，该封装体具有一靠近该第一表面的底侧以及一靠近该第二表面的顶侧；
一第一电连接部，电性连接至该第一电极，该第一电连接部包括一耦接至该第一电极且位于该封装体内的埋入部以及一从该埋入部朝该封装体的该底侧延伸而裸露于该封装体外的露出部；以及
一第二电连接部，连接于该半导体元件的该第二表面，该第二电连接部包括一电连接片以及一弯折部，该电连接片具有一朝向并接触该半导体元件而电性连接至该第二电极的电连接面以及一裸露于该封装体的该顶侧的散热面，该弯折部自该电连接片从该封装体的该顶侧朝该底侧延伸。
2.根据权利要求1所述的电子装置，其特征在于，该电连接片沿一第一水平方向经由一连接部而和该弯折部电性连接，该弯折部包括一第一侧臂及一与该第一侧臂对称的第二侧臂，该第一侧臂及该第二侧臂分别包括一第一延伸段、一直立段以及一第二延伸段，该第一延伸段彼此远离地沿一第二水平方向朝外突出，该直立段分别从该第一延伸段朝下地延伸，该第二延伸段分别从该直立段彼此远离地沿该第二水平方向朝外突出。
3.根据权利要求2所述的电子装置，其特征在于，该第一水平方向与该第二水平方向相互垂直。
4.根据权利要求1所述的电子装置，其特征在于，该封装体的该底侧贴附于一电路板。
5.一种具有顶面散热的封装结构的电子装置，其特征在于，该电子装置包括：
一金属氧化物半导体场效应晶体管元件，包括一底面以及一相对该底面的顶面，该顶面具有一源极区域及至少一栅极区域，该底面具有一漏极区域；
一封装体，包覆该金属氧化物半导体场效应晶体管元件，该封装体具有一靠近该底面的顶侧以及一靠近该顶面的底侧；
多个第一电连接件，电性连接至该源极区域及该栅极区域，该个第一电连接件分别包括一耦接至该源极区域及该栅极区域且位于该封装体内的埋入部以及一从该埋入部朝该封装体的该底侧延伸而裸露于该封装体外的露出部；以及
一第二电连接件，设置于该封装体的该顶侧，该第二电连接件包括一电连接片以及一弯折部，该电连接片具有一朝向该金属氧化物半导体场效应晶体管元件而电性连接至该漏极区域的电连接面以及一裸露于该封装体的该顶侧的散热面，该弯折部自该电连接片从该封装体的该顶侧朝该底侧延伸。
6.根据权利要求5所述的电子装置，其特征在于，该电连接片沿一第一水平方向经由一连接部而和该弯折部电性连接，该弯折部包括一第一侧臂及一与该第一侧臂对称的第二侧臂，该第一侧臂及该第二侧臂分别包括一第一延伸段、一直立段以及一第二延伸段，该第一延伸段彼此远离地沿一第二水平方向朝外突出，该直立段分别从该第一延伸段朝下地延伸，该第二延伸段分别从该直立段彼此远离地沿该第二水平方向朝外突出。
7.根据权利要求6所述的电子装置，其特征在于，该第一水平方向与该第二水平方向相互垂直。
8.根据权利要求5所述的电子装置，其特征在于，该封装体的该底侧贴附于一电路板。
CN202122101537.5U 2021-09-01 2021-09-01 具有顶面散热的封装结构的电子装置 Active CN215578514U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122101537.5U CN215578514U (zh) 2021-09-01 2021-09-01 具有顶面散热的封装结构的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122101537.5U CN215578514U (zh) 2021-09-01 2021-09-01 具有顶面散热的封装结构的电子装置

Publications (1)

Publication Number Publication Date
CN215578514U true CN215578514U (zh) 2022-01-18

Family

ID=79845793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122101537.5U Active CN215578514U (zh) 2021-09-01 2021-09-01 具有顶面散热的封装结构的电子装置

Country Status (1)

Country Link
CN (1) CN215578514U (zh)

Similar Documents

Publication Publication Date Title
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
US7208818B2 (en) Power semiconductor package
JP5149178B2 (ja) 熱放散が高められたパッケージ化集積回路
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
EP0774782A2 (en) Semiconductor power module
US20130105974A1 (en) Semiconductor package featuring flip-chip die sandwiched between metal layers
US7633140B2 (en) Inverted J-lead for power devices
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
CN101971332A (zh) 包括嵌入倒装芯片的半导体管芯封装
KR20160033870A (ko) 클립 구조체를 이용한 반도체 패키지
CN214043635U (zh) 一种智能功率模块及电力电子设备
CN108155172B (zh) 集成电路封装
US9666557B2 (en) Small footprint semiconductor package
US5146310A (en) Thermally enhanced leadframe
KR100598652B1 (ko) 반도체장치
KR100649869B1 (ko) 반도체 패키지
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
US7310224B2 (en) Electronic apparatus with thermal module
CN215578514U (zh) 具有顶面散热的封装结构的电子装置
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
CN107749408B (zh) 一种弹性导热件露出封装结构
CN111834238A (zh) 一种采用凸块与倒装的大功率半导体器件封装方法
CN216624253U (zh) 一种lqfp封装芯片
WO2007143730A2 (en) Semiconductor device with high current performance packaging
JP2690248B2 (ja) 表面実装型半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant