CN100378934C - 倒装芯片四方扁平无引脚封装方法 - Google Patents

倒装芯片四方扁平无引脚封装方法 Download PDF

Info

Publication number
CN100378934C
CN100378934C CNB200580003941XA CN200580003941A CN100378934C CN 100378934 C CN100378934 C CN 100378934C CN B200580003941X A CNB200580003941X A CN B200580003941XA CN 200580003941 A CN200580003941 A CN 200580003941A CN 100378934 C CN100378934 C CN 100378934C
Authority
CN
China
Prior art keywords
lead
lead frame
integrated circuit
leadframe
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200580003941XA
Other languages
English (en)
Other versions
CN1914719A (zh
Inventor
萧喜铭
周伟煌
贺青春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1914719A publication Critical patent/CN1914719A/zh
Application granted granted Critical
Publication of CN100378934C publication Critical patent/CN100378934C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体装置(10)包括：第一引线框(18)，具有限定空腔(22)的周界(20)、和从周界向内延伸的引线(14)；和第二引线框(32)，具有顶表面和底表面、和围绕小片接收区域(36)的小片焊盘。集成电路(12)放置在第二引线框的小片接收区域内。集成电路具有位于其顶表面的周缘部分上的焊垫(44)。第二引线框和集成电路与第一引线框处于面对关系，从而第一引线框的引线电气连接到焊垫的相应焊垫上。塑封材料(50)注入在第一和第二引线框之间，并且覆盖第二引线框顶表面和集成电路的第一表面的中央区域。至少露出引线的底表面。

Description

倒装芯片四方扁平无引脚封装方法
技术领域
本发明涉及集成电路和封装集成电路，并且更具体地说，涉及一种使用两个分离的引线框形成的封装集成电路。
背景技术
集成电路(IC)小片是一种在诸如硅晶片之类的半导体晶片上形成的小装置。引线框是通常包括焊盘的金属框，该焊盘支撑已经从晶片上切割下来的集成电路小片。引线框具有提供外部电气连接的引线指状物。也就是说，小片附接到小片焊盘上，并且然后把小片的焊垫通过引线接合或倒装焊凸起连接到引线指状物，以提供外部电气连接。用保护材料封装小片和引线接合点或倒装焊凸起来形成一个封装。根据封装类型，所述外部电气连接可以保持不变，例如在薄型小尺寸封装(TSOP)中，或者被进一步加工，例如通过连接球形焊球用于球栅阵列封装(BGA)。这些端点使得小片与其它电路电连接，例如在印刷电路板上。
发明内容
封装集成电路的使用很广泛。而且，由于电子装置的尺寸和成本，所以一直要求封装集成电路小而且成本低。此外，对于大带宽RF装置和高操作频率装置，有对于在集成电路封装内更短电气路径的要求。倒装晶片接合可代替传统的引线接合互连。因而，希望提供一种倒装晶片互连封装集成电路的便宜方法。也希望，具有一种减小这样的封装集成电路的尺寸的方法。
附图说明
当联系附图阅读时，将更好地理解本发明的优选实施例的如下详细描述。为了说明本发明的目的，在附图中表示有当前优选的实施例。然而，应该理解，本发明不限于表示的精确布置和设施。在附图中：
图1是按照本发明实施例的一种封装半导体装置的俯视透视图；
图2是图1的封装半导体装置的仰视透视图；
图3是按照本发明实施例的第一引线框面板的一部分的放大俯视平面图；
图4是粘贴到图3的第一引线框面板上的第一带条的透视图；
图5是按照本发明实施例的第二引线框面板的一部分的放大俯视平面图；
图6是粘贴到图5的第二引线框面板上的第二带条的透视图；
图7是放置在图5的第二引线框面板的小片接收区域中的集成电路小片的透视图；
图8是按照本发明实施例插入在图5的第二引线框面板的孔中的导向销的透视图；
图9是按照本发明实施例堆叠第一和第二引线框面板的放大横截面图；
图10是放大横截面图，表明按照本发明实施例的模压步骤；
图11是按照本发明实施例的第一和第二引线框面板之一的一部分的放大透视图；
图12是透视图，表明按照本发明实施例的去带条过程；
图13是透视图，表明按照本发明实施例的切割过程；
图14是图1的半导体装置的放大横截面图；及
图15是按照本发明实施例的图3的引线框面板的第一引线框的引线指状物的放大俯视平面图。
具体实施方式
下面联系附图进行的详细描述打算作为本发明当前优选实施例的描述，并且不打算代表其中可以实施本发明的唯一形式。要理解，相同或等效功能可以由不同实施例实现，这些不同实施例打算包括在本发明的精神和范围内。如由本领域的普通技术人员理解的那样，本发明可应用于各种封装和封装类型。
在附图中的某些特征为了说明容易已经被放大，并且图和元件不必按适当比例。而且，本发明表示成在四方扁平无引角(QFN)型封装中实施。然而，本领域的普通技术人员容易理解本发明的细节，并且本发明适用于其它封装类型。在附图中，类似附图标记自始至终用来指示类似元件。
本发明是用两个分离引线框制成的半导体装置。该装置具有第一引线框，该第一引线框具有限定空腔的周界、和从周界向内延伸的多根引线。第二引线框具有顶表面和底表面、和围绕小片接收区域的小片焊盘。集成电路布置在第二引线框的小片接收区域内。集成电路具有位于其第一表面的周缘部分上的多个焊垫。第一引线框和第二引线框处于面对关系，从而第一引线框的引线电气连接到集成电路的焊垫的相应焊垫上。塑封材料被注入在第一和第二引线框之间，并且覆盖第二引线框顶表面和集成电路的第一表面的中央区域。至少露出引线的底表面。
本发明还提供一种封装半导体装置的方法，该方法包括以下步骤：
提供第一引线框，该第一引线框具有限定空腔的周界和从周界向内延伸的多根引线，其中，第一引线框具有第一侧和第二侧；
把第一带条粘贴到第一引线框的第一侧上；
提供具有小片焊盘的第二引线框，小片焊盘具有小片接收区域，第二引线框具有顶表面和底表面；
把第二带条粘贴到第二引线框的底表面上；
把集成电路附接到小片焊盘的小片接收区域上，集成电路具有顶表面和底表面，该顶表面具有绕其周界的多个焊垫，其中，如果小片接收区域是空腔，那么集成电路的底表面附接到在小片焊盘内部的第二带条上；
把第二引线框堆叠在第一引线框上，从而多个集成电路焊垫电气接触第一引线框的多根引线的相应引线；
至少在第二引线框的顶表面、集成电路的顶表面、及电气接点上形成塑封材料；及
从第一和第二引线框移除第一和第二带条，从而露出第一引线框的第一侧和第二引线框的底表面。
本发明还提供一种封装多个半导体装置的方法，该方法包括以下步骤：
提供第一引线框面板，第一引线框面板具有多个第一引线框，第一引线框的每一个具有限定空腔的周界和从周界向内延伸的多根引线，其中，第一引线框面板具有第一侧和第二侧；
把第一带条粘贴到第一引线框面板的第一侧上；
提供第二引线框面板，第二引线框面板包括多个第二引线框，第二引线框的每一个包括具有小片接收区域的小片焊盘，其中，第二引线框面板具有顶表面和底表面；
把第二带条粘贴到第二引线框面板的底表面上；
把多个集成电路放置在第二引线框面板的第二引线框的小片焊盘的小片接收区域的相应小片接收区域内，集成电路的每一个具有顶表面和底表面，该顶表面具有绕其周界的多个焊垫，其中，集成电路的底表面附接到第二带条上；
把第一和第二引线框面板以面对关系放置，从而集成电路的焊垫接触第一引线框的引线的相应引线，由此电气连接集成电路和第一引线框；
在第一和第二引线框面板之间形成塑封材料，从而塑封材料至少覆盖第二引线框面板的顶表面、集成电路的顶表面、及电气连接；
从第一和第二引线框面板移除第一和第二带条，从而露出第一引线框面板的第一侧和第二引线框面板的底表面；及
进行单一化操作，该单一化操作把多个第一和第二引线框与引线框面板相分离并且分离成各个封装装置。
现在参照图1和2，表示按照本发明的一种封装半导体装置10的实施例的放大俯视和仰视透视图。在表示的实施例中，封装装置10容纳具有暴露表面的集成电路12(图1)。集成电路12可以是对于本领域的技术人员已知的类型的，如在硅晶片上形成并且由其切成的电路。典型电路(小片)的尺寸范围可以从2mm×2mm至12mm×12mm，并且具有范围从约3密耳至约21密耳的厚度。封装装置10称作QFN封装，并且尺寸范围可以从约3×3mm至约12×12mm。然而，本领域的普通技本人员将理解，电路和封装尺寸可以改变，并且封装装置的形状也可以改变。
集成电路12可以经在封装装置10的底表面和侧表面上暴露的引线14连接到其它电路或装置上。在图1中表示的实施例中，露出集成电路12的底表面。图2表示封装装置10的底侧。在底侧上，在表示的实施例中，露出接地平面15。然而，如在下面更详细讨论的那样，接地平面15是选择性的。在可选择实施例中，在底侧上，仅露出引线14。
现在参照图3，表示第一引线框面板16的一部分的放大俯视平面图。第一引线框面板16包括用第一连接杆20连接在一起的多个第一引线框18。在表示的实施例中，第一引线框面板16包括第一引线框18的3×3矩阵。然而，第一引线框面板16可以具有更多或更少的第一引线框18。第一引线框18的每一个具有限定空腔22的周界(即，第一连接杆20)、和从周界向内延伸的多根引线14。空腔22以虚线表示。表示的实施例包括接地平面15，该接地平面15布置在空腔22内。接地平面15提供用于集成电路12的公共电气接地。接地平面15也提供可焊接区域，该可焊接区域进一步提高板水平钎焊强度。如以前讨论的那样，接地平面15是选择性特征。第一引线框的尺寸和形状、以及引线14的数量基于集成电路12的焊垫的尺寸、形状及数量而确定。尽管引线14表示成一般具有相同的长度和粗度，但引线14可以改变长度和宽度。例如，用于电源和接地的引线可以比信号引线更宽。
第一引线框面板16具有第一和第二侧。在图3中，表示第一侧。第一引线框面板16也包括沿其周界布置的多个隔开第一孔24。第一引线框面板16优选地由金属或金属合金形成，并且具有第一预定厚度。例如，第一引线框面板16可以包括铜，并且通过由本领域技术人员所已知的切削、冲压或蚀刻而形成。在当前优选实施例中，第一引线框面板16由预镀有锡的铜形成。
图4表示具有第一引线框18的三个5×5矩阵的另一种第一引线框面板17。否则，第一引线框面板17与第一引线框面板16相同。在形成封装装置10时，第一引线框面板17(或16)具有粘贴到其第一侧上的第一带条26。第一带条26是对于本领域的技术人员已知的、典型地用在可承受高温的半导体封装操作中的类型。第一带条26在允许它粘合到第一引线框面板17上的一侧上具有粘合剂或胶。
图5是按照本发明的第二引线框面板30的一部分的放大俯视平面图。第二引线框面板30包括多个第二引线框32。图5表示包括第二引线框32的3×3矩阵的第二引线框面板30。然而，第二引线框面板30可以包括多个各种尺寸矩阵，并且不限于3×3。第二引线框32用第二连接杆34连接在一起。第二引线框32的每一个包括围绕空腔或小片接收区域36的小片焊盘。第二引线框32也具有第一和第二表面或顶表面和底表面及第二厚度。小片接收区域36定尺寸和形状成接收集成电路12。因而，如果集成电路12是矩形形状的，那么优选的是，小片接收区域36也是矩形形状的。小片接收区域36可以稍大于集成电路12。如图1中所示，集成电路12适合地配合在小片接收区域36内。如由本领域的技术人员理解的那样，集成电路12可以使用可买到的小片放置设备放置在小片接收区域36内。尽管第二引线框32具有用来接收集成电路12的空腔，但第二引线框32可具有实心小片焊盘区域，从而集成电路12放置在(并且附接到)小片焊盘上。像第一引线框面板16那样，第二引线框面板30也包括沿其周界布置的多个隔开、第二孔38。孔38可以由诸如打孔之类的任何适当方法形成。如下面更详细讨论的那样，当第一和第二引线框面板16和30堆叠时，第一孔24与第二孔38排成一行。
图6表示具有第二引线框32的三个5×5矩阵的一种第二引线框面板31。否则，第二引线框面板31与第二引线框面板30(图5)相同。在形成封装装置10时，第二引线框面板31(或30)具有粘贴到其底侧上的第二带条40。第二带条40，像第一带条26，具有对于本领域的技术人员已知的、典型地用在可承受高温的半导体封装操作中的类型。第二带条40在允许它粘合到第二引线框面板31上的一侧上具有粘合剂或胶。第二带条40保护第二引线框面板30或31的底表面免于模压树脂流出(下面描述)。在优选实施例中，第二带条40也把集成电路12保持在第二引线框32的小片接收区域36内。
像第一引线框面板16，第二引线框面板30优选地由金属或金属合金形成，并且可以通过由本领域的技术人员已知的切削、冲压或蚀刻形成。对于更复杂和更高密度的引线框，化学蚀刻方法是优选的。如由本领域的技术人员理解的那样，蚀刻方法使用人工制品掩模来限定引线框的详细图案，并且然后蚀刻掉金属的未掩蔽部分。镀敷掩模用来掩蔽非镀敷区，如果有的话，并且然后未掩蔽部分借助于镀敷过程镀敷有金属层。冲洗和清洗步骤在过程之间进行。这样的掩蔽、蚀刻、镀敷、冲洗及清洗过程对于本领域的技术人员是熟知的。
图7表示把集成电路12放置在第二引线框32的小片接收区域36中的步骤。如果小片接收区域36是空腔，那么集成电路12放置在空腔内，在该处它粘附到第二带40的表面上。也就是说，集成电路12的底表面粘附到第二带40的胶或粘合剂上。如果小片接收区域36是在第二引线框32内的位置，但不是空腔(即，实心小片焊盘)，那么粘合剂或小片附加材料用来把集成电路12固定到第二引线框32的小片焊盘上。集成电路12具有粘附到第二带40或小片焊盘上的第一侧或底侧、和具有绕其周界隔开的多个焊垫的第二侧或顶侧。如以前讨论的那样，当前适用的拾起和放置设备能够把集成电路放置在预定位置中。
在第二引线框面板31上组装有集成电路12之后，第一和第二引线框面板17和31以面对关系放置，从而集成电路12的焊垫接触第一引线框18的引线14的相应引线，从而焊垫与引线14进行电气连接。图8表示有导向销42插入在第二孔38中的第二引线框面板32。导向销42将延伸到第一引线框面板17的第一孔24中，并且帮助把第一和第二引线框面板17和31彼此精确地对准。
现在参照图9和10，第一和第二引线框面板17和31以面对关系放置，从而集成电路12的焊垫接触第一引线框18的引线14的相应引线，由此电气连接集成电路12和第一引线框18。图9是上下彼此对准的第一和第二引线框面板17和31的放大横截面图，从而在集成电路12的顶表面上的焊垫将接触第一引线框18的引线14。图10是在模压或封装过程之前在集成电路12已经放置成与第一引线框18的对应一个接触并且放置在模中之后集成电路12之一的放大横截面图，导向销42延伸穿过第一和第二引线框面板17和31中的第一和第二孔24和38，从而保证面板的准确对准。
引线14可以直接接触焊垫44，或者如当前优选的那样，导电球46插入在集成电路12的焊垫44的相应焊垫与第一引线框18的引线14之间。引线14因而经导电球46电气联接到焊垫44上。优选地，在以面对关系放置第一和第二引线框面板17和31之前，导电球46附接到焊垫44上。导电球46可以由容易传导电信号的任何材料形成。然而，优选的是，导电球46由锡焊料形成。另一种合适的材料是金。导电球46可以经电镀、丝网印刷、或金球接合而附接到焊垫44上。
参照图15，表示从连接杆20之一伸出的引线14的四根的俯视平面图。引线14的每一根优选地包括部分蚀刻部分60、和靠近引线14的远端的蚀刻沟或槽62。蚀刻沟或槽部分62有助于把导电球46与引线14对准和固定。当贴着引线14压紧球46时，引线14的蚀刻部分60允许引线14弯曲或变形。用锡预镀敷第一引线框18促进导电球46的回流，而不用粘贴焊药或焊剂。
在以面对关系放置两个引线框面板17和31之后，如图10中所示，堆叠引线框17和31可以穿过回流炉，从而在引线14上的预镀敷锡将熔化，并且与导电球46形成焊接接合。这是选择性步骤，因为在导电球46与引线14之间的电气连接可在模压或封装步骤期间由塑封材料(例如，下面描述的塑封材料50)固定。
在以面对关系放置两个引线框面板17和31之后，如图10中所示，进行模压操作以便形成在第一与第二引线框面板17与31之间的塑封材料，从而在引线框面板17与31之间注射的塑封材料50至少覆盖第二引线框面板17的顶表面、集成电路12的顶表面、及电气连接。塑封材料50可以包括在封装电子装置中通常使用的塑料。顶部和底部模压件52和54把第一和第二引线框面板17和31压在一起，以保证经导电球46在焊垫44与引线14之间的良好电气连接。如可在图中看到的那样，第一和第二引线框面板17和31彼此电气隔离。
参照图11，引线框面板17和31两个中的一个可以部分蚀刻，以允许在引线框面板17与31之间注射塑封材料50。图11表示部分蚀刻以形成用于塑封材料50的通道56的第二引线框面板31。第一和第二带条26和40防止在模压或封装过程期间树脂或塑封材料流出。
参照图12，在完成模压操作之后，从第一引线框面板17移除第一带条26，并且从第二引线框面板31移除第二带条40。带条26和40可以人工地或借助于目前可买到的自动设备移除。
第一和第二引线框18和32通过进行切割或单一化操作与第一和第二引线框的其它引线框分离，如图13中所示，以形成各个封装装置10。切割和锯切单一化过程在现有技术中是熟知的。图10表示具有虚线70的位置，沿该虚线70切断第一和第二引线框18和32。
图14是完成装置10的放大横截面图。在典型实施例中，封装装置使用集成电路12建造，该集成电路12具有在A处所指示的约11密耳的厚度。第一引线框18具有约8密耳的厚度，如在B处指示的那样，导电球46具有约3密耳的厚度或直径，如在C处指示的那样。三个厚度A、B及C(11+8+3)总计为22密耳。然而，由于在模压操作期间由顶部模和底部模52和54施加在装置10上的压力，装置10具有约20密耳的整体厚度。就是说，机械压缩力作用在引线14上(并且继续作用在其上)。具有部分蚀刻特征60的引线14的部分向下弯曲，并且具有继续推动或按压导电球46靠紧焊垫44的回弹力。这种机械回弹力增强在导电球46、引线14、及焊垫44之间的接合强度。
第一和第二引线框18和32可以具有不同厚度。例如，对于产生大量热的功率电路，第二引线框32可用作散热器，集成电路可以附接到该第二引线框32上(无空腔型小片焊盘)。在这样一种情况下，优选的是，第二厚度大于第一厚度。第一引线框18能较薄以促进锯切单一化。可选择地，如图14中表示的那样，第二引线框32可以比第一引线框18厚。图14也表示接地平面15。集成电路12可以借助于导电球58与接地平面15电气连接，该导电球58具有比导电球46小的直径。
本发明的优选实施例的描述为了说明和描述的目的已经呈现，但不打算穷举本发明或把其限制于公开的形式。本领域的技术人员将认识到，不脱离本发明的宽广发明概念对上述实施例可进行变更。例如，可形成具有多于两部分的引线框，如具有由两个或多个元件部分形成的小片焊盘。因此要理解，本发明不限于公开的具体实施例，而是由附属权利要求书覆盖在本发明的精神和范围内的修改。

Claims (22)

1.一种封装半导体装置的方法，包括步骤：
提供第一引线框，该第一引线框具有限定空腔的周界和从周界向内延伸的多根引线，其中，第一引线框具有第一侧和第二侧；
把第一带条粘贴到第一引线框的第一侧上；
提供具有小片焊盘的第二引线框，小片焊盘具有小片接收区域，第二引线框具有顶表面和底表面；
把第二带条粘贴到第二引线框的底表面上；
把集成电路附接到小片焊盘的小片接收区域，集成电路具有顶表面和底表面，所述集成电路的顶表面具有绕其周界的多个焊垫；
把第二引线框堆叠在第一引线框上，使得所述多个集成电路焊垫电气接触第一引线框的所述多根引线的相应引线；
至少在第二引线框的顶表面、集成电路的顶表面以及电气接点上形成塑封材料；以及
从第一和第二引线框移除第一和第二带条，从而露出第一引线框的第一侧和第二引线框的底表面。
2.根据权利要求1所述的封装半导体装置的方法，还包括把多个导电球插入在集成电路的焊垫的相应焊垫与第一引线框的引线之间的步骤，其中，第一引线框的引线通过导电球接触集成电路的焊垫的相应焊垫。
3.根据权利要求2所述的封装半导体装置的方法，其中，导电球在堆叠步骤之前附接到集成电路焊垫上。
4.根据权利要求3所述的封装半导体装置的方法，其中，部分蚀刻所述第一引线框的多根引线，并且导电球被接纳在引线的已蚀刻部分内。
5.根据权利要求4所述的封装半导体装置的方法，其中，第二引线框压靠第一引线框，从而导电球压靠第一引线框的引线的相应引线，由此弯曲引线并在导电球上引起引线的回弹力，该回弹力增强导电球和引线的接合强度。
6.根据权利要求1所述的封装半导体装置的方法，所述堆叠步骤还包括借助于至少一个导向销和在第一和第二引线框中的至少一个相应导向孔把第一和第二引线框对准。
7.根据权利要求1所述的封装半导体装置的方法，其中，第二引线框的小片焊盘的小片接收区域包括中央空腔；集成电路放置在中央空腔内，从而集成电路的底表面粘附到第二带条上；当第二带条从第二引线框被移除时，露出集成电路的底表面。
8.根据权利要求1所述的封装半导体装置的方法，还包括用锡预镀敷第一引线框的步骤。
9.根据权利要求1所述的封装半导体装置的方法，其中，所述塑封材料形成步骤包括在第一与第二引线框之间注射塑封材料。
10.根据权利要求1所述的封装半导体装置的方法，其中，使第一和第二引线框彼此电气隔离。
11.根据权利要求10所述的封装半导体装置的方法，其中，第一引线框还包括位于与小片接收区域相对应的区域内的接地平面；一个或多个集成电路焊垫电气连接到接地平面上。
12.一种封装多个半导体装置的方法，包括步骤：
提供第一引线框面板，第一引线框面板具有多个第一引线框，第一引线框的每一个具有限定空腔的周界和从周界向内延伸的多根引线，其中，第一引线框面板具有第一和第二侧；
把第一带条粘贴到第一引线框面板的第一侧上；
提供第二引线框面板，第二引线框面板包括多个第二引线框，第二引线框的每一个包括具有小片接收区域的小片焊盘，其中，第二引线框面板具有顶表面和底表面；
把第二带条粘贴到第二引线框面板的底表面上；
把多个集成电路放置在第二引线框面板的第二引线框的小片焊盘的小片接收区域内，集成电路的每一个具有顶表面和底表面，所述集成电路的顶表面具有绕其周界的多个焊垫，其中，集成电路的底表面附接到第二带条上；
把第一和第二引线框面板以面对关系放置，从而集成电路的焊垫接触第一引线框的引线的相应引线，由此电气连接集成电路和第一引线框；
在第一和第二引线框面板之间形成塑封材料，从而塑封材料至少覆盖第二引线框面板的顶表面、集成电路的顶表面以及电气接点；
从第一引线框面板的第一侧和第二引线框面板的底表面移除第一和第二带条，从而露出第一引线框面板的第一侧和第二引线框面板的底表面；以及
进行单一化操作，该单一化操作把多个第一和第二引线框与引线框面板相分离并且分离成各个封装装置。
13.根据权利要求12所述的封装多个半导体装置的方法，还包括把多个导电球插入在集成电路的焊垫的相应焊垫与第一引线框的引线之间的步骤，其中，第一引线框的引线通过导电球接触集成电路的焊垫的相应焊垫。
14.根据权利要求13所述的封装多个半导体装置的方法，其中，导电球在以面对关系放置第一和第二引线框面板之前附接到引线上。
15.根据权利要求14所述的封装多个半导体装置的方法，其中，部分蚀刻第一引线框的多根引线，并且导电球布置在引线的已蚀刻部分内。
16.根据权利要求15所述的封装多个半导体装置的方法，其中，第一和第二引线框彼此压靠，从而导电球压靠引线，由此弯曲引线并在导电球上引起回弹力，所述回弹力增强在引线与导电球之间的接合强度。
17.根据权利要求12所述的封装多个半导体装置的方法，还包括借助于放置在相应导向孔中的一系列导向销把第一和第二引线框面板对准的步骤，该相应导向孔位于第一和第二引线框面板中。
18.根据权利要求12所述的封装多个半导体装置的方法，其中，第一和第二引线框面板由金属或金属合金形成。
19.根据权利要求18所述的封装多个半导体装置的方法，其中，第一和第二引线框面板由铜形成。
20.根据权利要求19所述的封装多个半导体装置的方法，第一引线框面板预镀敷有锡。
21.根据权利要求12所述的封装多个半导体装置的方法，其中，塑封材料形成步骤包括在第一与第二引线框面板之间注射塑封材料。
22.根据权利要求12所述的封装多个半导体装置的方法，其中，第一引线框面板的第一引线框每个均包括位于与小片接收区域相对应的区域内的接地平面；并且一个或多个集成电路焊垫电气连接到所述接地平面。
CNB200580003941XA 2004-01-07 2005-01-03 倒装芯片四方扁平无引脚封装方法 Expired - Fee Related CN100378934C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/752,866 2004-01-07
US10/752,866 US6867072B1 (en) 2004-01-07 2004-01-07 Flipchip QFN package and method therefor

Publications (2)

Publication Number Publication Date
CN1914719A CN1914719A (zh) 2007-02-14
CN100378934C true CN100378934C (zh) 2008-04-02

Family

ID=34274886

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200580003941XA Expired - Fee Related CN100378934C (zh) 2004-01-07 2005-01-03 倒装芯片四方扁平无引脚封装方法

Country Status (6)

Country Link
US (2) US6867072B1 (zh)
JP (1) JP4633740B2 (zh)
KR (1) KR101120733B1 (zh)
CN (1) CN100378934C (zh)
TW (1) TWI348768B (zh)
WO (1) WO2005067526A2 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288833B2 (en) * 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
KR100593739B1 (ko) * 2004-09-09 2006-06-28 삼성전자주식회사 바디-소스 접속을 갖는 모스 전계효과 트랜지스터 및 그제조방법
US8067823B2 (en) * 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
US7880313B2 (en) * 2004-11-17 2011-02-01 Chippac, Inc. Semiconductor flip chip package having substantially non-collapsible spacer
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
KR101146973B1 (ko) * 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
US7250685B2 (en) * 2005-08-09 2007-07-31 Stats Chippac Ltd. Etched leadframe flipchip package system
US8120153B1 (en) 2005-09-16 2012-02-21 University Of Central Florida Research Foundation, Inc. High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module
US8399968B2 (en) * 2005-11-18 2013-03-19 Stats Chippac Ltd. Non-leaded integrated circuit package system
US8288200B2 (en) * 2005-11-30 2012-10-16 Diodes Inc. Semiconductor devices with conductive clips
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7638861B2 (en) * 2005-12-08 2009-12-29 Fairchild Semiconductor Corporation Flip chip MLP with conductive ink
US8120149B2 (en) * 2006-01-24 2012-02-21 Stats Chippac Ltd. Integrated circuit package system
JP2007207921A (ja) * 2006-01-31 2007-08-16 Stanley Electric Co Ltd 表面実装型光半導体デバイスの製造方法
US20070176271A1 (en) * 2006-02-01 2007-08-02 Stats Chippac Ltd. Integrated circuit package system having die-attach pad with elevated bondline thickness
US8003443B2 (en) * 2006-03-10 2011-08-23 Stats Chippac Ltd. Non-leaded integrated circuit package system with multiple ground sites
TW200741902A (en) * 2006-04-17 2007-11-01 Siliconware Precision Industries Co Ltd Semiconductor package and, chip carrier thereof and method for fabricating the same
US7812437B2 (en) * 2006-05-19 2010-10-12 Fairchild Semiconductor Corporation Flip chip MLP with folded heat sink
US20070281397A1 (en) * 2006-05-31 2007-12-06 Wai Yew Lo Method of forming semiconductor packaged device
US8062934B2 (en) * 2006-06-22 2011-11-22 Stats Chippac Ltd. Integrated circuit package system with ground bonds
US20080157302A1 (en) * 2006-12-27 2008-07-03 Lee Seungju Stacked-package quad flat null lead package
WO2008088291A1 (en) * 2007-01-16 2008-07-24 Infineon Technologies Ag Method of semiconductor packaging and/or a semiconductor package
US20080241991A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Gang flipping for flip-chip packaging
CN101308832B (zh) * 2007-05-17 2010-06-16 南茂科技股份有限公司 用于无引线封装的引线框、其封装结构及其制造方法
US20090045491A1 (en) * 2007-08-15 2009-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and leadframe thereof
US7615407B1 (en) * 2008-07-02 2009-11-10 National Semiconductor Corporation Methods and systems for packaging integrated circuits with integrated passive components
TWI383478B (zh) * 2008-09-23 2013-01-21 Radiative semiconductor package and its lead frame and design method
US8252634B2 (en) * 2009-06-19 2012-08-28 Stats Chippac Ltd. Integrated circuit packaging system with a leadframe having radial-segments and method of manufacture thereof
US8400784B2 (en) * 2009-08-10 2013-03-19 Silergy Technology Flip chip package for monolithic switching regulator
US8796843B1 (en) * 2009-08-12 2014-08-05 Element Six Technologies Us Corporation RF and milimeter-wave high-power semiconductor device
JP2011060927A (ja) * 2009-09-09 2011-03-24 Hitachi Ltd 半導体装置
US8421168B2 (en) * 2009-11-17 2013-04-16 Fairchild Semiconductor Corporation Microelectromechanical systems microphone packaging systems
CN102299083B (zh) 2010-06-23 2015-11-25 飞思卡尔半导体公司 薄半导体封装及其制造方法
CN102332440A (zh) * 2010-07-12 2012-01-25 无锡华润安盛科技有限公司 一种倒装引线框及其封装结构
US8476772B2 (en) 2010-09-09 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die
US8304277B2 (en) 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
US20120313234A1 (en) 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof
US9219029B2 (en) * 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8623711B2 (en) 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8766102B2 (en) * 2012-10-29 2014-07-01 Kinsus Interconnect Technology Corp. Chip support board structure
US9070657B2 (en) 2013-10-08 2015-06-30 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
KR102153041B1 (ko) * 2013-12-04 2020-09-07 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
CN103745939B (zh) * 2013-12-05 2017-02-15 通富微电子股份有限公司 封装结构的形成方法
TWI539562B (zh) * 2014-03-31 2016-06-21 Quaternary planar pinless package structure and its manufacturing method
US9082760B2 (en) * 2014-06-16 2015-07-14 Chang Wah Technology Co., Ltd. Dual layered lead frame
JP6679125B2 (ja) * 2016-01-21 2020-04-15 大口マテリアル株式会社 リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法
JP6623489B2 (ja) * 2016-01-29 2019-12-25 大口マテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法
JP2017168703A (ja) * 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
US11018111B2 (en) 2019-05-27 2021-05-25 Texas Instruments Incorporated Wafer level derived flip chip package
US12100678B2 (en) 2019-10-30 2024-09-24 Texas Instruments Incorporated Conductive members for die attach in flip chip packages
US20230110154A1 (en) 2020-03-26 2023-04-13 Rohm Co., Ltd. Semiconductor device
US20230361087A1 (en) * 2022-05-04 2023-11-09 Infineon Technologies Ag Molded power semiconductor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262674A (en) * 1991-02-04 1993-11-16 Motorola, Inc. Chip carrier for an integrated circuit assembly
US5273938A (en) * 1989-09-06 1993-12-28 Motorola, Inc. Method for attaching conductive traces to plural, stacked, encapsulated semiconductor die using a removable transfer film
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
CN1458691A (zh) * 2002-04-26 2003-11-26 半导体元件工业有限责任公司 形成多引线框半导体器件的结构和方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809135A (en) 1986-08-04 1989-02-28 General Electric Company Chip carrier and method of fabrication
JPS6418246A (en) 1987-07-14 1989-01-23 Shinko Electric Ind Co Lead frame for semiconductor device
JP3011510B2 (ja) 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5625235A (en) 1995-06-15 1997-04-29 National Semiconductor Corporation Multichip integrated circuit module with crossed bonding wires
JP4606685B2 (ja) 1997-11-25 2011-01-05 パナソニック株式会社 回路部品内蔵モジュール
US20010052647A1 (en) * 1998-05-07 2001-12-20 3M Innovative Properties Company Laminated integrated circuit package
US6211462B1 (en) 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
JP3461332B2 (ja) 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
JP3542311B2 (ja) 2000-01-28 2004-07-14 株式会社ルネサステクノロジ 半導体装置
US6580165B1 (en) 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
US6593545B1 (en) * 2001-08-13 2003-07-15 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package fabrication method
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273938A (en) * 1989-09-06 1993-12-28 Motorola, Inc. Method for attaching conductive traces to plural, stacked, encapsulated semiconductor die using a removable transfer film
US5262674A (en) * 1991-02-04 1993-11-16 Motorola, Inc. Chip carrier for an integrated circuit assembly
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
CN1458691A (zh) * 2002-04-26 2003-11-26 半导体元件工业有限责任公司 形成多引线框半导体器件的结构和方法

Also Published As

Publication number Publication date
WO2005067526A3 (en) 2005-11-17
WO2005067526A2 (en) 2005-07-28
US6867072B1 (en) 2005-03-15
JP4633740B2 (ja) 2011-02-16
CN1914719A (zh) 2007-02-14
US7112871B2 (en) 2006-09-26
TWI348768B (en) 2011-09-11
KR20060123454A (ko) 2006-12-01
TW200534492A (en) 2005-10-16
KR101120733B1 (ko) 2012-03-23
US20050156291A1 (en) 2005-07-21
JP2007518282A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
CN100378934C (zh) 倒装芯片四方扁平无引脚封装方法
US7205178B2 (en) Land grid array packaged device and method of forming same
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
US6885093B2 (en) Stacked die semiconductor device
US6790710B2 (en) Method of manufacturing an integrated circuit package
US6876066B2 (en) Packaged microelectronic devices and methods of forming same
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
US7378298B2 (en) Method of making stacked die package
CN209785926U (zh) 半导体器件
US7579676B2 (en) Leadless leadframe implemented in a leadframe-based BGA package
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
JPH11204720A (ja) 半導体装置及びその製造方法
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
KR19980015059A (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
US7015591B2 (en) Exposed pad module integrating a passive device therein
CN115985783B (zh) 一种mosfet芯片的封装结构和工艺
US20030214019A1 (en) Packaging system for semiconductor devices
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100356808B1 (ko) 칩 스케일 반도체 패키지
WO2003017328A2 (en) Encapsulated integrated circuit package and method of manufacturing an integrated circuit package
KR19980068171A (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

Termination date: 20180103

CF01 Termination of patent right due to non-payment of annual fee