CN102332440A - 一种倒装引线框及其封装结构 - Google Patents

Abstract

本发明提供一种倒装引线框及其封装结构，属于芯片封装技术领域。该倒装引线框包括与被封装的芯片放置位置对应的第一区域部分，在所述第一区域部分内对应于所述芯片的焊盘位置处、在大致同一平面上设置所述引线框的引脚。该引线框具有结构简单紧凑、成本低、用其形成的封装结构的体积小，尤其能适应大输出电流的芯片封装要求。

Description

一种倒装引线框及其封装结构

技术领域

本发明属于芯片封装技术领域，具体涉及一种引线框，尤其涉及一种倒装(Flipchip，FC)引线框及其封装结构。

背景技术

封装是电子器件制造过程中一个非常重要的步骤，通过封装过程，可以将各种芯片(chip die)直接电路引出，以便于与外部电路电连接。对各种不同的芯片，通常会选择其相适用的封装形式。

一个器件的封装结构通常包括所封装的芯片、引线框以及封装体(通常为塑封体)。其中，引线框用于承载芯片并芯片的外围接口引出形成引脚。现有技术中，对于各种封装形式，例如，SOIC(SmallOutline Integrated Circuit Package，小外形集成电路封装)封装形式、TSOT(Thin Small Outline Package，薄小外形封装)封装形式、TQFN(Thin Quad Flat Non-leaded Package，薄的四边无引线封装)封装形式，通常采用金丝键合连接封装的芯片和引线框。

然而，随着电子技术的发展，越来越多的IC器件被要求以低电压输出大电流，但是，所封装的芯片输出的大电流对互连电阻异常敏感，互连电阻越高，发热越大，损耗明显增加。如果从增加所键合的金丝的直径，显然是代价昂贵的。

有鉴于此，有必要提出一种新型的引线框结构以满足所封装芯片的大输出电流以及低封装成本的要求。

发明内容

本发明要解决的技术问题是，满足芯片的大输出电流以及低封装成本的要求。

为解决以上技术问题，按照本发明的一个方面，提供一种倒装引线框，包括与被封装的芯片放置位置对应的第一区域部分，在所述第一区域部分内对应于所述芯片的焊盘位置处、在大致同一平面上设置所述引线框的引脚。

在本发明的倒装引线框的一个实施例中，其中，所述引脚为内引脚，所述倒装引线框还包括第一区域之外的第二区域部分，所述内引脚由所述第二区域伸展至所述第一区域部分之中。

其中，所述引脚上设置有一个或一个以上用于与所述芯片的焊盘对应直接连接的植球点。

在以上实施例的一个实例中，所述倒装引线框可以为倒装小外形集成电路封装的引线框或者倒装薄小外形封装的引线框。

较佳地，所述第一区域部分的多个内引脚设置为长条状结构。所述长条状结构的多个内引脚相互交叉排列形成交叉指状结构。

在本发明的倒装引线框的又一个实施例中，其中，所述倒装引线框为倒装薄的四边无引线封装的引线框。

较佳地，所述第一引脚呈长指状。

所述引线框的引脚包括设置在所述第一区域部分的边沿的第一引脚，所述第一引脚由所述第一区域的边沿向所述第一区域的中间延伸。所述引线框的引脚还包括设置在所述第一区域部分的中央的第二引脚。

较佳地，所述引线框包括与所述引脚相连接的半刻蚀区，所述半刻蚀区的厚度小于所述引脚的厚度。

按照本发明的又一方面，提供一种倒装引线框阵列，包含多个按行和列排列的以上所述及的任一种倒装引线。

按照本发明的再一方面，提供一种倒装封装结构，其包括：

以上所述及的任一种引线框；

所封装的芯片；以及

结构匹配于所述引线框的封装体；

其中，所述芯片通过所述引线框的引脚上的植球点直接倒装焊接于所述引线框上。

根据本发明所提供的封装结构，其中，所述芯片的输出电流约为10安培至20安培。

本发明的技术效果是，该发明的倒装引线框封装芯片时，完全省去了昂贵的金丝，省去了金丝键合的工序并可以省去金丝键合所需要的空间；因此，这种引线框结构简单紧凑、成本低，用其形成的封装结构的体积小。另外，引脚在大致同一平面上设置，从而不需要打凹形成小岛，降低引线框的制造成本。尤其是，以植球点倒装直接焊接时，其能够导通较大的电路并且互连电阻小、可靠性高，从而能适应大输出电流的芯片封装要求。

附图说明

图1是按照本发明实施例所提供的FCSOIC引线框的结构示意图；

图2是图1所示FCSOIC引线框倒装焊接芯片后的A-A截面结构示意图；

图3是按照本发明又一实施例所提供的FCSOIC引线框的结构示意图；

图4是按照本发明实施例所提供的FCTSOT引线框的结构示意图；

图5是图4所示FCTSOT引线框倒装焊接芯片后的B-B截面结构示意图；

图6是按照本发明实施例所提供的FCTSOT引线框阵列结构示意图；

图7是按照本发明实施例所提供的FCTQFN引线框的结构示意图；

图8是图7所示引线框封装芯片形成封装结构后的C-C截面结构示意图；

图9是图7所示引线框封装芯片形成封装结构后的D-D截面结构示意图。

具体实施方式

下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。在附图中，为了清楚起见，有可能放大了层的厚度或者区域的面积，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。附图中，相同的标号指代相同的结构部分，因此将省略对它们的描述。

实施例一

实施例一中，以FCSOIC(Flipchip Small Outline Integrated CircuitPackage，倒装小外形集成电路封装)引线框为例对本发明的引线框进行说明。

图1所示为按照本发明实施例所提供的FCSOIC引线框的结构示意图。如图1所示，在该实施例中，FCSOIC引线框200包括8个外引脚和9个内引脚，但是，FCSOIC引线框的引脚数量不受本发明实施例限制，本领域技术人员可以根据所封装的芯片的电路功能要求来选择具体数量的引脚的引线框。FCSOIC引线框200用于倒装焊接芯片(chip die)，其中虚线框260的区域即为该实施例的引线框焊接连接芯片后芯片所放置的位置，在该发明中，我们将图1所示的用于放置被封装的芯片的虚线框260区域定义为FCSOIC引线框的第一区域部分，而第一区域部分之外的引线框的其它部分我们定义为第二区域部分；因此，在该实施例中，虚线框260成为第一区域部分和第二区域部分的基本分界线。第一区域的形状和大小，可以根据所封装的芯片来确定。相比于图1所示的现有技术的SOIC引线框，被封装的芯片是放置于小岛区域，内引脚是完全置于小岛区域之外，因此，芯片和引线框之间不能直接焊接连接。

继续如1所示，FCSOIC引线框200的9个内引脚221、222、223、224、2251、2252、226、227、228分成两排并列排列。其中，内引脚均由FCSOIC引线框的第二区域部分伸展至第一区域部分之中，需要说明的是，内引脚在第二区域中的部分和在第一区域中的部分是在大致同一个平面上，因此，这种结构的FCSOIC引线框是不需要形成打凹的小岛，相比于传统的SOIC引线框的制造，省去了打凹步骤，从而可以节省FCSOIC引线框的制造成本。并且，其相对平整的结构也有利于内引脚上的植球点与芯片和内引脚良好接触。

继续如1所示，FCSOIC引线框200还包括分别与内引脚对应连接的多个外引脚211、212、213、214、215、216、217和218，同样，外引脚分成两排并列排列。其中，与外引脚211、212、215相连接的内引脚设置为长条状，这是由于第一区域上的芯片的多个焊盘(Pad)需要同时电输出至同一个内引脚上，采用传统的金丝焊接时，金丝相对细小，多条金丝是可以同时焊接在同一内引脚上的；而采用倒装焊接后，必须增大内引脚的面积并使其形状能对应上所要连接的芯片的焊盘。在该实施例中，内引脚221、222、2251、2252设置为长条状，内引脚221、222、2251、2252上可以分别设置多个植球点(如图1中所示圆圈)，而其它内引脚223、224、226、227和228上仅设置一个植球点；内引脚221、222、2251、2252的宽度(图中上下方向的宽度尺寸)大于植球点的直径。需要说明的是，长条状内引脚的具体数量与形状不受本发明实施例限制，本领域技术人员可以根据具体芯片的焊盘的分布选择设计，例如，可以将全部内引脚设计为长条形状。

继续如图1所示，长条状内引脚221、222、2251、2252交叉排列形成交叉指状结构。长条状内引脚2251、2252同时与一个外引脚215连接，因此，芯片上与内引脚2251、2252焊接连接的焊盘可以同时电学输出至外引脚215。

另外，FCSOIC引线框200还包括设置在第二区域的两个连筋250，其用于便于在封装过程中的生产，需要指出的是，为确保内引脚上的植球点的焊接性能，FCSOIC引线框200的表层需做好运输时的防氧化措施。

图2所示为图1所示FCSOIC引线框倒装焊接芯片后的A-A截面结构示意图。如图2所示，内引脚222、226和外引脚212、216在基本同一个平面上。内引脚222、226在第一区域内(芯片500正下方的区域)的对应于芯片500的焊盘(即图2中植球点400与芯片500的接触处)位置处设置，这样可以使内引脚与芯片之间的连接更加简单方便；引线框的内引脚位置可以根据芯片500焊盘的位置灵活地设计。长条状的内引脚222上设置多个植球点400，内引脚226上设置一个植球点400，芯片500的焊盘通过植球点400对应直接焊接连接在引线框上。因此，能省去金丝及其键合工艺步骤，成本大大减低。并且，以植球点直接焊接连接的形式电阻较小、接触面积大，因此能导通较大的电流且发热小，该引线框的封装承受电流能达到相应采用粗金丝封装的封装承受电流的5-10倍，从而能满足大输出电流的芯片的封装要求。因此，芯片500可以为大输出电流的芯片，优选地，芯片的输出电流范围约为10安培至20安培，具体地为12安培。另外，植球点400可以采用铅锡合金、锡银合金或锡银铜合金材料，优选地，采用焊接接触电阻较小的材料。

图3所示为按照本发明又一实施例所提供的FCSOIC引线框的结构示意图。如图3所示，在该实施例中，FCSOIC引线框300包括8个外引脚和8个内引脚，但是，FCSOIC引线框的引脚数量不受本发明实施例限制，本领域技术人员可以根据所封装的芯片的电路功能要求来选择具体数量的引脚的引线框。FCSOIC引线框300用于倒装焊接芯片(chipdie)，其中虚线框360的区域即为该实施例的引线框焊接连接芯片后芯片所放置的位置，同样，我们将图4所示的用于放置被封装的芯片的虚线框360区域定义为FCSOIC引线框的第一区域部分，而第一区域之外的引线框的其它部分我们定义为第二区域部分；因此，在该实施例中，虚线框360成为第一区域部分和第二区域部分的基本分界线。第一区域部分的形状和大小，可以根据所封装的芯片来设计。

继续如3所示，FCSOIC引线框300的8个内引脚321、322、323、324、325、326、327、328四周排列。其中，内引脚均由FCSOIC引线框的第二区域伸展至第一区域部分之中，需要说明的是，内引脚在第二区域中的部分和在第一区域中的部分是在大致同一个平面上，因此，这种结构的FCSOIC引线框是不需要形成打凹的小岛，相比于传统的SOIC引线框的制造，省去了打凹步骤，从而可以节省FCSOIC引线框的制造成本。并且，其相对平整的结构也有利于内引脚上的植球点与芯片和内引脚良好接触。相比于图1所示的FCSOIC引线框200，其主要区别在于内引脚的形状，在该实施例，内引脚321、322、323、324、325、326、327、328均由第一区域向内伸展成长条状。同样，内引脚321、322、323、324、325、326、327、328可分布设置一个或多个植球点以用于倒装焊接固定芯片。

继续如3所示，FCSOIC引线框300还包括分别与内引脚对应连接的多个外引脚311、312、313、314、315、316、317和318，同样，外引脚分成两排并列排列。其中，FCSOIC引线框300还包括设置在第二区域的两个连筋350。FCSOIC引线框300基本采用了图1所示FCSOIC引线框200的基本相同的设计构思，其它在此不再一一累述。

由上述可知，图1和图3所示的FCSOIC引线框不需要金丝键合，因此封装成本低、工序简单，其封装承受电流能达到相应采用粗金丝封装的封装承受电流的5-10倍，能适用于大输出电流芯片的封装要求。

本发明实施例同时提供由多个图1或图3所示FCSOIC引线框组成的FCSOIC引线框阵列。在实际封装过程中，是对多个芯片并排同时封装形成。因此，在封装之前，FCSOIC引线框并不是独立的单元，而是将多个图1或图3所示的FCSOIC引线框按多行多列排列的形式形成FCSOIC引线框阵列，这样有利于高效封装。

本发明实施例进一步提供一种封装结构，该封装结构是由以上所述及的引线框、所封装的芯片以及结构匹配于所述引线框的封装体(图2中未示出)；芯片通过引线框的内引脚上的植球点直接倒装焊接于引线框上。其中，所封装的芯片可以为大输出电流的芯片，优选地，芯片的输出电流范围约为10安培至20安培，具体地为12安培。该封装结构的封装承受电流能达到相应采用粗金丝封装的封装承受电流的5-10倍。

实施例二

实施例二中，以FCTSOT(Flipchip Thin Small Outline Package，倒装薄小外形封装)引线框为例对本发明的引线框进行说明。

图4所示为按照本发明实施例所提供的FCTSOT引线框的结构示意图。如图4所示，在该实施例中，FCTSOT引线框900包括5个内引脚，但是，FCTSOT引线框的引脚数量不受本发明实施例限制，本领域技术人员可以根据所封装的芯片的电路功能要求来选择具体数量的引脚的引线框。FCTSOT引线框900用于倒装焊接芯片(chip die)，其中虚线框960的区域即为该实施例的引线框焊接连接芯片后芯片所放置的位置，在该发明中，我们将图4所示的用于放置被封装的芯片的虚线框960区域定义为FCTSOT引线框的第一区域部分，而第一区域部分之外的引线框的其它部分我们定义为第二区域部分；因此，在该实施例中，虚线框960成为第一区域部分和第二区域部分的基本分界线。第一区域的形状和大小，可以根据所封装的芯片来确定。而对于现有技术的TSOT引线框，被封装的芯片是放置于小岛区域，内引脚是完全置于小岛区域之外，芯片和引线框之间不能直接焊接连接。

继续如4所示，FCTSOT引线框900的9个内引脚921、922、923、924、925分成两排排列。其中，内引脚均由FCTSOT引线框的第二区域伸展至第一区域部分之中，需要说明的是，内引脚在第二区域中的部分和在第一区域中的部分是在大致同一个平面上，因此，这种结构的FCTSOT引线框是不需要形成打凹的小岛，相比于传统的TSOT引线框的制造，省去了打凹步骤，从而可以节省FCTSOT引线框的制造成本。并且，其相对平整的结构也有利于内引脚上的植球点与芯片和内引脚良好接触。

继续如4所示，在该实施例中，其中内引脚923设置为长条状。这是由于第一区域上的芯片的多个焊盘(Pad)需要同时电输出至同一个内引脚上，采用传统的金丝焊接时，金丝相对细小，多条金丝是可以同时焊接在同一内引脚上的；而采用倒装焊接后，必须增大内引脚的面积并使其形状能对应上所要连接的芯片的焊盘。因此内引脚923上可以设置多个植球点(如图4中所示虚线圆圈)，而其它内引脚921、922、924、和925上仅设置一个植球点；内引脚923的宽度(图中上下方向的宽度尺寸)大于植球点的直径。需要说明的是，长条状内引脚的具体数量与形状不受本发明实施例限制，本领域技术人员可以根据具体芯片的焊盘的分布选择设计，例如，可以将全部内引脚设计为长条形状。

需要指出的是，为确保内引脚上的植球点的焊接性能，FCTSOT引线框900的表层需做好防氧化措施，另外，在FCTSOT引线框900中还可以包括若干个外引脚和连筋等(图中未示出)，由于该发明的改进点主要集中在内引脚上，因此在此不对FCTSOT引线框900的其它部分作一一描述。

图5所示为图4所示FCTSOT引线框倒装焊接芯片后的B-B截面结构示意图。如图5所示，内引脚921和922在同一平面上。内引脚921、922在第一区域内(芯片500正下方的区域)的对应于芯片500的焊盘(即图5中植球点400与芯片500的接触处)位置处设置，这样可以使内引脚与芯片之间的连接更加简单方便。内引脚921和922上分别设置一个植球点400，芯片500的焊盘通过植球点400对应直接焊接连接在引线框上。因此，能省去金丝及其键合工艺步骤，成本大大减低。并且，以植球点直接焊接连接的形式电阻较小、接触面积大，因此能导通较大的电流且发热小，该引线框的封装承受电流能达到相应采用粗金丝封装的封装承受电流的5-10倍，从而能满足大输出电流的芯片的封装要求。因此，芯片500可以为大输出电流的芯片，优选地，芯片的输出电流范围约为10安培至20安培，具体地为12安培。另外，植球点400可以采用铅锡合金、锡银合金或锡银铜合金材料，优选地，采用焊接接触电阻较小的材料。

由上述可知，图4所示的FCTSOT引线框不需要金丝键合，因此封装成本低、工序简单，其封装承受电流能达到相应采用粗金丝封装的封装承受电流的5-10倍，能适用于大输出电流芯片的封装要求。

图6所示为按照本发明实施例所提供的FCTSOT引线框阵列结构示意图。在发明中，同时提供由多个图4所示FCTSOT引线框900组成的FCTSOT引线框阵列。在实际封装过程中，是对多个芯片并排同时封装形成。因此，在封装之前，FCTSOT引线框并不是独立的单元，而是将多个图4所示的FCTSOT引线框按多行多列排列的形式形成FCTSOT引线框阵列，这样有利于高效封装。

本发明实施例进一步提供一种封装结构，该封装结构是由以上所述及的引线框、所封装的芯片以及结构匹配于所述引线框的封装体(图4和图5中未示出)；芯片通过引线框的内引脚上的植球点直接倒装焊接于引线框上。其中，所封装的芯片可以为大输出电流的芯片，优选地，芯片的输出电流范围约为10安培至20安培，具体地为12安培。该封装结构的封装承受电流能达到相应采用粗金丝封装的封装承受电流的5-10倍。

实施例三

实施例三中，倒装薄的四边无引线封装(Flipchip Thin Quad FlatNon-leaded Package，FCTQFN)的引线框为例对本发明的引线框进行说明。

图7所示为按照本发明实施例所提供的FCTQFN引线框的结构示意图；图8所示为图7所示引线框封装芯片形成封装结构后的C-C截面结构示意图；图9所示为图7所示引线框封装芯片形成封装结构后的D-D截面结构示意图。如图8和图9所示，该发明也提供一种封装结构，其包括图2所示的引线框700、所封装的芯片500以及封装体750，芯片500通过引线框700的引脚上的植球点760直接倒装焊接于引线框700上。

综合图7至图9所示，FCTQFN引线框700用于倒装焊接封装芯片(chip die)500，图7所示结构为引线框的正面视图，芯片(图中未示出)倒装焊接于图中所示引线框的背面。其中，虚线区域即为该实施例的引线框700通过植球点760焊接连接芯片500后、芯片500所对应放置的区域位置，虚线区域基本上等于引线框700的面积。在该发明中，我们将图7所示的用于放置被封装的芯片的虚线框730的区域定义为FCTQFN引线框的第一区域部分，而第一区域部分之外的引线框的其它部分我们定义为第二区域部分，正如图中所示，FCTQFN引线框基本上由第一区域部分组成，第二区域部分仅用作芯片封装后的狭小预留边沿，其可以被填充封装体(在该实施例中为塑封体)以完全包裹被封装的芯片(如图8和图9所示)。在又一实施例中，引线框700仅包括第一区域部分，也即第二区域部分可以完全省去。在该实施例中，第一区域的形状为长方形，但是第一区域的形状和面积大小可以根据所封装的芯片500来确定。相比现有技术的TQFN引线框，现有技术中，被封装的芯片是放置于小岛区域，引脚是完全置于小岛区域之外，因此，芯片和引线框之间不能直接焊接连接；在图7所示的FCTQFN引线框700中，引脚完全可以置于第一区域部分内，从而可以对应于芯片的焊盘的位置设置引线框的引脚。

继续如7至图9所示，FCTQFN引线框700包括多个引脚7101至7120，在该实施例中，FCTQFN引线框700同样也为20个引脚结构的引线框。但是，FCTQFN引线框的引脚数量不受本发明实施例限制，本领域技术人员可以根据所封装的芯片的电路功能要求来选择具体数量的引脚的引线框。其中，引脚7101至7119分布于第一区域的四周边沿，引脚7101至7119向第一区域的中间延伸；引脚7101至7110、7117、7118、7119向中间延伸相对较长，大概呈长指状；引脚7120设置在所述第一区域的中央区域，并且面积较大，其可以对应与芯片500的中央区域的焊盘焊接连接。引脚7101至7120具体分布位置和形状不受本发明实施例限制，根据所封装的芯片500的焊盘(焊盘即为芯片的输入/输出口，其在封装时直接与植球点760焊接连接)的位置，引脚相应地设置于芯片500的焊盘位置处，从而可以通过植球点直接与芯片的焊盘直接连接；本领域技术人员可以对应设计每个引脚的面积和形状。因此，这种结构的引线框在封装芯片500时，芯片500的焊盘位置不受引线框的引脚的位置限制，芯片500的焊盘位置可以更灵活地设计。

继续如8和图9所示，所有引脚是设置在大致的同一个平面上，因此，芯片可以基本水平地焊接固定于引脚之上。引脚之上设置有一个或一个以上用于与芯片500的焊盘对应直接连接的植球点760；引脚之间可以形成的相对平整的结构，其也有利于引脚上的植球点760与芯片500上的焊盘(图中未示出)良好接触。

继续如7至图9所示，在实施例中，引线框700还包括与引脚相连接的半刻蚀区740，其中，半刻蚀区740与引脚是连接为一体的，半刻蚀区740的厚度小于引脚的厚度，在该实施例中，半刻蚀区740的厚度大约为引脚的厚度的一半。因此，在形成封装体750之后，半刻蚀区740的下方也被封装体750所包裹，半刻蚀区740并不外露，从而可以使芯片500和引脚之间不易被剥离，提供封装结构的可靠性。

由上述可知，采用该引线框700倒装焊接封装芯片时，完全省去了昂贵的金丝，省去了金丝键合的工序并可以省去金丝键合所需要的空间。因此，这种引线框结构简单紧凑、成本低，用其形成的封装结构的体积小。另外，以植球点直接焊接连接的形式电阻较小、接触面积大，因此能导通较大的电流且发热小，该引线框的封装承受电流能达到相应采用粗金丝封装的封装承受电流的5-10倍，从而能满足大输出电流的芯片的封装要求。因此，芯片500可以为大输出电流的芯片，优选地，芯片的输出电流范围约为10安培至20安培，具体地为12安培。

继续如7至图9所示，在实施例的封装结构中，引脚7101至7110、7117、7118、7119和7120的底部是不被封装体750所包裹的，其相对外露以便于进一步与封装结构的外部线路连接，并有利于与引脚相连接的芯片500的散热。在该实施例中，由于引脚7120面积较大，通过设置引脚7120相对封装体750外露，使芯片500易于通过引脚7120散热。并且根据芯片散热需要，本领域技术人员，可以进一步设置外露区770。

另外，由于引线框700是通过植球点760焊接连接芯片500，为使其焊接更稳固，引线框700的表面尽量防止被氧化。

本发明实施例进一步提供由多个图所示FCTQFN引线框组成的FCTQFN引线框阵列。在实际封装过程中，是对多个芯片并排同时封装形成。因此，在封装之前，FCTQFN引线框并不是独立的单元，而是将多个图7所示的FCTQFN引线框700按多行多列排列的形式形成FCTQFN引线框阵列，这样有利于高效封装。

本发明进一步提供一种FCTQFN封装结构，该封装结构是由以上所述及的引线框、所封装的芯片以及结构匹配于所述引线框的封装体(图7未示出、图8和图9中所示出的750)；芯片通过引线框的内引脚上的植球点直接倒装焊接于引线框上。其中，所封装的芯片可以为大输出电流的芯片，优选地，芯片的输出电流范围约为10安培至20安培，具体地为12安培。该封装结构的封装承受电流能达到相应采用粗金丝封装的封装承受电流的5-10倍。

以上几个实施例主要说明了FCSOIC、FCTSOT、FCTQFN三种封装形式的倒装引线框、引线框阵列及其封装结构，应当理解到，由于封装形式的多样性，在此难以一一列举，本领域技术人员根据以上封装形式实施例的引线框结构，可以将本发明的思想简单类推应用至其它封装形式的引线框。

尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (14)

1.一种倒装引线框，包括与被封装的芯片放置位置对应的第一区域部分，其特征在于，在所述第一区域部分内对应于所述芯片的焊盘位置处、在大致同一平面上设置所述引线框的引脚。

2.如权利要求1所述的倒装引线框，其特征在于，所述引脚为内引脚，所述倒装引线框还包括第一区域之外的第二区域部分，所述内引脚由所述第二区域伸展至所述第一区域部分之中。

3.如权利要求1或2所述的倒装引线框，其特征在于，所述引脚上设置有一个或一个以上用于与所述芯片的焊盘对应直接连接的植球点。

4.如权利要求2所述的倒装引线框，其特征在于，所述倒装引线框为倒装小外形集成电路封装的引线框或者倒装薄小外形封装的引线框。

5.如权利要求4所述的倒装引线框，其特征在于，所述第一区域部分的多个内引脚设置为长条状结构。

6.如权利要求5所述的倒装引线框，其特征在于，所述长条状结构的多个内引脚相互交叉排列形成交叉指状结构。

7.如权利要求1所述的倒装引线框，其特征在于，所述倒装引线框为倒装薄的四边无引线封装的引线框。

8.如权利要求7所述的倒装引线框，其特征在于，所述第一引脚呈长指状。

9.如权利要求7所述的倒装引线框，其特征在于，所述引线框的引脚包括设置在所述第一区域部分的边沿的第一引脚，所述第一引脚由所述第一区域的边沿向所述第一区域的中间延伸。

10.如权利要求7所述的倒装引线框，其特征在于，所述引线框的引脚还包括设置在所述第一区域部分的中央的第二引脚。

11.如权利要求7所述的倒装引线框，其特征在于，所述引线框包括与所述引脚相连接的半刻蚀区，所述半刻蚀区的厚度小于所述引脚的厚度。

12.一种倒装引线框阵列，其特征在于，包含多个按行和列排列的如权利要求1至11中任一项所述的引线框。

13.一种倒装封装结构，其特征在于，包括：

如权利要求1至11中任一项所述的引线框；

所封装的芯片；以及

结构匹配于所述引线框的封装体；

其中，所述芯片通过所述引线框的引脚上的植球点直接倒装焊接于所述引线框上。

14.如权利要求13所述的封装结构，其特征在于，所述芯片的输出电流约为10安培至20安培。

Images