JP5018675B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5018675B2 JP5018675B2 JP2008190584A JP2008190584A JP5018675B2 JP 5018675 B2 JP5018675 B2 JP 5018675B2 JP 2008190584 A JP2008190584 A JP 2008190584A JP 2008190584 A JP2008190584 A JP 2008190584A JP 5018675 B2 JP5018675 B2 JP 5018675B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- semiconductor device
- semiconductor
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
図1(a)は本発明の実施の形態1の半導体装置の斜視図、図1(b)は本発明の実施の形態1の半導体装置の部分断面図、図2は本発明の実施の形態1の半導体装置の組立方法の工程説明図、図3は本発明の実施の形態1の半導体装置に用いられる板状部材の斜視図、図4は本発明の実施の形態1の半導体装置の組立に使用される電子部品搭載装置の斜視図、図5は本発明の実施の形態1の半導体装置の組立に使用されるダイシング装置の斜視図、図6は本発明の実施の形態1の半導体装置の組立に使用されるダイシング装置の部分断面図、図7(a)は本発明の実施の形態1の実装構造の断面図、図7(b)は本発明の実施の形態1の実装構造の部分断面図、図8(a)は本発明の実施の形態1の半導体装置の斜視図、図8(b)は本発明の実施の形態1の半導体装置の平面図である。
板の応力の差に起因してバンプ3の接合部に応力が集中しようとしても、半導体素子2自体が厚さ方向に変形(撓み)を生じることで応力を分散するからである。このため、本実施の形態では、上述のように半導体素子2を薄化処理して厚みt1が10〜150μmの範囲となるように設定し、厚さ方向への変形(撓み)を可能としている。
の樹脂5の塗布において、凹部6bの周囲にはダム部としての仕切部6aが設けられていることから、樹脂5が半導体接着位置を超えて周囲に広がることが防止される。
は完全に覆われていても、または部分的にのみ覆われていてもどちらでも良い。
図9は本発明の実施の形態2の半導体装置の組立方法の工程説明図である。本発明の実施の形態2では、板状部材に樹脂を供給する第1工程において、ディスペンサを用いずに予めシート状に形成された樹脂を貼着するものである。
図10(a)は本発明の実施の形態3の半導体装置の斜視図、図10(b)は本発明の実施の形態3の半導体装置の部分断面図である。
2,2A 半導体素子
2a 電極
2b 側面
3 バンプ
4 バンパ
5 樹脂
5A 樹脂シート
6 板状部材
6a 仕切部
6b 凹部
7 ディスペンサ
Claims (4)
- 表面に複数の外部接続用端子を有すると共にこれらの外部接続用端子にバンプが形成された半導体素子と、前記半導体素子よりも剛性の高い板状の構造体と、前記半導体素子の裏面に前記構造体を接着する樹脂を備えた半導体装置であって、前記半導体素子の厚みが10〜150μmの範囲であり、前記樹脂は前記半導体素子の厚み方向への変形を許容した状態で前記構造体に接着し、前記構造体の外形を前記半導体素子の外形よりも大きくするとともに、前記樹脂は前記半導体素子の4辺の端部からはみ出しており、はみ出した前記樹脂は前記半導体素子の側面に沿って這い上がり、前記樹脂で前記半導体素子の側面のみを覆うことによりこの半導体素子の縁部を補強する補強部を形成することにより、リフロー後の基板に生じる熱収縮応力に起因して、前記半導体素子の前記バンプから外側の範囲が前記基板側に撓み変形するのを防止するようにしたことを特徴とする半導体装置。
- 前記補強部を前記半導体素子の全周にわたって形成したことを特徴とする請求項1記載の半導体装置。
- 前記補強部を前記半導体素子の角部に形成したことを特徴とする請求項1記載の半導体装置。
- 電極形成面に複数の外部接続用端子を有する半導体素子と、前記半導体素子よりも剛性の高い板状の構造体と、前記半導体素子の裏面に前記構造体を接着する樹脂を備えた半導体装置であって、前記電極形成面に再配線層を有し、この再配線層の表面にこの再配線層内に形成された内部配線によって前記外部接続用端子と電気的に接続された複数の電極と、前記複数の電極に形成されたバンプを備え、前記半導体素子の厚みが10〜150μmの範囲であり、前記樹脂は前記半導体素子の厚み方向への変形を許容した状態で前記構造体に接着し、前記構造体の外形を前記半導体素子の外形よりも大きくするとともに、前記樹脂は前記半導体素子の4辺の端部からはみ出しており、はみ出した前記樹脂は前記半導体素子の側面に沿って這い上がり、前記樹脂で前記半導体素子の側面のみを覆うことによりこの半導体素子の縁部を補強する補強部を形成したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008190584A JP5018675B2 (ja) | 2008-07-24 | 2008-07-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008190584A JP5018675B2 (ja) | 2008-07-24 | 2008-07-24 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002114538A Division JP2003309216A (ja) | 2002-04-17 | 2002-04-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008300861A JP2008300861A (ja) | 2008-12-11 |
JP5018675B2 true JP5018675B2 (ja) | 2012-09-05 |
Family
ID=40174009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008190584A Expired - Fee Related JP5018675B2 (ja) | 2008-07-24 | 2008-07-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5018675B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001203298A (ja) * | 2000-01-19 | 2001-07-27 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2008
- 2008-07-24 JP JP2008190584A patent/JP5018675B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008300861A (ja) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100762208B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법 | |
TW201824406A (zh) | 半導體晶片的封裝裝置以及半導體裝置的製造方法 | |
JP6608640B2 (ja) | 実装構造体の製造方法 | |
KR100593407B1 (ko) | 반도체 장치 및 반도체 장치의 조립 방법 | |
JP5018675B2 (ja) | 半導体装置 | |
JP3826831B2 (ja) | 半導体装置の組立方法 | |
JP3925389B2 (ja) | 半導体装置組立用の樹脂接着材 | |
US7071577B2 (en) | Semiconductor device and resin binder for assembling semiconductor device | |
JP3894097B2 (ja) | 半導体装置 | |
JP2003243344A (ja) | 半導体装置の製造方法 | |
JP3733950B2 (ja) | 半導体装置の組立方法 | |
JP2006237635A (ja) | 半導体装置の組立方法 | |
JP3649129B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2003309216A (ja) | 半導体装置 | |
JP3580240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3870827B2 (ja) | 実装方法 | |
JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3580244B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3858719B2 (ja) | 半導体装置用の補強材 | |
JP2008103382A (ja) | 半導体装置及びその製造方法 | |
JP2004311603A (ja) | 半導体装置の製造方法 | |
JP3654199B2 (ja) | 半導体装置の製造方法 | |
JP3646677B2 (ja) | 表示パネル | |
JP3597459B2 (ja) | Icチップの接合構造およびその接合方法 | |
JP2008004607A (ja) | 回路基板及び電子部品の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5018675 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |