JP5018675B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5018675B2
JP5018675B2 JP2008190584A JP2008190584A JP5018675B2 JP 5018675 B2 JP5018675 B2 JP 5018675B2 JP 2008190584 A JP2008190584 A JP 2008190584A JP 2008190584 A JP2008190584 A JP 2008190584A JP 5018675 B2 JP5018675 B2 JP 5018675B2
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
semiconductor device
semiconductor
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008190584A
Other languages
English (en)
Other versions
JP2008300861A (ja
Inventor
忠彦 境
満 大園
義之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008190584A priority Critical patent/JP5018675B2/ja
Publication of JP2008300861A publication Critical patent/JP2008300861A/ja
Application granted granted Critical
Publication of JP5018675B2 publication Critical patent/JP5018675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体素子の裏面にこの半導体素子よりも剛性の高い構造体を樹脂によって接着した半導体装置に関するものである。
半導体素子をパッケージングして製造される半導体装置を回路基板に実装する品実装構造として、半導体装置に形成された半田バンプなどの突出電極を基板に接合した構造が知られている。このような実装構造において、実装後の接合信頼性を実現する上で求められるヒートサイクル時の応力レベルの低減、すなわち実装後の環境温度変化によって半導体とワークとの熱膨張率の差に起因して半導体素子と半田バンプとの接合部に発生する応力を低く抑えることを目的として、半導体素子を150μm以下に極力薄くする試みが進行している。
このような薄化された半導体素子より成る実装構造について、図面を参照して説明する。図11(a)は、従来の実装構造の断面図、図11(b)は、従来の実装構造における半導体素子の変形状態を示す図である。図11(a)において、基板10には半導体装置1が実装されており、基板10の上面に形成された電極10aには、半導体素子2の回路形成面に半田を形成材料として設けられたバンプ3が接合されている。半導体素子2は、前述のように半導体素子とバンプとの接合部に発生する応力を低く抑えることを目的として薄化処理されている。
図11(b)は、このような薄化処理された半導体素子2を有する半導体装置1を基板10に実装して成る実装構造において、リフロー後の基板10に熱収縮応力が生じた状態を示している。半導体素子2は薄化されて撓みやすいため、基板10の収縮変位に応じて半導体素子2が追従して変形する。そして薄化の程度を進めて150μm以下の厚みの半導体素子2を用いた実装構造では、半導体素子2の撓み変形は各バンプ3間で半導体素子2が凹状となる撓み形状を示すようになり(矢印a参照)、薄化が進行するほど良好な追従性が実現されていることが判る。そしてこれにより、半導体素子2とバンプ3との接合部に発生する応力のレベルを有効に低減されることが実証されている。
しかしながら上記薄化された半導体素子2より成る実装構造においては、以下のような不具合が実証的にまた数値解析によって確認されている。図11(b)に示すように、半導体素子2は最外周のバンプ3の外側で撓みが急激に増大し(矢印b参照)、最外周のバンプ3外側近傍の半導体素子2の下面にクラックが発生し、半導体素子2がこのクラックから破断するという現象が生じる。すなわち、半導体素子の薄化を進めると、半田バンプに生じる応力は低下するものの、半導体素子の外縁部近傍の局部的な破損が発生するという問題点があった。
そこで本発明は、薄化された半導体素子を備えた半導体装置において、外縁部近傍に発生する半導体素子の破損を防止して信頼性を確保することができる半導体装置を提供することを目的とする。
請求項1記載の半導体装置は、表面に複数の外部接続用端子を有すると共にこれらの外部接続用端子にバンプが形成された半導体素子と、前記半導体素子よりも剛性の高い板状の構造体と、前記半導体素子の裏面に前記構造体を接着する樹脂を備えた半導体装置であって、前記半導体素子の厚みが10〜150μmの範囲であり、前記樹脂は前記半導体素子の厚み方向への変形を許容した状態で前記構造体に接着し、前記構造体の外形を前記半導体素子の外形よりも大きくするとともに、前記樹脂は前記半導体素子の4辺の端部からはみ出しており、はみ出した前記樹脂は前記半導体素子の側面に沿って這い上がり、前記樹脂で前記半導体素子の側面のみを覆うことによりこの半導体素子の縁部を補強する補強部を形成することにより、リフロー後の基板に生じる熱収縮応力に起因して、前記半導体素子の前記バンプから外側の範囲が前記基板側に撓み変形するのを防止するようにした。
請求項2記載の半導体装置は、請求項1記載の半導体装置であって、前記補強部を前記半導体素子の全周にわたって形成した。
請求項3記載の半導体装置は、請求項1記載の半導体装置であって、前記補強部を前記半導体素子の角部に形成した。
請求項4記載の半導体装置は、電極形成面に複数の外部接続用端子を有する半導体素子と、前記半導体素子よりも剛性の高い板状の構造体と、前記半導体素子の裏面に前記構造体を接着する樹脂を備えた半導体装置であって、前記電極形成面に再配線層を有し、この再配線層の表面にこの再配線層内に形成された内部配線によって前記外部接続用端子と電気的に接続された複数の電極と、前記複数の電極に形成されたバンプを備え、前記半導体素子の厚みが10〜150μmの範囲であり、前記樹脂は前記半導体素子の厚み方向への変形を許容した状態で前記構造体に接着し、前記構造体の外形を前記半導体素子の外形よりも大きくするとともに、前記樹脂は前記半導体素子の4辺の端部からはみ出しており、はみ出した前記樹脂は前記半導体素子の側面に沿って這い上がり、前記樹脂で前記半導体素子の側面のみを覆うことによりこの半導体素子の縁部を補強する補強部を形成した。
本発明によれば、半導体素子の厚みを撓み変形しやすい10〜150μmとし、かつ樹脂は半導体素子の厚み方向への変形を許容するものとしているので、半導体装置を基板に実装した場合、基板の変形状態に応じて半導体素子は追従変形しやすく、その局部的な破損の発生を防止できる。また構造体の外形を半導体素子の外形よりも大きくして樹脂で半導体素子の側面のみを覆うことにより、リフロー後の基板に生じる熱収縮応力に起因して基板側に撓み変形して破損しやすい半導体素子の縁部をしっかり補強することができる。
(実施の形態1)
図1(a)は本発明の実施の形態1の半導体装置の斜視図、図1(b)は本発明の実施の形態1の半導体装置の部分断面図、図2は本発明の実施の形態1の半導体装置の組立方法の工程説明図、図3は本発明の実施の形態1の半導体装置に用いられる板状部材の斜視図、図4は本発明の実施の形態1の半導体装置の組立に使用される電子部品搭載装置の斜視図、図5は本発明の実施の形態1の半導体装置の組立に使用されるダイシング装置の斜視図、図6は本発明の実施の形態1の半導体装置の組立に使用されるダイシング装置の部分断面図、図7(a)は本発明の実施の形態1の実装構造の断面図、図7(b)は本発明の実施の形態1の実装構造の部分断面図、図8(a)は本発明の実施の形態1の半導体装置の斜視図、図8(b)は本発明の実施の形態1の半導体装置の平面図である。
まず図1を参照して、半導体装置について説明する。図1(a)、(b)において、半導体装置1は、半導体素子2の裏面に樹脂5によってバンパ4(構造体)を接着した構成となっており、半導体素子2の表面の縁部に沿って形成された複数の外部接続用端子である電極2a上には、バンプ3が形成されている。
ここで半導体素子2は機械研磨やエッチングなどの方法によって薄化処理が行われた後の状態である。一般に、半導体素子をバンプを介して基板に実装した状態では、半導体素子の厚み寸法が小さいほど実装後の接合信頼性が優れている。これは、半導体素子2と基
板の応力の差に起因してバンプ3の接合部に応力が集中しようとしても、半導体素子2自体が厚さ方向に変形(撓み)を生じることで応力を分散するからである。このため、本実施の形態では、上述のように半導体素子2を薄化処理して厚みt1が10〜150μmの範囲となるように設定し、厚さ方向への変形(撓み)を可能としている。
薄化処理は、半導体素子2の回路形成面の反対面を砥石等を用いた機械研磨によって粗加工を行い、ドライエッチングや薬液によるウェットエッチングで仕上げ加工を行う。機械研磨を行うと裏面に多数のマイクロクラックを有するダメージ層が形成される。このダメージ層は、半導体素子の抗折強度を低下させる要因となるものであるが、仕上げ加工によりこのダメージ層を除去して半導体素子2の抗折強度を高めることができる。
バンパ4は、半導体装置1の搭載時などのハンドリングにおいて半導体装置1を安定して保持することを容易にするとともに、基板などへ実装された後の半導体装置1を外力から保護する機能を有するものである。したがってバンパ4は、金属やセラミックまたは樹脂などの構造材を、上記機能を満たすような形状、すなわち半導体素子2よりも高い剛性を有するような厚みt2で、半導体素子2の外形よりも大きい外形形状に加工したものが用いられる。
ここで半導体素子2をバンパ4に接着する樹脂5には、低弾性係数の変形しやすい材質が用いられており、半導体素子2の厚み方向への変形を許容した状態で半導体素子2をバンパ4に接着するようになっている。これにより、半導体装置1を基板に実装した状態において、基板の変形状態に応じて半導体素子2が追従変形するようになっている。
図1に示すように、樹脂5は半導体素子2の全周にわたって4辺の端部からはみ出しており、はみ出した樹脂5aは半導体素子2の側面2bに沿って這い上がり側面2bのみを部分的に覆うような形状となっている。この側面2bを覆う樹脂5aは、半導体素子2の縁部を補強する補強部を形成している。
半導体素子2の縁部には、半導体ウェハをダイシングして個片の半導体素子2に切り出す際に生じた微小なクラックがそのまま残留しやすく、このクラックから破損を生じる場合がある。側面2bを覆う樹脂5aは、このような微小なクラックを含んだ半導体素子2の縁部を補強するとともに、後述するように半導体装置1を基板10に実装した状態において、基板と半導体素子2との熱変形の差によって発生する応力に起因して半導体素子2が過剰に変形するのを防止する機能を有する。
次に図2を参照して、半導体装置1の組立方法について説明する。図2(a)において、板状部材6は半導体装置1の一部を構成するバンパ4が切り離される前の中間部品である。図3に示すように、板状部材6の上面には、格子形状に突出した仕切部6aが設けられており、仕切部6aで囲まれる凹部6bは半導体素子2が接着される半導体素子接着位置となっている。仕切部6aは、後述するように凹部6b内に半導体素子2の接着用の樹脂5を塗布する際に、樹脂5が半導体接着位置を超えて周囲に広がるのを規制するダム部となっている。
板状部材6の下面の仕切部6aに対応する位置には、溝部6cが形成されている。溝部6cは、厚み寸法t4の板状部材6の下面側から格子状の溝を切り込んで形成され、これにより上面からの厚み寸法t3がt4よりも小さい肉薄部となっている。この肉薄部は、板状部材6をバンパ4に切断分離する際の切断位置と一致している。
次に図2(b)に示すように、板状部材6の各凹部6bにはディスペンサ7によって樹脂5が塗布され、これにより半導体素子2接着用の樹脂5が供給される(第1工程)。こ
の樹脂5の塗布において、凹部6bの周囲にはダム部としての仕切部6aが設けられていることから、樹脂5が半導体接着位置を超えて周囲に広がることが防止される。
また塗布に際しては、塗布後に半導体素子2によって押し広げられた樹脂5が半導体素子2の端部から外側にはみ出した際に、前述のように半導体素子2の側面2bを覆うのに過不足がないような適正塗布量の樹脂5がディスペンサ7から吐出される。
この後、樹脂5が供給された板状部材6は半導体素子接着工程に送られる。この半導体素子接着工程では、図2(c)、(d)に示すように、半導体素子2を板状部材6に塗布された樹脂5上に搭載し(搭載工程)、次いで樹脂5を加熱して(加熱工程)、樹脂5を熱硬化させることによって、複数の半導体素子2の裏面側を樹脂5を介して板状部材6の各凹部6bに整列状態で接着する(第2工程)。
この搭載工程において半導体素子2の搭載に用いられる電子部品搭載装置について、図4を参照して説明する。図4において、部品供給テーブル11には半導体素子2が格子状に貼着された粘着シート12が装着されている。部品供給テーブル11の下方には、半導体素子剥離機構13が配設されており、半導体素子剥離機構13を半導体素子剥離機構駆動部14によって駆動することにより、エジェクタピン機構13aによって粘着シート12の下面を突き上げ、これにより半導体素子2を搭載ヘッド16によってピックアップする際に、半導体素子2が粘着シート12の上面から剥離される。
部品供給テーブル11の側方には基板保持部15が配設されており、基板保持部15上には樹脂供給後の板状部材6が保持されている。部品供給テーブル11および基板保持部15の上方には、搭載ヘッド駆動部19によって駆動される搭載ヘッド16が配設されている。搭載ヘッド16は吸着ノズル8を備えており、粘着シート12から半導体素子2をピックアップし、基板保持部15上の板状部材6に搭載する。
部品供給テーブル11の上方にはカメラ17が配設されており、カメラ17は粘着シート12に貼着された半導体素子2を撮像する。カメラ17によって撮像された画像を半導体素子認識部20で認識処理することにより、粘着シート12における半導体素子2の位置が認識される。位置認識結果は制御部21に送られるとともに、半導体素子剥離機構駆動部14に送られる。制御部21がこの位置認識結果に基づいて搭載ヘッド駆動部19を制御することにより、搭載ヘッド16による半導体素子2のピックアップ時には、吸着ノズル8およびエジェクタピン機構13aがピックアップ対象の半導体素子2に位置合わせされる。
基板保持部15の上方にはカメラ18が配設されており、カメラ18は基板保持部15に保持された板状部材6を撮像する。カメラ18によって撮像された画像を搭載位置認識部22で認識処理することにより、板状部材6における半導体素子搭載位置が検出される。位置認識結果は制御部21に送られ、制御部21がこの位置認識結果に基づいて搭載ヘッド駆動部19を制御することにより、搭載ヘッド16による半導体素子2の搭載時には、吸着ノズル8に保持された半導体素子2が検出された搭載位置に位置合わせされる。
この電子部品搭載装置によって半導体素子2を板状部材6に搭載する際には、図2(c)に示すように、半導体素子2のバンプ3が形成された表面側を吸着ノズル8によって吸着保持し、半導体素子2の裏面を樹脂5に押し付ける。このとき、樹脂5の塗布量に応じて吸着ノズル8による押し付け高さを調整することにより、各半導体素子2の縁部外側(矢印A参照)にはみ出した樹脂5が、半導体素子2の側面2bを這い上がって側面2bを覆うようにする(図1(b)に示す樹脂5a参照)。このときダイシング時のダメージが残留しやすい半導体素子2の裏面側の端部が完全に覆われて補強されていれば、側面2b
は完全に覆われていても、または部分的にのみ覆われていてもどちらでも良い。
本実施の形態では、半導体素子2を1個づつ搭載ヘッド16で樹脂5に押し付けながら搭載するので、一括して搭載(貼り付け)する場合よりも搭載荷重(押し付け力)を小さくできる。よって電子部品搭載装置としては、ダイボンディング装置や、チップマウンター等を流用することができる。
このようにして半導体素子2が搭載された板状部材6は加熱炉に送られる。そしてここで所定温度で加熱されることにより、図2(d)に示すように樹脂5が熱硬化する。このとき、各半導体素子2の縁部外側にはみ出した樹脂5は、熱硬化の過程において一時的に粘度低下することにより表面張力によって半導体素子2の側面2bにさらに這い上がり、側面2bを覆った形状のまま硬化する。これにより、樹脂5の硬化後において、図1(b)に示す補強部としての樹脂5aが形成される。そしてこれにより第2工程が完了する。
なお上記実施の形態では、半導体素子2の搭載後に板状部材6を加熱炉に送ることにより樹脂5を熱硬化させるようにしているが、搭載ヘッド16として加熱手段を内蔵したものを用い、半導体素子2を搭載しながら加熱するようにしてもよい。
搭載ヘッド16によって加熱する場合には、図2(d)に示す専用の加熱工程を省略してもよく、このようにすれば加熱炉を省略して設備の簡略化を図ることができるという利点がある。ただし、この場合には搭載ヘッド16のタクトタイムが熱硬化時間によって制約されるため、全体の生産性としては搭載工程と加熱工程を別々に行う場合よりも低下する。また、樹脂5として上記実施の形態では熱硬化性の樹脂を用いる例を示しているが、これに変えて熱可塑性の樹脂素材を用いるようにしてもよい。
このようにして樹脂5が硬化した板状部材6は切断工程に送られ、ここで図2(e)に示すように、半導体素子2が接着された板状部材6を回転切断刃24aによって隣接する半導体素子2の間の切断位置で切断する(第3工程)。これにより、板状部材6が半導体素子2ごとのバンパ4に切断分離され、半導体装置1の組立が完成する。
この切断工程について、図5,図6を参照して説明する。図5は、この切断に用いられるダイシング装置を示している。基板固定部23の上面には、半導体素子2が搭載され樹脂硬化が完了した板状部材6は基板固定部23上に載置される。基板固定部23の上方には、回転切断刃24aを備えた切断ヘッド24が配設されており、回転切断刃24aを回転させながら切断ヘッド24をX方向、Y方向に移動させることにより、板状部材6が溝部6cに一致した切断位置に沿って切断される。
図6に示すように、基板固定部23の上面には板状部材6上の半導体素子2に対応した位置毎に吸引保持部25が設けられており、吸引保持部25の上面には吸引溝25aが形成されている。吸引溝25aは、基板固定部23の内部に設けられた吸引孔23aに連通しており、吸引孔23aはさらに真空吸引源26に接続されている。板状部材6の下面を吸引保持部25に当接させた状態で真空吸引源26を駆動することにより、板状部材6は吸引保持部25によって吸着保持され、これにより板状部材6の位置が固定される。
そしてこのようにして位置が固定された板状部材6の仕切部6a上に回転切断刃24aを位置合わせし、回転切断刃24aを回転させながら下降させることにより、溝部6c内の肉薄部が切断される。このとき、隣接する半導体素子2間の間隔よりも刃幅が小さい回転切断刃24aを用いることにより、板状部材6は個片に分離された後のバンパ4が半導体素子2の端面からはみ出した形状で切断される。したがって、個片分離された半導体装置1においては、バンパ4の外形は半導体素子2の外形よりも大きくなる。
またこの切断においては、予め下面に溝部6cが形成されていることから、回転切断刃24aによる切断代が小さくなっている。これにより切断工程における回転切断刃24aの必要下降量を極力小さくすることができ、切断刃下降時に刃先が基板固定部23に接触して破損する事故を防止することができる。
次に上述の半導体装置1を基板に実装して成る電子部品実装構造について図7を参照して説明する。図7(a)に示すように、半導体装置1は基板10の上面に形成された電極10aにバンプ3を半田接合して接続することにより基板10に実装される。図7(b)は,バンプ3から外側に位置する半導体素子2の変形状態を示している。本実施の形態に示すような薄化された半導体素子2をバンプ3を介して基板10に接合した構造では、半導体素子2と基板10の熱変形の差によって発生する応力、すなわちリフロー後の基板10に生じる熱収縮応力に起因して、バンプ3から外側の範囲は基板10側に大きく撓む傾向にある(破線で示す半導体素子2参照)。そしてこの変形に伴ってバンプ3の外側近傍の半導体素子2の下面には高いレベルの表面応力が生じ、半導体素子2を破損させる原因となる場合がある。
これに対し、本実施の形態に示すように、半導体素子2の側面2bを覆う樹脂5aによって補強された半導体装置1を基板10に実装した場合には、最外周のバンプ3から外側の範囲における半導体素子2の下方への撓みは大幅に低減される。すなわち、樹脂5aは半導体素子2の側面2bを覆って半導体素子2の過度の曲げ変形を防止するように作用する。そしてこの作用により、半導体素子2の下方への撓み変形が防止され、半導体素子2の曲げ変形による破損を防止することができる。
なお、図8に示す半導体装置1Aのように、半導体素子2の縁部からの樹脂5aのはみ出しを半導体素子2の対角線方向に限定し、樹脂5aで半導体素子2の側面を覆う補強部を、半導体素子2の角部のみに形成するようにしてもよい。この場合には、図2(b)においてディスペンサ7によって樹脂5を塗布する際に、図8(b)に示す範囲のみに樹脂5を塗布するように、ディスペンサ7の塗布軌跡をX字状に設定するとともにディスペンサ7からの吐出量を制御する。このように補強部の形成範囲を半導体素子2の角部に限定することにより、半導体装置完成後の実装状態において最も破損が生じやすい角部を集中的に補強することができる。
(実施の形態2)
図9は本発明の実施の形態2の半導体装置の組立方法の工程説明図である。本発明の実施の形態2では、板状部材に樹脂を供給する第1工程において、ディスペンサを用いずに予めシート状に形成された樹脂を貼着するものである。
図9(a)において、板状部材6Aは実施の形態1に示す板状部材6の上面の仕切部6aを除去した形態となっており、板状部材6Aの下面には同様の溝部6cが形成されている。板状部材6Aの上面には、樹脂シート5Aが貼着される。樹脂シート5Aは、実施の形態1において用いた樹脂5と同様の樹脂素材を粘着シート状に成形したものであり、樹脂5自体の粘着性によって板状部材6Aに貼着される。
この後、樹脂シート5Aが貼着された板状部材6は半導体素子接着工程に送られる。この半導体素子接着工程では、図9(b)、(c)に示すように、半導体素子2を板状部材6に貼着された樹脂シート5A上に搭載し(搭載工程)、次いで樹脂シート5Aを加熱して(加熱工程)、樹脂シート5Aの樹脂成分を熱硬化させることによって、複数の半導体素子2の裏面側を熱硬化した樹脂シート5Aを介して板状部材6に整列状態で接着する(第2工程)。
上述の加熱工程においては、加熱炉によって所定温度で加熱されることにより、樹脂シート5Aの樹脂成分が熱硬化する。このとき、各半導体素子2の縁部外側に位置している樹脂5は熱硬化の過程において一時的に粘度が低下し、これにより流動性が増して表面張力によって半導体素子2の側面2bに這い上がる。そしてさらに加熱を継続することにより、樹脂シート5Aの樹脂成分は側面2bを覆った形状のまま硬化する。これにより、樹脂シート5Aの硬化後において、図1(b)に示す補強部としての樹脂5aが形成される。そしてこれにより第2工程が完了する。
このようにして樹脂シート5Aが完全硬化した板状部材6Aは切断工程に送られ、ここで半導体素子2が接着された板状部材6Aを、隣接する半導体素子2の間で切断する(第3工程)。これにより、板状部材6Aが半導体素子2毎のバンパ4に切断分離され、半導体装置1の組立が完成する。
(実施の形態3)
図10(a)は本発明の実施の形態3の半導体装置の斜視図、図10(b)は本発明の実施の形態3の半導体装置の部分断面図である。
図10(a)において、半導体装置1Bは再配線層付半導体素子30の裏面に樹脂5によってバンパ4(構造体)を接着した構成となっており、再配線層付半導体素子30の表面にはバンプ3が格子状に複数形成されている。図10(b)に示すように、再配線層付半導体素子30は、実施の形態1に示す半導体素子2と同様に薄化処理された半導体素子2Aの上面(電極形成面)に再配線層9を形成した構成となっている。
半導体素子2Aの表面の縁部には、外部接続用端子である電極2aが形成されており、各電極2aは再配線層9の表面に電極2aに対応した個数だけ形成された電極9aと、内部配線9bによって導通している。そして電極9a上には、半導体装置1Bを実装するためのバンプ3が形成されている。
本実施の形態3では、再配線層9を設けることにより、実施の形態1に示す半導体装置1と比較して、同一投影面積内により多数のバンプ3を形成することができ、より高密度の実装が可能となっている。この半導体装置1Bを組み立てるには、実施の形態1、2に示す半導体装置の組立方法おいて、半導体素子2を再配線層付半導体素子30に置き換えればよい。
これにより、再配線層付半導体素子30の側面30aには、はみ出した樹脂5aが側面30aを覆った補強部が形成される。このような構成の半導体装置1Bにおいて、再配線層付半導体素子30の側面30aを覆った補強部を形成することにより、前述のように実装後に再配線層付半導体素子30の縁部に生じる曲げ変形が防止され、再配線層9内の内部配線9bの破断を防止することができる。
本発明によれば、半導体素子の厚みを撓み変形しやすい10〜150μmとし、かつ樹脂は半導体素子の厚み方向への変形を許容するものとしているので、半導体装置を基板に実装した場合、基板の変形状態に応じて半導体素子は追従変形しやすく、その局部的な破損の発生を防止できる。また構造体の外形を半導体素子の外形よりも大きくして樹脂で半導体素子の側面を覆うことにより、破損しやすい半導体素子の縁部をしっかり補強することができる。
(a)本発明の実施の形態1の半導体装置の斜視図(b)本発明の実施の形態1の半導体装置の部分断面図 本発明の実施の形態1の半導体装置の組立方法の工程説明図 本発明の実施の形態1の半導体装置に用いられる板状部材の斜視図 本発明の実施の形態1の半導体装置の組立に使用される電子部品搭載装置の斜視図 本発明の実施の形態1の半導体装置の組立に使用されるダイシング装置の斜視図 本発明の実施の形態1の半導体装置の組立に使用されるダイシング装置の部分断面図 (a)本発明の実施の形態1の実装構造の断面図(b)本発明の実施の形態1の実装構造の部分断面図 (a)本発明の実施の形態1の半導体装置の斜視図(b)本発明の実施の形態1の半導体装置の平面図 本発明の実施の形態2の半導体装置の組立方法の工程説明図 (a)本発明の実施の形態3の半導体装置の斜視図(b)本発明の実施の形態3の半導体装置の部分断面図 (a)従来の実装構造の断面図(b)従来の実装構造における半導体素子の変形状態を示す図
符号の説明
1,1A,1B 半導体装置
2,2A 半導体素子
2a 電極
2b 側面
3 バンプ
4 バンパ
5 樹脂
5A 樹脂シート
6 板状部材
6a 仕切部
6b 凹部
7 ディスペンサ

Claims (4)

  1. 表面に複数の外部接続用端子を有すると共にこれらの外部接続用端子にバンプが形成された半導体素子と、前記半導体素子よりも剛性の高い板状の構造体と、前記半導体素子の裏面に前記構造体を接着する樹脂を備えた半導体装置であって、前記半導体素子の厚みが10〜150μmの範囲であり、前記樹脂は前記半導体素子の厚み方向への変形を許容した状態で前記構造体に接着し、前記構造体の外形を前記半導体素子の外形よりも大きくするとともに、前記樹脂は前記半導体素子の4辺の端部からはみ出しており、はみ出した前記樹脂は前記半導体素子の側面に沿って這い上がり、前記樹脂で前記半導体素子の側面のみを覆うことによりこの半導体素子の縁部を補強する補強部を形成することにより、リフロー後の基板に生じる熱収縮応力に起因して、前記半導体素子の前記バンプから外側の範囲が前記基板側に撓み変形するのを防止するようにしたことを特徴とする半導体装置。
  2. 前記補強部を前記半導体素子の全周にわたって形成したことを特徴とする請求項1記載の半導体装置。
  3. 前記補強部を前記半導体素子の角部に形成したことを特徴とする請求項1記載の半導体装置。
  4. 電極形成面に複数の外部接続用端子を有する半導体素子と、前記半導体素子よりも剛性の高い板状の構造体と、前記半導体素子の裏面に前記構造体を接着する樹脂を備えた半導体装置であって、前記電極形成面に再配線層を有し、この再配線層の表面にこの再配線層内に形成された内部配線によって前記外部接続用端子と電気的に接続された複数の電極と、前記複数の電極に形成されたバンプを備え、前記半導体素子の厚みが10〜150μmの範囲であり、前記樹脂は前記半導体素子の厚み方向への変形を許容した状態で前記構造体に接着し、前記構造体の外形を前記半導体素子の外形よりも大きくするとともに、前記樹脂は前記半導体素子の4辺の端部からはみ出しており、はみ出した前記樹脂は前記半導体素子の側面に沿って這い上がり、前記樹脂で前記半導体素子の側面のみを覆うことによりこの半導体素子の縁部を補強する補強部を形成したことを特徴とする半導体装置。
JP2008190584A 2008-07-24 2008-07-24 半導体装置 Expired - Fee Related JP5018675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008190584A JP5018675B2 (ja) 2008-07-24 2008-07-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008190584A JP5018675B2 (ja) 2008-07-24 2008-07-24 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002114538A Division JP2003309216A (ja) 2002-04-17 2002-04-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2008300861A JP2008300861A (ja) 2008-12-11
JP5018675B2 true JP5018675B2 (ja) 2012-09-05

Family

ID=40174009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008190584A Expired - Fee Related JP5018675B2 (ja) 2008-07-24 2008-07-24 半導体装置

Country Status (1)

Country Link
JP (1) JP5018675B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203298A (ja) * 2000-01-19 2001-07-27 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008300861A (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
KR100762208B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법
TW201824406A (zh) 半導體晶片的封裝裝置以及半導體裝置的製造方法
JP6608640B2 (ja) 実装構造体の製造方法
KR100593407B1 (ko) 반도체 장치 및 반도체 장치의 조립 방법
JP5018675B2 (ja) 半導体装置
JP3826831B2 (ja) 半導体装置の組立方法
JP3925389B2 (ja) 半導体装置組立用の樹脂接着材
US7071577B2 (en) Semiconductor device and resin binder for assembling semiconductor device
JP3894097B2 (ja) 半導体装置
JP2003243344A (ja) 半導体装置の製造方法
JP3733950B2 (ja) 半導体装置の組立方法
JP2006237635A (ja) 半導体装置の組立方法
JP3649129B2 (ja) 半導体装置の製造方法および半導体装置
JP2003309216A (ja) 半導体装置
JP3580240B2 (ja) 半導体装置および半導体装置の製造方法
JP3870827B2 (ja) 実装方法
JP4043720B2 (ja) 半導体装置および半導体装置の製造方法
JP3580244B2 (ja) 半導体装置および半導体装置の製造方法
JP3858719B2 (ja) 半導体装置用の補強材
JP2008103382A (ja) 半導体装置及びその製造方法
JP2004311603A (ja) 半導体装置の製造方法
JP3654199B2 (ja) 半導体装置の製造方法
JP3646677B2 (ja) 表示パネル
JP3597459B2 (ja) Icチップの接合構造およびその接合方法
JP2008004607A (ja) 回路基板及び電子部品の実装方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R151 Written notification of patent or utility model registration

Ref document number: 5018675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees