JP3870827B2 - 実装方法 - Google Patents
実装方法 Download PDFInfo
- Publication number
- JP3870827B2 JP3870827B2 JP2002114537A JP2002114537A JP3870827B2 JP 3870827 B2 JP3870827 B2 JP 3870827B2 JP 2002114537 A JP2002114537 A JP 2002114537A JP 2002114537 A JP2002114537 A JP 2002114537A JP 3870827 B2 JP3870827 B2 JP 3870827B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- bonding
- electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の表面に形成された複数の外部接続用端子を導電接合部によって基板の電極に接続する実装方法に関するものである。
【０００２】
【従来の技術】
半導体素子をパッケージングして製造される電子部品を回路基板に実装する電子部品実装構造として、電子部品に形成された半田バンプなどの突出電極を回路基板に接合した構造が知られている。このような実装構造において、実装後の接合信頼性を実現する上で求められるヒートサイクル時の応力レベルの低減、すなわち実装後の環境温度変化によって半導体素子とワークとの熱膨張率の差に起因して半導体素子と半田バンプとの接合部に発生する応力を低く抑えることを目的として、半導体素子を１５０μｍ以下に極力薄くする試みが進行している。
【０００３】
このような薄化された半導体素子より成る実装構造について、図面を参照して説明する。図１０（ａ）は、従来の実装構造の断面図、図１０（ｂ）は、従来の電子部品実装構造における半導体素子の変形状態を示す図である。図１０（ａ）において、基板１０には半導体装置１が実装されており、基板１０の上面に形成された電極１０ａには、半導体素子２の回路形成面に半田を形成材料として設けられたバンプ３が接合されている。半導体素子２は、前述のように半導体素子とバンプとの接合部に発生する応力を低く抑えることを目的として薄化処理されている。
【０００４】
図１０（ｂ）は、このような薄化処理された半導体素子２を有する半導体装置１を基板１０に実装して成る電子部品実装構造において、リフロー後の基板１０に熱収縮応力が生じた状態を示している。半導体素子２は薄化されて撓みやすいため、基板１０の収縮変位に応じて半導体素子２が追従して変形する。そして薄化の程度を進めて１５０μｍ以下の厚みの半導体素子２を用いた実装構造では、半導体素子２の撓み変形は各バンプ３間で半導体素子２が凹状となる撓み形状を示すようになり（矢印ａ参照）、薄化が進行するほど良好な追従性が実現されていることが判る。そしてこれにより、半導体素子２とバンプ３との接合部に発生する応力のレベルを有効に低減されることが実証されている。
【０００５】
【発明が解決しようとする課題】
しかしながら上記薄化された半導体素子２より成る電子部品実装構造においては、以下のような不具合が実証的にまた数値解析によって確認されている。図１０（ｂ）に示すように、半導体素子２は最外周のバンプ３の外側で撓みが急激に増大し（矢印ｂ参照）、最外周のバンプ３外側近傍の半導体素子２の下面にクラックが発生し、半導体素子２がこのクラックから破断するという現象が生じる。すなわち、半導体素子の薄化を進めると、半田バンプに生じる応力は低下するものの、半導体素子の外縁部近傍の局部的な破損が発生するという問題点があった。
【０００６】
そこで本発明は、薄化された半導体素子を基板に実装した実装構造において、外縁部近傍に発生する半導体素子の破損を防止して、信頼性を確保することができる実装方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１記載の実装方法は、表面に複数の外部接続用端子が形成された半導体素子の裏面にこの半導体素子よりも高い剛性を有し且つ半導体素子の外形よりも大きな外形を有する板状の構造体をこの構造体に塗布された熱硬化する樹脂によって接着する実装方法であって、前記半導体素子を前記構造体に搭載する際に前記半導体素子の縁部外側にはみ出して前記半導体素子の側面を這い上った前記樹脂で半導体素子の側面を覆うことによりこの半導体素子の縁部を補強する補強部を有する半導体素子を準備する工程と、前記外部接合用端子と接続される電極が形成された基板を基板保持部にセットする工程と、前記構造体を保持手段で保持して基板保持部にセットされた基板に対して相対的に移動させることにより前記外部接続用用端子と前記電極を位置合わせする工程と、位置合わせされた外部接続用用端子と電極とを導電接合部で接合する工程とを含む。
【００１５】
請求項２記載の実装方法は、請求項１記載の実装方法であって、前記接合する工程において、前記外部接合用端子に形成された半田バンプを加熱により溶融させて前記基板の電極に接合する。
【００１６】
請求項３記載の実装方法は、請求項１記載の実装方法であって、前記接合する工程において、前記外部接合用端子に形成されたバンプを半田で前記基板の電極に接合する。
【００１７】
請求項４記載の実装方法は、請求項１記載の実装方法であって、前記接合する工程において、前記外部接合用端子に形成されたバンプを導電性接着材で前記基板の電極に接合する。
【００１８】
請求項５記載の実装方法は、請求項１記載の実装方法であって、前記接合する工程において、前記外部接合用端子に形成されたバンプを前記基板の電極に金属接合する。
【００１９】
本発明によれば、半導体素子の裏面にこの半導体素子よりも高い剛性を有し且つ半導体素子の外形よりも大きな外形を有する構造体を樹脂で接着して半導体素子の側面を樹脂で覆い、この半導体素子の縁部が基板と半導体素子との熱変形の差によって発生する応力に起因して過剰に変形するのを防止する補強部とすることにより、薄化された半導体素子を基板に実装した実装構造において、外縁部近傍に発生する半導体素子の破損を防止して、信頼性を確保することができる。
【００２０】
【発明の実施の形態】
（実施の形態１）
図１は本発明の実施の形態１の実装構造の断面図、図２（ａ）は本発明の実施の形態１の半導体装置の斜視図、図２（ｂ）は本発明の実施の形態１の半導体装置の部分断面図、図３は本発明の実施の形態１の半導体装置の組立方法の工程説明図、図４は本発明の実施の形態１の電子部品搭載装置の斜視図、図５は本発明の実施の形態１の実装方法の工程説明図、図６は本発明の実施の形態１の実装構造の部分断面図である。
【００２１】
まず図１を参照して実装構造について説明する。図１において、基板１０の上面には電極１０ａが形成されており、電極１０ａには半導体装置１を構成する半導体素子２に形成されたバンプ３が接合されている。バンプ３は半田を形成材料とした半田バンプであり、半導体素子２の複数の外部接続用端子を基板１０の電極１０ａに接合して電気的に導通させる導電接合部となっている。そしてこの導電接合部によって、半導体素子２は基板１０と直接接触することなく、基板１０との間にはギャップが形成されている。なお半導体素子２としては、表面に再配線層が形成されたものでもよい。
【００２２】
次に図２を参照して、半導体装置１について説明する。図２（ａ）、（ｂ）において、半導体装置１は、半導体素子２の裏面に樹脂５によってバンパ４（構造体）を接着した構成となっており、半導体素子２の表面の縁部に沿って形成された複数の外部接続用端子である電極２ａ上には、半田のバンプ３が形成されている。
【００２３】
ここで半導体素子２は機械研磨やエッチングなどの方法によって薄化処理が行われた後の状態である。一般に、半導体素子をバンプを介して基板に実装した状態では、半導体素子の厚み寸法が小さいほど実装後の接合信頼性が優れている。これは、半導体素子２と基板の応力の差に起因してバンプ３の接合部に応力が集中しようとしても、半導体素子２自体が厚さ方向に変形（撓み）を生じることで応力を分散するからである。このため、本実施の形態では、上述のように半導体素子２を薄化処理して厚みｔ１が１０〜１５０μｍの範囲となるように設定し、厚さ方向への変形（撓み）を可能としている。
【００２４】
薄化処理は、半導体素子２の回路形成面の反対面を砥石等を用いた機械研磨によって粗加工を行い、ドライエッチングや薬液によるウェットエッチングで仕上げ加工を行う。機械研磨を行うと裏面に多数のマイクロクラックを有するダメージ層が形成される。このダメージ層は、半導体素子の抗折強度を低下させる要因となるものであるが、仕上げ加工によりこのダメージ層を除去して半導体素子２の抗折強度を高めることができる。
【００２５】
バンパ４は、半導体装置１の搭載時などのハンドリングにおいて半導体装置１を安定して保持することを容易にするとともに、基板などへ実装された後の半導体装置１を外力から保護する機能を有するものである。したがってバンパ４は、金属やセラミックまたは樹脂などの構造材を、上記機能を満たすような形状、すなわち半導体素子２よりも高い剛性を有するような厚みｔ２で、半導体素子２の外形よりも大きい外形形状に加工したものが用いられる。
【００２６】
ここで半導体素子２をバンパ４に接着する樹脂５には、低弾性係数の変形しやすい材質が用いられており、半導体素子２の厚み方向への変形を許容した状態で半導体素子２をバンパ４に接着するようになっている。これにより、半導体装置１を基板に実装した状態において、基板の変形状態に応じて半導体素子２が追従変形するようになっている。
【００２７】
図２に示すように、樹脂５は半導体素子２の全周にわたって４辺の端部からはみ出しており、はみ出した樹脂５ａは半導体素子２の側面２ｂに沿って這い上がり側面２ｂを部分的に覆うような形状となっている。この側面２ｂを覆う樹脂５ａは、半導体素子２の縁部を補強する補強部を形成している。
【００２８】
半導体素子２の縁部には、半導体ウェハをダイシングして個片の半導体素子２に切り出す際に生じた微小なクラックがそのまま残留しやすく、このクラックから破損を生じる場合がある。側面２ｂを覆う樹脂５ａは、このような微小なクラックを含んだ半導体素子２の縁部を補強するとともに、後述するように半導体装置１を基板１０に実装した状態において、基板と半導体素子２との熱変形の差によって発生する応力に起因して半導体素子２が過剰に変形するのを防止する機能を有する。
【００２９】
次に図３を参照して、半導体装置１の組立方法について説明する。図３（ａ）において、板状部材６は半導体装置１の一部を構成するバンパ４が切り離される前の中間部品である。板状部材６の上面には、仕切部６ａが設けられており、仕切部６ａで囲まれる凹部６ｂは半導体素子２が接着される半導体素子接着位置となっている。仕切部６ａは、後述するように凹部６ｂ内に半導体素子２の接着用の樹脂５を塗布する際に、樹脂５が半導体接着位置を超えて周囲に広がるのを規制するダム部となっている。
【００３０】
板状部材６の下面の仕切部６ａに対応する位置には、溝部６ｃが形成されている。溝部６ｃは、厚み寸法ｔ４の板状部材６の下面側から格子状の溝を切り込んで形成され、これにより上面からの厚み寸法ｔ３がｔ４よりも小さい肉薄部となっている。この肉薄部は、板状部材６をバンパ４に切断分離する際の切断位置と一致している。
【００３１】
次に図３（ｂ）に示すように、板状部材６の各凹部６ｂにはディスペンサ７によって樹脂５が塗布され、これにより半導体素子２接着用の樹脂５が供給される。この樹脂５の塗布において、凹部６ｂの周囲にはダム部としての仕切部６ａが設けられていることから、樹脂５が半導体接着位置を超えて周囲に広がることが防止される。
【００３２】
また塗布に際しては、塗布後に半導体素子２によって押し広げられた樹脂５が半導体素子２の端部から外側にはみ出した際に、前述のように半導体素子２の側面２ｂを覆うのに過不足がないような適正塗布量の樹脂５がディスペンサ７から吐出される。
【００３３】
この後、樹脂５が供給された板状部材６は半導体素子接着工程に送られる。この半導体素子接着工程では、図３（ｃ）、（ｄ）に示すように、半導体素子２を板状部材６に塗布された樹脂５上に搭載し、次いで樹脂５を加熱して樹脂５を熱硬化させることによって、複数の半導体素子２の裏面側を樹脂５を介して板状部材６の各凹部６ｂに整列状態で接着する。
【００３４】
半導体素子２を板状基板６に搭載する際には、図３（ｃ）に示すように、半導体素子２のバンプ３が形成された表面側を吸着ノズル８によって吸着保持し、半導体素子２の裏面を樹脂５に押し付ける。このとき、樹脂５の塗布量に応じて吸着ノズル８による押し付け高さを調整することにより、各半導体素子２の縁部外側（矢印Ａ参照）にはみ出した樹脂５が、半導体素子２の側面２ｂを這い上がって側面２ｂを覆うようにする（図２（ｂ）に示す樹脂５ａ参照）。このときダイシング時のダメージが残留しやすい半導体素子２の裏面側の端部が完全に覆われて補強されていれば、側面２ｂは完全に覆われていても、または部分的にのみ覆われていてもどちらでも良い。
【００３５】
このようにして半導体素子２が搭載された板状部材６は加熱炉に送られる。そしてここで所定温度で加熱されることにより、図３（ｄ）に示すように樹脂５が熱硬化する。このとき、各半導体素子２の縁部外側にはみ出した樹脂５は、熱硬化の過程において一時的に粘度低下することにより表面張力によって半導体素子２の側面２ｂをさらに這い上がり、側面２ｂを覆った形状のまま硬化する。これにより、樹脂５の硬化後において、図２（ｂ）に示す補強部としての樹脂５ａが形成される。
【００３６】
このようにして樹脂５が硬化した板状部材６は切断工程に送られ、ここで図３（ｅ）に示すように、半導体素子２が接着された板状部材６を回転切断刃９によって隣接する半導体素子２の間の切断位置で切断する。これにより、板状部材６が半導体素子２ごとのバンパ４に切断分離され、半導体装置１の組立が完成する。このとき、隣接する半導体素子２間の間隔よりも刃幅が小さい回転切断刃９を用いることにより、板状部材６は個片に分離された後のバンパ４が半導体素子２の端面からはみ出した形状で切断される。したがって、個片分離された半導体装置１においては、バンパ４の外形は半導体素子２の外形よりも大きくなる。
【００３７】
次に図４を参照して、半導体装置１を基板１０に搭載する電子部品搭載装置について説明する。図４において、部品供給部１１は部品トレイ１２を備えており、部品トレイ１２にはバンプ３を下向きにした姿勢の半導体装置１が格子配列で多数収容されている。部品供給部１１の側方には、転写部１３および基板保持部１６が配設されている。
【００３８】
転写部１３は転写テーブル１４を備えており、転写テーブル１４の上面にはフラックス１５が貯溜されている。基板保持部１６は基板１０を保持して位置決めする基板テーブル１７を備えている。部品供給部１１、転写部１３および基板保持部１６の上方には、ノズル１８ａを備えた搭載ヘッド１８が水平方向および上下方向に移動自在に配設されている。搭載ヘッド１８は、部品供給部１１から半導体装置１を取り出し、転写部１３にて半導体装置１にフラックス１５を塗布した後、この半導体装置１を基板１０に搭載する。
【００３９】
次に図５を参照して、半導体装置１の基板１０への実装方法について説明する。なお、本実施の形態では、バンプ３が半田で形成されている場合（半田バンプの場合）を例に説明する。まず、半導体装置１を上述の組立方法に従って組み立てて準備し、部品トレイ１２に収容した後に、部品供給部１１に配置する。次いで外部接合用端子と接続される電極１０ａが形成された基板１０を、基板保持部１６にセットする。
【００４０】
次に図５（ａ）に示すように、搭載ヘッド１８によって半導体装置１のバンパ４をノズル１８ａ（保持手段）で保持してピックアップし、この後搭載ヘッド１８は転写部１３上に移動する。そしてここで搭載ヘッド１８が上下動することにより、ノズル１８ａに保持した半導体装置１のバンプ３に、フラックス１５が転写により塗布される。
【００４１】
そしてこの後、搭載ヘッド１８は基板保持部１６に移動し、ここで基板１０上で上下動することにより、ノズル１８ａに保持した半導体装置１を基板１０の搭載位置の電極１０ａに位置合わせして搭載する。すなわち、基板保持部１６にセットされた基板１０に対して搭載ヘッド１８を相対的に移動させることにより、外部接続用用端子に形成されたバンプ３と電極１０ａを位置合わせする。
【００４２】
これにより、図５（ｂ）に示すように、フラックス１５が転写されたバンプ３が電極１０ａに着地する。そして搭載後の基板１０をリフローすることにより、図５（ｃ）に示すようにバンプ３が溶融して電極１０ａと半田接合される。これにより、位置合わせされた半導体素子２の外部接続用用端子と電極１０ａとが、導電接合部としての半田バンプによって接合される。
【００４３】
図６は，上述の実装構造における半導体素子２の変形状態を示している。本実施の形態に示すような薄化された半導体素子２をバンプ３を介して基板１０に接合した構造では、半導体素子２と基板１０の熱変形の差によって発生する応力に起因して、バンプ３から外側の範囲は基板１０側に大きく撓む傾向にある（破線で示す半導体素子２参照）。そしてこの変形に伴ってバンプ３の外側近傍の半導体素子２の下面には高いレベルの表面応力が生じ、半導体素子２を破損させる原因となる場合がある。
【００４４】
これに対し、本実施の形態に示すように、半導体素子２の側面２ｂを覆う樹脂５ａによって補強された半導体装置１を基板１０に実装した場合には、最外周のバンプ３から外側の範囲における半導体素子２の下方への撓みは大幅に低減される。すなわち、樹脂５ａは半導体素子２の側面２ｂを覆って半導体素子２の過度の曲げ変形を防止するように作用する。そしてこの作用により、半導体素子２の下方への撓み変形が防止され、半導体素子２の曲げ変形による破損を防止することができる。
【００４５】
（実施の形態２）
図７は本発明の実施の形態２の実装方法の工程説明図である。本実施の形態２は、半導体素子２に金などの良導体の金属のバンプ３Ａを形成し、バンプ３Ａを接合するための半田を、基板１０の電極１０ａ上に予め供給しておくものである。 図７（ａ）において、ノズル１８ａには金属のバンプ３Ａが形成された半導体装置１Ａが保持されている。基板保持部１６上には、基板１０が保持されており、基板１０の電極１０ａには、予め半田部２０が形成されている（図７（ｂ）参照）。半田部２０は、半田ペーストを電極１０ａに印刷する方法や、半田メッキなどで半田を電極１０ａにプリコートする方法などによって形成される。
【００４６】
この後、実施の形態１と同様の搭載動作が行われる。すなわち搭載ヘッド１８は基板保持部１６に移動し、図７（ｂ）に示すように、ノズル１８ａに保持した半導体装置１Ａを基板１０の搭載位置に位置合わせする。そしてここで搭載ヘッド１８が基板１０上で上下動することにより、図７（ｃ）に示すように、バンプ３Ａが電極１０ａ上の半田部２０に着地する。
【００４７】
そして搭載後の基板１０をリフローすることにより、半田部２０中の半田が溶融し、バンプ３Ａと電極１０ａとを半田接合する。これにより、位置合わせされた半導体素子２の外部接続用端子である電極２ａと電極１０ａとが、バンプ３Ａおよび半田部２０によって接合され導通する。すなわち、ここでは導電接合部は、外部接合用端子である電極２ａに形成されたバンプ３Ａと、このバンプ３Ａを電極１０ａに接合する半田部２０で構成されている。
【００４８】
（実施の形態３）
図８は本発明の実施の形態３の実装方法の工程説明図である。本実施の形態３では、実施の形態２と同様に半導体素子２に金などの良導体の金属のバンプ３Ａを形成し、バンプ３Ａを導電性接着剤で電極１０ａに接合するようにしている。
【００４９】
図８（ａ）において、ノズル１８ａには金属のバンプ３Ａが形成された半導体装置１Ａが保持されている。基板保持部１６上には、基板１０が保持されており、また転写テーブル１４には、導電性接着材である導電性ペースト２１が貯溜されている。
【００５０】
この後、実施の形態１と同様の実装動作が行われる。まず半導体装置１Ａをピックアップした搭載ヘッド１８は転写テーブル１４上に移動する。そしてここで搭載ヘッド１８が上下動することにより、ノズル１８ａに保持した半導体装置１Ａのバンプ３Ａに、導電性ペースト２１が転写により塗布される。
【００５１】
そしてこの後、搭載ヘッド１８は基板保持部１６に移動し基板１０上で上下動することにより、ノズル１８ａに保持した半導体装置１Ａを基板１０の搭載位置に位置合わせして搭載する。すなわち、基板保持部１６にセットされた基板１０に対して搭載ヘッド１８を相対的に移動させることにより、外部接続用端子である電極２ａに形成されたバンプ３Ａと電極１０ａを位置合わせする。これにより、図８（ｂ）に示すように、導電性ペースト２１が転写されたバンプ３Ａが電極１０ａに着地する。
【００５２】
そして搭載後の基板１０を加熱することにより、図８（ｃ）に示すように導電性ペースト２１が熱硬化してバンプ３Ａを電極１０ａに固着させるとともに電気的に導通させる。これにより、位置合わせされた半導体素子２の外部接続用端子である電極２ａと電極１０ａとが導電性ペースト２１による導電接合部で接合される。すなわち、ここでは導電接合部は、外部接合用端子である電極２ａに形成されたバンプ３Ａと、このバンプ３Ａを電極１０ａに接合する導電性ペースト２１で構成されている。
【００５３】
（実施の形態４）
図９は本発明の実施の形態４の実装方法の工程説明図である。本実施の形態４では、実施の形態２と同様に半導体素子２に金などの良導体の金属のバンプ３Ａを形成し、バンプ３Ａを固層拡散接合を利用して電極１０ａに金属接合するようにしている。
【００５４】
図９において、２４は、超音波圧着ヘッド（図示省略）に設けられた押圧ツールであり、半導体装置１Ａを保持する保持手段を兼ねている。超音波圧着ヘッドは、保持した半導体装置１Ａに超音波振動を付与する振動付与手段および半導体装置１Ａを基板１０に押圧する加圧手段を備えている。バンプ３Ａを基板１０の電極１０ａに着地させた状態で、加圧手段を駆動することにより、バンプ３Ａは電極１０ａに対して加圧される。また振動付与手段を駆動することにより、バンプ３Ａと電極１０ａとの接合面に超音波振動を印加することができる。
【００５５】
基板１０は、ヒータ２３を内蔵した押圧テーブル２２に保持されており、バンプ３Ａを基板１０の電極１０ａに着地させた状態で、ヒータ２３を加熱することにより、バンプ３Ａと電極１０ａとの接合面を加熱することができるようになっている。金属接合のための圧着条件としては、加圧と加熱とを組み合わせた条件、または加圧と超音波振動付与とを組み合わせた条件、さらには、加圧、加熱に加えて超音波振動付与を併用した条件のいずれかを選択することができる。
【００５６】
このような圧着条件にて、バンプ３Ａを電極１０ａに対して押圧した状態を所定時間保持することにより、バンプ３Ａと電極１０ａとの金属接触面は固層拡散接合により金属接合される。すなわちここでは、導電接合部は、外部接合用端子である電極２ａに形成されたバンプ３Ａを電極１０ａに金属接合して構成されている。
【００５７】
【発明の効果】
本発明によれば、半導体素子の裏面にこの半導体素子よりも高い剛性を有し且つ半導体素子の外形よりも大きな外形を有する構造体を樹脂で接着して半導体素子の側面を樹脂で覆い、この半導体素子の縁部が基板と半導体素子との熱変形の差によって発生する応力に起因して過剰に変形するのを防止する補強部を形成したので、薄化された半導体素子を基板に実装した実装構造において、外縁部近傍に発生する半導体素子の破損を防止して、信頼性を確保することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の実装構造の断面図
【図２】（ａ）本発明の実施の形態１の半導体装置の斜視図
（ｂ）本発明の実施の形態１の半導体装置の部分断面図
【図３】本発明の実施の形態１の半導体装置の組立方法の工程説明図
【図４】本発明の実施の形態１の電子部品搭載装置の斜視図
【図５】本発明の実施の形態１の実装方法の工程説明図
【図６】本発明の実施の形態１の実装構造の部分断面図
【図７】本発明の実施の形態２の半導体装置の組立方法の工程説明図
【図８】本発明の実施の形態３の半導体装置の組立方法の工程説明図
【図９】本発明の実施の形態４の半導体装置の組立方法の工程説明図
【図１０】（ａ）従来の実装構造の断面図
（ｂ）従来の実装構造における半導体素子の変形状態を示す図
【符号の説明】
１，１Ａ 半導体装置
２ 半導体素子
２ａ 電極
２ｂ 側面
３，３Ａ バンプ
４ バンパ
５ 樹脂
１５ フラックス
２０ 半田部
２１ 導電性ペースト
【発明の属する技術分野】
本発明は、半導体素子の表面に形成された複数の外部接続用端子を導電接合部によって基板の電極に接続する実装方法に関するものである。
【０００２】
【従来の技術】
半導体素子をパッケージングして製造される電子部品を回路基板に実装する電子部品実装構造として、電子部品に形成された半田バンプなどの突出電極を回路基板に接合した構造が知られている。このような実装構造において、実装後の接合信頼性を実現する上で求められるヒートサイクル時の応力レベルの低減、すなわち実装後の環境温度変化によって半導体素子とワークとの熱膨張率の差に起因して半導体素子と半田バンプとの接合部に発生する応力を低く抑えることを目的として、半導体素子を１５０μｍ以下に極力薄くする試みが進行している。
【０００３】
このような薄化された半導体素子より成る実装構造について、図面を参照して説明する。図１０（ａ）は、従来の実装構造の断面図、図１０（ｂ）は、従来の電子部品実装構造における半導体素子の変形状態を示す図である。図１０（ａ）において、基板１０には半導体装置１が実装されており、基板１０の上面に形成された電極１０ａには、半導体素子２の回路形成面に半田を形成材料として設けられたバンプ３が接合されている。半導体素子２は、前述のように半導体素子とバンプとの接合部に発生する応力を低く抑えることを目的として薄化処理されている。
【０００４】
図１０（ｂ）は、このような薄化処理された半導体素子２を有する半導体装置１を基板１０に実装して成る電子部品実装構造において、リフロー後の基板１０に熱収縮応力が生じた状態を示している。半導体素子２は薄化されて撓みやすいため、基板１０の収縮変位に応じて半導体素子２が追従して変形する。そして薄化の程度を進めて１５０μｍ以下の厚みの半導体素子２を用いた実装構造では、半導体素子２の撓み変形は各バンプ３間で半導体素子２が凹状となる撓み形状を示すようになり（矢印ａ参照）、薄化が進行するほど良好な追従性が実現されていることが判る。そしてこれにより、半導体素子２とバンプ３との接合部に発生する応力のレベルを有効に低減されることが実証されている。
【０００５】
【発明が解決しようとする課題】
しかしながら上記薄化された半導体素子２より成る電子部品実装構造においては、以下のような不具合が実証的にまた数値解析によって確認されている。図１０（ｂ）に示すように、半導体素子２は最外周のバンプ３の外側で撓みが急激に増大し（矢印ｂ参照）、最外周のバンプ３外側近傍の半導体素子２の下面にクラックが発生し、半導体素子２がこのクラックから破断するという現象が生じる。すなわち、半導体素子の薄化を進めると、半田バンプに生じる応力は低下するものの、半導体素子の外縁部近傍の局部的な破損が発生するという問題点があった。
【０００６】
そこで本発明は、薄化された半導体素子を基板に実装した実装構造において、外縁部近傍に発生する半導体素子の破損を防止して、信頼性を確保することができる実装方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１記載の実装方法は、表面に複数の外部接続用端子が形成された半導体素子の裏面にこの半導体素子よりも高い剛性を有し且つ半導体素子の外形よりも大きな外形を有する板状の構造体をこの構造体に塗布された熱硬化する樹脂によって接着する実装方法であって、前記半導体素子を前記構造体に搭載する際に前記半導体素子の縁部外側にはみ出して前記半導体素子の側面を這い上った前記樹脂で半導体素子の側面を覆うことによりこの半導体素子の縁部を補強する補強部を有する半導体素子を準備する工程と、前記外部接合用端子と接続される電極が形成された基板を基板保持部にセットする工程と、前記構造体を保持手段で保持して基板保持部にセットされた基板に対して相対的に移動させることにより前記外部接続用用端子と前記電極を位置合わせする工程と、位置合わせされた外部接続用用端子と電極とを導電接合部で接合する工程とを含む。
【００１５】
請求項２記載の実装方法は、請求項１記載の実装方法であって、前記接合する工程において、前記外部接合用端子に形成された半田バンプを加熱により溶融させて前記基板の電極に接合する。
【００１６】
請求項３記載の実装方法は、請求項１記載の実装方法であって、前記接合する工程において、前記外部接合用端子に形成されたバンプを半田で前記基板の電極に接合する。
【００１７】
請求項４記載の実装方法は、請求項１記載の実装方法であって、前記接合する工程において、前記外部接合用端子に形成されたバンプを導電性接着材で前記基板の電極に接合する。
【００１８】
請求項５記載の実装方法は、請求項１記載の実装方法であって、前記接合する工程において、前記外部接合用端子に形成されたバンプを前記基板の電極に金属接合する。
【００１９】
本発明によれば、半導体素子の裏面にこの半導体素子よりも高い剛性を有し且つ半導体素子の外形よりも大きな外形を有する構造体を樹脂で接着して半導体素子の側面を樹脂で覆い、この半導体素子の縁部が基板と半導体素子との熱変形の差によって発生する応力に起因して過剰に変形するのを防止する補強部とすることにより、薄化された半導体素子を基板に実装した実装構造において、外縁部近傍に発生する半導体素子の破損を防止して、信頼性を確保することができる。
【００２０】
【発明の実施の形態】
（実施の形態１）
図１は本発明の実施の形態１の実装構造の断面図、図２（ａ）は本発明の実施の形態１の半導体装置の斜視図、図２（ｂ）は本発明の実施の形態１の半導体装置の部分断面図、図３は本発明の実施の形態１の半導体装置の組立方法の工程説明図、図４は本発明の実施の形態１の電子部品搭載装置の斜視図、図５は本発明の実施の形態１の実装方法の工程説明図、図６は本発明の実施の形態１の実装構造の部分断面図である。
【００２１】
まず図１を参照して実装構造について説明する。図１において、基板１０の上面には電極１０ａが形成されており、電極１０ａには半導体装置１を構成する半導体素子２に形成されたバンプ３が接合されている。バンプ３は半田を形成材料とした半田バンプであり、半導体素子２の複数の外部接続用端子を基板１０の電極１０ａに接合して電気的に導通させる導電接合部となっている。そしてこの導電接合部によって、半導体素子２は基板１０と直接接触することなく、基板１０との間にはギャップが形成されている。なお半導体素子２としては、表面に再配線層が形成されたものでもよい。
【００２２】
次に図２を参照して、半導体装置１について説明する。図２（ａ）、（ｂ）において、半導体装置１は、半導体素子２の裏面に樹脂５によってバンパ４（構造体）を接着した構成となっており、半導体素子２の表面の縁部に沿って形成された複数の外部接続用端子である電極２ａ上には、半田のバンプ３が形成されている。
【００２３】
ここで半導体素子２は機械研磨やエッチングなどの方法によって薄化処理が行われた後の状態である。一般に、半導体素子をバンプを介して基板に実装した状態では、半導体素子の厚み寸法が小さいほど実装後の接合信頼性が優れている。これは、半導体素子２と基板の応力の差に起因してバンプ３の接合部に応力が集中しようとしても、半導体素子２自体が厚さ方向に変形（撓み）を生じることで応力を分散するからである。このため、本実施の形態では、上述のように半導体素子２を薄化処理して厚みｔ１が１０〜１５０μｍの範囲となるように設定し、厚さ方向への変形（撓み）を可能としている。
【００２４】
薄化処理は、半導体素子２の回路形成面の反対面を砥石等を用いた機械研磨によって粗加工を行い、ドライエッチングや薬液によるウェットエッチングで仕上げ加工を行う。機械研磨を行うと裏面に多数のマイクロクラックを有するダメージ層が形成される。このダメージ層は、半導体素子の抗折強度を低下させる要因となるものであるが、仕上げ加工によりこのダメージ層を除去して半導体素子２の抗折強度を高めることができる。
【００２５】
バンパ４は、半導体装置１の搭載時などのハンドリングにおいて半導体装置１を安定して保持することを容易にするとともに、基板などへ実装された後の半導体装置１を外力から保護する機能を有するものである。したがってバンパ４は、金属やセラミックまたは樹脂などの構造材を、上記機能を満たすような形状、すなわち半導体素子２よりも高い剛性を有するような厚みｔ２で、半導体素子２の外形よりも大きい外形形状に加工したものが用いられる。
【００２６】
ここで半導体素子２をバンパ４に接着する樹脂５には、低弾性係数の変形しやすい材質が用いられており、半導体素子２の厚み方向への変形を許容した状態で半導体素子２をバンパ４に接着するようになっている。これにより、半導体装置１を基板に実装した状態において、基板の変形状態に応じて半導体素子２が追従変形するようになっている。
【００２７】
図２に示すように、樹脂５は半導体素子２の全周にわたって４辺の端部からはみ出しており、はみ出した樹脂５ａは半導体素子２の側面２ｂに沿って這い上がり側面２ｂを部分的に覆うような形状となっている。この側面２ｂを覆う樹脂５ａは、半導体素子２の縁部を補強する補強部を形成している。
【００２８】
半導体素子２の縁部には、半導体ウェハをダイシングして個片の半導体素子２に切り出す際に生じた微小なクラックがそのまま残留しやすく、このクラックから破損を生じる場合がある。側面２ｂを覆う樹脂５ａは、このような微小なクラックを含んだ半導体素子２の縁部を補強するとともに、後述するように半導体装置１を基板１０に実装した状態において、基板と半導体素子２との熱変形の差によって発生する応力に起因して半導体素子２が過剰に変形するのを防止する機能を有する。
【００２９】
次に図３を参照して、半導体装置１の組立方法について説明する。図３（ａ）において、板状部材６は半導体装置１の一部を構成するバンパ４が切り離される前の中間部品である。板状部材６の上面には、仕切部６ａが設けられており、仕切部６ａで囲まれる凹部６ｂは半導体素子２が接着される半導体素子接着位置となっている。仕切部６ａは、後述するように凹部６ｂ内に半導体素子２の接着用の樹脂５を塗布する際に、樹脂５が半導体接着位置を超えて周囲に広がるのを規制するダム部となっている。
【００３０】
板状部材６の下面の仕切部６ａに対応する位置には、溝部６ｃが形成されている。溝部６ｃは、厚み寸法ｔ４の板状部材６の下面側から格子状の溝を切り込んで形成され、これにより上面からの厚み寸法ｔ３がｔ４よりも小さい肉薄部となっている。この肉薄部は、板状部材６をバンパ４に切断分離する際の切断位置と一致している。
【００３１】
次に図３（ｂ）に示すように、板状部材６の各凹部６ｂにはディスペンサ７によって樹脂５が塗布され、これにより半導体素子２接着用の樹脂５が供給される。この樹脂５の塗布において、凹部６ｂの周囲にはダム部としての仕切部６ａが設けられていることから、樹脂５が半導体接着位置を超えて周囲に広がることが防止される。
【００３２】
また塗布に際しては、塗布後に半導体素子２によって押し広げられた樹脂５が半導体素子２の端部から外側にはみ出した際に、前述のように半導体素子２の側面２ｂを覆うのに過不足がないような適正塗布量の樹脂５がディスペンサ７から吐出される。
【００３３】
この後、樹脂５が供給された板状部材６は半導体素子接着工程に送られる。この半導体素子接着工程では、図３（ｃ）、（ｄ）に示すように、半導体素子２を板状部材６に塗布された樹脂５上に搭載し、次いで樹脂５を加熱して樹脂５を熱硬化させることによって、複数の半導体素子２の裏面側を樹脂５を介して板状部材６の各凹部６ｂに整列状態で接着する。
【００３４】
半導体素子２を板状基板６に搭載する際には、図３（ｃ）に示すように、半導体素子２のバンプ３が形成された表面側を吸着ノズル８によって吸着保持し、半導体素子２の裏面を樹脂５に押し付ける。このとき、樹脂５の塗布量に応じて吸着ノズル８による押し付け高さを調整することにより、各半導体素子２の縁部外側（矢印Ａ参照）にはみ出した樹脂５が、半導体素子２の側面２ｂを這い上がって側面２ｂを覆うようにする（図２（ｂ）に示す樹脂５ａ参照）。このときダイシング時のダメージが残留しやすい半導体素子２の裏面側の端部が完全に覆われて補強されていれば、側面２ｂは完全に覆われていても、または部分的にのみ覆われていてもどちらでも良い。
【００３５】
このようにして半導体素子２が搭載された板状部材６は加熱炉に送られる。そしてここで所定温度で加熱されることにより、図３（ｄ）に示すように樹脂５が熱硬化する。このとき、各半導体素子２の縁部外側にはみ出した樹脂５は、熱硬化の過程において一時的に粘度低下することにより表面張力によって半導体素子２の側面２ｂをさらに這い上がり、側面２ｂを覆った形状のまま硬化する。これにより、樹脂５の硬化後において、図２（ｂ）に示す補強部としての樹脂５ａが形成される。
【００３６】
このようにして樹脂５が硬化した板状部材６は切断工程に送られ、ここで図３（ｅ）に示すように、半導体素子２が接着された板状部材６を回転切断刃９によって隣接する半導体素子２の間の切断位置で切断する。これにより、板状部材６が半導体素子２ごとのバンパ４に切断分離され、半導体装置１の組立が完成する。このとき、隣接する半導体素子２間の間隔よりも刃幅が小さい回転切断刃９を用いることにより、板状部材６は個片に分離された後のバンパ４が半導体素子２の端面からはみ出した形状で切断される。したがって、個片分離された半導体装置１においては、バンパ４の外形は半導体素子２の外形よりも大きくなる。
【００３７】
次に図４を参照して、半導体装置１を基板１０に搭載する電子部品搭載装置について説明する。図４において、部品供給部１１は部品トレイ１２を備えており、部品トレイ１２にはバンプ３を下向きにした姿勢の半導体装置１が格子配列で多数収容されている。部品供給部１１の側方には、転写部１３および基板保持部１６が配設されている。
【００３８】
転写部１３は転写テーブル１４を備えており、転写テーブル１４の上面にはフラックス１５が貯溜されている。基板保持部１６は基板１０を保持して位置決めする基板テーブル１７を備えている。部品供給部１１、転写部１３および基板保持部１６の上方には、ノズル１８ａを備えた搭載ヘッド１８が水平方向および上下方向に移動自在に配設されている。搭載ヘッド１８は、部品供給部１１から半導体装置１を取り出し、転写部１３にて半導体装置１にフラックス１５を塗布した後、この半導体装置１を基板１０に搭載する。
【００３９】
次に図５を参照して、半導体装置１の基板１０への実装方法について説明する。なお、本実施の形態では、バンプ３が半田で形成されている場合（半田バンプの場合）を例に説明する。まず、半導体装置１を上述の組立方法に従って組み立てて準備し、部品トレイ１２に収容した後に、部品供給部１１に配置する。次いで外部接合用端子と接続される電極１０ａが形成された基板１０を、基板保持部１６にセットする。
【００４０】
次に図５（ａ）に示すように、搭載ヘッド１８によって半導体装置１のバンパ４をノズル１８ａ（保持手段）で保持してピックアップし、この後搭載ヘッド１８は転写部１３上に移動する。そしてここで搭載ヘッド１８が上下動することにより、ノズル１８ａに保持した半導体装置１のバンプ３に、フラックス１５が転写により塗布される。
【００４１】
そしてこの後、搭載ヘッド１８は基板保持部１６に移動し、ここで基板１０上で上下動することにより、ノズル１８ａに保持した半導体装置１を基板１０の搭載位置の電極１０ａに位置合わせして搭載する。すなわち、基板保持部１６にセットされた基板１０に対して搭載ヘッド１８を相対的に移動させることにより、外部接続用用端子に形成されたバンプ３と電極１０ａを位置合わせする。
【００４２】
これにより、図５（ｂ）に示すように、フラックス１５が転写されたバンプ３が電極１０ａに着地する。そして搭載後の基板１０をリフローすることにより、図５（ｃ）に示すようにバンプ３が溶融して電極１０ａと半田接合される。これにより、位置合わせされた半導体素子２の外部接続用用端子と電極１０ａとが、導電接合部としての半田バンプによって接合される。
【００４３】
図６は，上述の実装構造における半導体素子２の変形状態を示している。本実施の形態に示すような薄化された半導体素子２をバンプ３を介して基板１０に接合した構造では、半導体素子２と基板１０の熱変形の差によって発生する応力に起因して、バンプ３から外側の範囲は基板１０側に大きく撓む傾向にある（破線で示す半導体素子２参照）。そしてこの変形に伴ってバンプ３の外側近傍の半導体素子２の下面には高いレベルの表面応力が生じ、半導体素子２を破損させる原因となる場合がある。
【００４４】
これに対し、本実施の形態に示すように、半導体素子２の側面２ｂを覆う樹脂５ａによって補強された半導体装置１を基板１０に実装した場合には、最外周のバンプ３から外側の範囲における半導体素子２の下方への撓みは大幅に低減される。すなわち、樹脂５ａは半導体素子２の側面２ｂを覆って半導体素子２の過度の曲げ変形を防止するように作用する。そしてこの作用により、半導体素子２の下方への撓み変形が防止され、半導体素子２の曲げ変形による破損を防止することができる。
【００４５】
（実施の形態２）
図７は本発明の実施の形態２の実装方法の工程説明図である。本実施の形態２は、半導体素子２に金などの良導体の金属のバンプ３Ａを形成し、バンプ３Ａを接合するための半田を、基板１０の電極１０ａ上に予め供給しておくものである。 図７（ａ）において、ノズル１８ａには金属のバンプ３Ａが形成された半導体装置１Ａが保持されている。基板保持部１６上には、基板１０が保持されており、基板１０の電極１０ａには、予め半田部２０が形成されている（図７（ｂ）参照）。半田部２０は、半田ペーストを電極１０ａに印刷する方法や、半田メッキなどで半田を電極１０ａにプリコートする方法などによって形成される。
【００４６】
この後、実施の形態１と同様の搭載動作が行われる。すなわち搭載ヘッド１８は基板保持部１６に移動し、図７（ｂ）に示すように、ノズル１８ａに保持した半導体装置１Ａを基板１０の搭載位置に位置合わせする。そしてここで搭載ヘッド１８が基板１０上で上下動することにより、図７（ｃ）に示すように、バンプ３Ａが電極１０ａ上の半田部２０に着地する。
【００４７】
そして搭載後の基板１０をリフローすることにより、半田部２０中の半田が溶融し、バンプ３Ａと電極１０ａとを半田接合する。これにより、位置合わせされた半導体素子２の外部接続用端子である電極２ａと電極１０ａとが、バンプ３Ａおよび半田部２０によって接合され導通する。すなわち、ここでは導電接合部は、外部接合用端子である電極２ａに形成されたバンプ３Ａと、このバンプ３Ａを電極１０ａに接合する半田部２０で構成されている。
【００４８】
（実施の形態３）
図８は本発明の実施の形態３の実装方法の工程説明図である。本実施の形態３では、実施の形態２と同様に半導体素子２に金などの良導体の金属のバンプ３Ａを形成し、バンプ３Ａを導電性接着剤で電極１０ａに接合するようにしている。
【００４９】
図８（ａ）において、ノズル１８ａには金属のバンプ３Ａが形成された半導体装置１Ａが保持されている。基板保持部１６上には、基板１０が保持されており、また転写テーブル１４には、導電性接着材である導電性ペースト２１が貯溜されている。
【００５０】
この後、実施の形態１と同様の実装動作が行われる。まず半導体装置１Ａをピックアップした搭載ヘッド１８は転写テーブル１４上に移動する。そしてここで搭載ヘッド１８が上下動することにより、ノズル１８ａに保持した半導体装置１Ａのバンプ３Ａに、導電性ペースト２１が転写により塗布される。
【００５１】
そしてこの後、搭載ヘッド１８は基板保持部１６に移動し基板１０上で上下動することにより、ノズル１８ａに保持した半導体装置１Ａを基板１０の搭載位置に位置合わせして搭載する。すなわち、基板保持部１６にセットされた基板１０に対して搭載ヘッド１８を相対的に移動させることにより、外部接続用端子である電極２ａに形成されたバンプ３Ａと電極１０ａを位置合わせする。これにより、図８（ｂ）に示すように、導電性ペースト２１が転写されたバンプ３Ａが電極１０ａに着地する。
【００５２】
そして搭載後の基板１０を加熱することにより、図８（ｃ）に示すように導電性ペースト２１が熱硬化してバンプ３Ａを電極１０ａに固着させるとともに電気的に導通させる。これにより、位置合わせされた半導体素子２の外部接続用端子である電極２ａと電極１０ａとが導電性ペースト２１による導電接合部で接合される。すなわち、ここでは導電接合部は、外部接合用端子である電極２ａに形成されたバンプ３Ａと、このバンプ３Ａを電極１０ａに接合する導電性ペースト２１で構成されている。
【００５３】
（実施の形態４）
図９は本発明の実施の形態４の実装方法の工程説明図である。本実施の形態４では、実施の形態２と同様に半導体素子２に金などの良導体の金属のバンプ３Ａを形成し、バンプ３Ａを固層拡散接合を利用して電極１０ａに金属接合するようにしている。
【００５４】
図９において、２４は、超音波圧着ヘッド（図示省略）に設けられた押圧ツールであり、半導体装置１Ａを保持する保持手段を兼ねている。超音波圧着ヘッドは、保持した半導体装置１Ａに超音波振動を付与する振動付与手段および半導体装置１Ａを基板１０に押圧する加圧手段を備えている。バンプ３Ａを基板１０の電極１０ａに着地させた状態で、加圧手段を駆動することにより、バンプ３Ａは電極１０ａに対して加圧される。また振動付与手段を駆動することにより、バンプ３Ａと電極１０ａとの接合面に超音波振動を印加することができる。
【００５５】
基板１０は、ヒータ２３を内蔵した押圧テーブル２２に保持されており、バンプ３Ａを基板１０の電極１０ａに着地させた状態で、ヒータ２３を加熱することにより、バンプ３Ａと電極１０ａとの接合面を加熱することができるようになっている。金属接合のための圧着条件としては、加圧と加熱とを組み合わせた条件、または加圧と超音波振動付与とを組み合わせた条件、さらには、加圧、加熱に加えて超音波振動付与を併用した条件のいずれかを選択することができる。
【００５６】
このような圧着条件にて、バンプ３Ａを電極１０ａに対して押圧した状態を所定時間保持することにより、バンプ３Ａと電極１０ａとの金属接触面は固層拡散接合により金属接合される。すなわちここでは、導電接合部は、外部接合用端子である電極２ａに形成されたバンプ３Ａを電極１０ａに金属接合して構成されている。
【００５７】
【発明の効果】
本発明によれば、半導体素子の裏面にこの半導体素子よりも高い剛性を有し且つ半導体素子の外形よりも大きな外形を有する構造体を樹脂で接着して半導体素子の側面を樹脂で覆い、この半導体素子の縁部が基板と半導体素子との熱変形の差によって発生する応力に起因して過剰に変形するのを防止する補強部を形成したので、薄化された半導体素子を基板に実装した実装構造において、外縁部近傍に発生する半導体素子の破損を防止して、信頼性を確保することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の実装構造の断面図
【図２】（ａ）本発明の実施の形態１の半導体装置の斜視図
（ｂ）本発明の実施の形態１の半導体装置の部分断面図
【図３】本発明の実施の形態１の半導体装置の組立方法の工程説明図
【図４】本発明の実施の形態１の電子部品搭載装置の斜視図
【図５】本発明の実施の形態１の実装方法の工程説明図
【図６】本発明の実施の形態１の実装構造の部分断面図
【図７】本発明の実施の形態２の半導体装置の組立方法の工程説明図
【図８】本発明の実施の形態３の半導体装置の組立方法の工程説明図
【図９】本発明の実施の形態４の半導体装置の組立方法の工程説明図
【図１０】（ａ）従来の実装構造の断面図
（ｂ）従来の実装構造における半導体素子の変形状態を示す図
【符号の説明】
１，１Ａ 半導体装置
２ 半導体素子
２ａ 電極
２ｂ 側面
３，３Ａ バンプ
４ バンパ
５ 樹脂
１５ フラックス
２０ 半田部
２１ 導電性ペースト
Claims (5)
- 表面に複数の外部接続用端子が形成された半導体素子の裏面にこの半導体素子よりも高い剛性を有し且つ半導体素子の外形よりも大きな外形を有する板状の構造体をこの構造体に塗布された熱硬化する樹脂によって接着する実装方法であって、前記半導体素子を前記構造体に搭載する際に前記半導体素子の縁部外側にはみ出して前記半導体素子の側面を這い上った前記樹脂で半導体素子の側面を覆うことによりこの半導体素子の縁部を補強する補強部を有する半導体素子を準備する工程と、前記外部接合用端子と接続される電極が形成された基板を基板保持部にセットする工程と、前記構造体を保持手段で保持して基板保持部にセットされた基板に対して相対的に移動させることにより前記外部接続用用端子と前記電極を位置合わせする工程と、位置合わせされた外部接続用用端子と電極とを導電接合部で接合する工程とを含むことを特徴とする実装方法。
- 前記接合する工程において、前記外部接合用端子に形成された半田バンプを加熱により溶融させて前記基板の電極に接合することを特徴とする請求項１記載の実装方法。
- 前記接合する工程において、前記外部接合用端子に形成されたバンプを半田で前記基板の電極に接合することを特徴とする請求項１記載の実装方法。
- 前記接合する工程において、前記外部接合用端子に形成されたバンプを導電性接着材で前記基板の電極に接合することを特徴とする請求項１記載の実装方法。
- 前記接合する工程において、前記外部接合用端子に形成されたバンプを前記基板の電極に金属接合することを特徴とする請求項１記載の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114537A JP3870827B2 (ja) | 2002-04-17 | 2002-04-17 | 実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114537A JP3870827B2 (ja) | 2002-04-17 | 2002-04-17 | 実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309218A JP2003309218A (ja) | 2003-10-31 |
| JP3870827B2 true JP3870827B2 (ja) | 2007-01-24 |
Family
ID=29396311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002114537A Expired - Lifetime JP3870827B2 (ja) | 2002-04-17 | 2002-04-17 | 実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3870827B2 (ja) |
-
2002
- 2002-04-17 JP JP2002114537A patent/JP3870827B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309218A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050282374A1 (en) | Method of forming a thin wafer stack for a wafer level package | |
| JP4692101B2 (ja) | 部品接合方法 | |
| JP2007067175A (ja) | 半導体装置の製造方法 | |
| KR100618616B1 (ko) | 카메라모듈의 하우징 조립방법 | |
| JP3870827B2 (ja) | 実装方法 | |
| KR100593407B1 (ko) | 반도체 장치 및 반도체 장치의 조립 방법 | |
| JP2647047B2 (ja) | 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤 | |
| US20060175939A1 (en) | Piezoelectric device and method of producing the same | |
| JP4248441B2 (ja) | 超音波フリップチップ実装方法 | |
| US20040080047A1 (en) | Semiconductor device and resin binder for assembling semiconductor device | |
| TWI619215B (zh) | 半導體安裝設備之加熱頭座及用於半導體之接合方法 | |
| JP3925389B2 (ja) | 半導体装置組立用の樹脂接着材 | |
| JP5146296B2 (ja) | パワーモジュール用基板の製造方法 | |
| KR101093060B1 (ko) | 범프 부착 전자 부품의 실장 방법 및 구조 | |
| JP3894097B2 (ja) | 半導体装置 | |
| JP3826831B2 (ja) | 半導体装置の組立方法 | |
| JP5018675B2 (ja) | 半導体装置 | |
| JP3733950B2 (ja) | 半導体装置の組立方法 | |
| JP3850351B2 (ja) | 電子部品素子の実装方法 | |
| JP3580240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06151507A (ja) | 回路基板上の端子電極とその形成方法及び実装体 | |
| JP4144553B2 (ja) | 半導体装置の製造方法 | |
| JP2006237635A (ja) | 半導体装置の組立方法 | |
| JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
| JP5626460B2 (ja) | 電子部品モジュールの製造方法及び電子部品モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061009 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3870827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |