JP2003309218A - 実装構造および実装方法 - Google Patents
実装構造および実装方法Info
- Publication number
- JP2003309218A JP2003309218A JP2002114537A JP2002114537A JP2003309218A JP 2003309218 A JP2003309218 A JP 2003309218A JP 2002114537 A JP2002114537 A JP 2002114537A JP 2002114537 A JP2002114537 A JP 2002114537A JP 2003309218 A JP2003309218 A JP 2003309218A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- bonding
- mounting structure
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 薄化された半導体素子を基板に実装した実装
構造において、外縁部近傍に発生する半導体素子の破損
を防止して、信頼性を確保することができる実装構造お
よび実装方法を提供することを目的とする。 【解決手段】 半導体素子２に形成された複数の外部接
続用端子である電極２ａを導電接合部としてのバンプ３
によって基板１０の電極１０ａに接続した実装構造にお
いて、半導体素子２の裏面に半導体素子２よりも高い剛
性を有し且つ半導体素子２の外形よりも大きな外形を有
するバンパ４を樹脂５で接着し、樹脂５で半導体素子２
の側面２ｂを覆うことによりこの半導体素子２の縁部が
基板１０と半導体素子２との熱変形の差によって発生す
る応力に起因して過剰に変形するのを防止する補強部と
した。これにより、実装状態において半導体素子２の外
縁部近傍に発生する破損を防止して、信頼性を確保する
ことができる。
構造において、外縁部近傍に発生する半導体素子の破損
を防止して、信頼性を確保することができる実装構造お
よび実装方法を提供することを目的とする。 【解決手段】 半導体素子２に形成された複数の外部接
続用端子である電極２ａを導電接合部としてのバンプ３
によって基板１０の電極１０ａに接続した実装構造にお
いて、半導体素子２の裏面に半導体素子２よりも高い剛
性を有し且つ半導体素子２の外形よりも大きな外形を有
するバンパ４を樹脂５で接着し、樹脂５で半導体素子２
の側面２ｂを覆うことによりこの半導体素子２の縁部が
基板１０と半導体素子２との熱変形の差によって発生す
る応力に起因して過剰に変形するのを防止する補強部と
した。これにより、実装状態において半導体素子２の外
縁部近傍に発生する破損を防止して、信頼性を確保する
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の表面
に形成された複数の外部接続用端子を導電接合部によっ
て基板の電極に接続した実装構造および実装方法に関す
るものである。
に形成された複数の外部接続用端子を導電接合部によっ
て基板の電極に接続した実装構造および実装方法に関す
るものである。
【０００２】
【従来の技術】半導体素子をパッケージングして製造さ
れる電子部品を回路基板に実装する電子部品実装構造と
して、電子部品に形成された半田バンプなどの突出電極
を回路基板に接合した構造が知られている。このような
実装構造において、実装後の接合信頼性を実現する上で
求められるヒートサイクル時の応力レベルの低減、すな
わち実装後の環境温度変化によって半導体素子とワーク
との熱膨張率の差に起因して半導体素子と半田バンプと
の接合部に発生する応力を低く抑えることを目的とし
て、半導体素子を１５０μｍ以下に極力薄くする試みが
進行している。
れる電子部品を回路基板に実装する電子部品実装構造と
して、電子部品に形成された半田バンプなどの突出電極
を回路基板に接合した構造が知られている。このような
実装構造において、実装後の接合信頼性を実現する上で
求められるヒートサイクル時の応力レベルの低減、すな
わち実装後の環境温度変化によって半導体素子とワーク
との熱膨張率の差に起因して半導体素子と半田バンプと
の接合部に発生する応力を低く抑えることを目的とし
て、半導体素子を１５０μｍ以下に極力薄くする試みが
進行している。
【０００３】このような薄化された半導体素子より成る
実装構造について、図面を参照して説明する。図１０
（ａ）は、従来の実装構造の断面図、図１０（ｂ）は、
従来の電子部品実装構造における半導体素子の変形状態
を示す図である。図１０（ａ）において、基板１０には
半導体装置１が実装されており、基板１０の上面に形成
された電極１０ａには、半導体素子２の回路形成面に半
田を形成材料として設けられたバンプ３が接合されてい
る。半導体素子２は、前述のように半導体素子とバンプ
との接合部に発生する応力を低く抑えることを目的とし
て薄化処理されている。
実装構造について、図面を参照して説明する。図１０
（ａ）は、従来の実装構造の断面図、図１０（ｂ）は、
従来の電子部品実装構造における半導体素子の変形状態
を示す図である。図１０（ａ）において、基板１０には
半導体装置１が実装されており、基板１０の上面に形成
された電極１０ａには、半導体素子２の回路形成面に半
田を形成材料として設けられたバンプ３が接合されてい
る。半導体素子２は、前述のように半導体素子とバンプ
との接合部に発生する応力を低く抑えることを目的とし
て薄化処理されている。
【０００４】図１０（ｂ）は、このような薄化処理され
た半導体素子２を有する半導体装置１を基板１０に実装
して成る電子部品実装構造において、リフロー後の基板
１０に熱収縮応力が生じた状態を示している。半導体素
子２は薄化されて撓みやすいため、基板１０の収縮変位
に応じて半導体素子２が追従して変形する。そして薄化
の程度を進めて１５０μｍ以下の厚みの半導体素子２を
用いた実装構造では、半導体素子２の撓み変形は各バン
プ３間で半導体素子２が凹状となる撓み形状を示すよう
になり（矢印ａ参照）、薄化が進行するほど良好な追従
性が実現されていることが判る。そしてこれにより、半
導体素子２とバンプ３との接合部に発生する応力のレベ
ルを有効に低減されることが実証されている。
た半導体素子２を有する半導体装置１を基板１０に実装
して成る電子部品実装構造において、リフロー後の基板
１０に熱収縮応力が生じた状態を示している。半導体素
子２は薄化されて撓みやすいため、基板１０の収縮変位
に応じて半導体素子２が追従して変形する。そして薄化
の程度を進めて１５０μｍ以下の厚みの半導体素子２を
用いた実装構造では、半導体素子２の撓み変形は各バン
プ３間で半導体素子２が凹状となる撓み形状を示すよう
になり（矢印ａ参照）、薄化が進行するほど良好な追従
性が実現されていることが判る。そしてこれにより、半
導体素子２とバンプ３との接合部に発生する応力のレベ
ルを有効に低減されることが実証されている。
【０００５】
【発明が解決しようとする課題】しかしながら上記薄化
された半導体素子２より成る電子部品実装構造において
は、以下のような不具合が実証的にまた数値解析によっ
て確認されている。図１０（ｂ）に示すように、半導体
素子２は最外周のバンプ３の外側で撓みが急激に増大し
（矢印ｂ参照）、最外周のバンプ３外側近傍の半導体素
子２の下面にクラックが発生し、半導体素子２がこのク
ラックから破断するという現象が生じる。すなわち、半
導体素子の薄化を進めると、半田バンプに生じる応力は
低下するものの、半導体素子の外縁部近傍の局部的な破
損が発生するという問題点があった。
された半導体素子２より成る電子部品実装構造において
は、以下のような不具合が実証的にまた数値解析によっ
て確認されている。図１０（ｂ）に示すように、半導体
素子２は最外周のバンプ３の外側で撓みが急激に増大し
（矢印ｂ参照）、最外周のバンプ３外側近傍の半導体素
子２の下面にクラックが発生し、半導体素子２がこのク
ラックから破断するという現象が生じる。すなわち、半
導体素子の薄化を進めると、半田バンプに生じる応力は
低下するものの、半導体素子の外縁部近傍の局部的な破
損が発生するという問題点があった。
【０００６】そこで本発明は、薄化された半導体素子を
基板に実装した実装構造において、外縁部近傍に発生す
る半導体素子の破損を防止して、信頼性を確保すること
ができる実装構造および実装方法を提供することを目的
とする。
基板に実装した実装構造において、外縁部近傍に発生す
る半導体素子の破損を防止して、信頼性を確保すること
ができる実装構造および実装方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】請求項１記載の実装構造
は、半導体素子の表面に形成された複数の外部接続用端
子を導電接合部によって基板の電極に接続した実装構造
であって、前記半導体素子の裏面にこの半導体素子より
も高い剛性を有し且つ半導体素子の外形よりも大きな外
形を有する構造体を樹脂で接着し、前記樹脂で前記半導
体素子の側面を覆うことによりこの半導体素子の縁部が
前記基板と前記半導体素子との熱変形の差によって発生
する応力に起因して過剰に変形するのを防止する補強部
とした。
は、半導体素子の表面に形成された複数の外部接続用端
子を導電接合部によって基板の電極に接続した実装構造
であって、前記半導体素子の裏面にこの半導体素子より
も高い剛性を有し且つ半導体素子の外形よりも大きな外
形を有する構造体を樹脂で接着し、前記樹脂で前記半導
体素子の側面を覆うことによりこの半導体素子の縁部が
前記基板と前記半導体素子との熱変形の差によって発生
する応力に起因して過剰に変形するのを防止する補強部
とした。
【０００８】請求項２記載の実装構造は、請求項１記載
の実装構造であって、前記導電接合部が、前記外部接合
用端子に形成された半田バンプで構成されている。
の実装構造であって、前記導電接合部が、前記外部接合
用端子に形成された半田バンプで構成されている。
【０００９】請求項３記載の実装構造は、請求項１記載
の実装構造であって、前記導電接合部が、前記外部接合
用端子に形成されたバンプと、このバンプを基板の電極
に接合する半田で構成されている。
の実装構造であって、前記導電接合部が、前記外部接合
用端子に形成されたバンプと、このバンプを基板の電極
に接合する半田で構成されている。
【００１０】請求項４記載の実装構造は、請求項１記載
の実装構造であって、前記導電接合部が、前記外部接合
用端子に形成されたバンプと、このバンプを基板の電極
に接合する導電性接着材で構成されている。
の実装構造であって、前記導電接合部が、前記外部接合
用端子に形成されたバンプと、このバンプを基板の電極
に接合する導電性接着材で構成されている。
【００１１】請求項５記載の実装構造は、請求項１記載
の実装構造であって、前記導電接合部が、前記外部接合
用端子に形成されたバンプを前記基板の電極に金属接合
して構成されている。
の実装構造であって、前記導電接合部が、前記外部接合
用端子に形成されたバンプを前記基板の電極に金属接合
して構成されている。
【００１２】請求項６記載の実装構造は、請求項１記載
の実装構造であって、前記半導体素子の厚みが、１０〜
１５０μｍの範囲で形成されている。
の実装構造であって、前記半導体素子の厚みが、１０〜
１５０μｍの範囲で形成されている。
【００１３】請求項７記載の実装構造は、請求項１記載
の実装構造であって、前記導電接合部によって前記半導
体素子と前記基板との間にギャップが形成されている。
の実装構造であって、前記導電接合部によって前記半導
体素子と前記基板との間にギャップが形成されている。
【００１４】請求項８記載の実装方法は、表面に複数の
外部接続用端子が形成された半導体素子の裏面にこの半
導体素子よりも高い剛性を有し且つ半導体素子の外形よ
りも大きな外形を有する構造体を樹脂によって接着する
とともに、この樹脂で半導体素子の側面を覆うことによ
りこの半導体素子の縁部を補強する補強部を有する半導
体素子を準備する工程と、前記外部接合用端子と接続さ
れる電極が形成された基板を基板保持部にセットする工
程と、前記構造体を保持手段で保持して基板保持部にセ
ットされた基板に対して相対的に移動させることにより
前記外部接続用用端子と前記電極を位置合わせする工程
と、位置合わせされた外部接続用用端子と電極とを導電
接合部で接合する工程とを含む。
外部接続用端子が形成された半導体素子の裏面にこの半
導体素子よりも高い剛性を有し且つ半導体素子の外形よ
りも大きな外形を有する構造体を樹脂によって接着する
とともに、この樹脂で半導体素子の側面を覆うことによ
りこの半導体素子の縁部を補強する補強部を有する半導
体素子を準備する工程と、前記外部接合用端子と接続さ
れる電極が形成された基板を基板保持部にセットする工
程と、前記構造体を保持手段で保持して基板保持部にセ
ットされた基板に対して相対的に移動させることにより
前記外部接続用用端子と前記電極を位置合わせする工程
と、位置合わせされた外部接続用用端子と電極とを導電
接合部で接合する工程とを含む。
【００１５】請求項９記載の実装方法は、請求項８記載
の実装方法であって、前記接合する工程において、前記
外部接合用端子に形成された半田バンプを加熱により溶
融させて前記基板の電極に接合する。
の実装方法であって、前記接合する工程において、前記
外部接合用端子に形成された半田バンプを加熱により溶
融させて前記基板の電極に接合する。
【００１６】請求項１０記載の実装方法は、請求項８記
載の実装方法であって、前記接合する工程において、前
記外部接合用端子に形成されたバンプを半田で前記基板
の電極に接合する。
載の実装方法であって、前記接合する工程において、前
記外部接合用端子に形成されたバンプを半田で前記基板
の電極に接合する。
【００１７】請求項１１記載の実装方法は、請求項８記
載の実装方法であって、前記接合する工程において、前
記外部接合用端子に形成されたバンプを導電性接着材で
前記基板の電極に接合する。
載の実装方法であって、前記接合する工程において、前
記外部接合用端子に形成されたバンプを導電性接着材で
前記基板の電極に接合する。
【００１８】請求項１２記載の実装方法は、請求項８記
載の実装方法であって、前記接合する工程において、前
記外部接合用端子に形成されたバンプを前記基板の電極
に金属接合する。
載の実装方法であって、前記接合する工程において、前
記外部接合用端子に形成されたバンプを前記基板の電極
に金属接合する。
【００１９】本発明によれば、半導体素子の裏面にこの
半導体素子よりも高い剛性を有し且つ半導体素子の外形
よりも大きな外形を有する構造体を樹脂で接着して半導
体素子の側面を樹脂で覆い、この半導体素子の縁部が基
板と半導体素子との熱変形の差によって発生する応力に
起因して過剰に変形するのを防止する補強部とすること
により、薄化された半導体素子を基板に実装した実装構
造において、外縁部近傍に発生する半導体素子の破損を
防止して、信頼性を確保することができる。
半導体素子よりも高い剛性を有し且つ半導体素子の外形
よりも大きな外形を有する構造体を樹脂で接着して半導
体素子の側面を樹脂で覆い、この半導体素子の縁部が基
板と半導体素子との熱変形の差によって発生する応力に
起因して過剰に変形するのを防止する補強部とすること
により、薄化された半導体素子を基板に実装した実装構
造において、外縁部近傍に発生する半導体素子の破損を
防止して、信頼性を確保することができる。
【００２０】
【発明の実施の形態】（実施の形態１）図１は本発明の
実施の形態１の実装構造の断面図、図２（ａ）は本発明
の実施の形態１の半導体装置の斜視図、図２（ｂ）は本
発明の実施の形態１の半導体装置の部分断面図、図３は
本発明の実施の形態１の半導体装置の組立方法の工程説
明図、図４は本発明の実施の形態１の電子部品搭載装置
の斜視図、図５は本発明の実施の形態１の実装方法の工
程説明図、図６は本発明の実施の形態１の実装構造の部
分断面図である。
実施の形態１の実装構造の断面図、図２（ａ）は本発明
の実施の形態１の半導体装置の斜視図、図２（ｂ）は本
発明の実施の形態１の半導体装置の部分断面図、図３は
本発明の実施の形態１の半導体装置の組立方法の工程説
明図、図４は本発明の実施の形態１の電子部品搭載装置
の斜視図、図５は本発明の実施の形態１の実装方法の工
程説明図、図６は本発明の実施の形態１の実装構造の部
分断面図である。
【００２１】まず図１を参照して実装構造について説明
する。図１において、基板１０の上面には電極１０ａが
形成されており、電極１０ａには半導体装置１を構成す
る半導体素子２に形成されたバンプ３が接合されてい
る。バンプ３は半田を形成材料とした半田バンプであ
り、半導体素子２の複数の外部接続用端子を基板１０の
電極１０ａに接合して電気的に導通させる導電接合部と
なっている。そしてこの導電接合部によって、半導体素
子２は基板１０と直接接触することなく、基板１０との
間にはギャップが形成されている。なお半導体素子２と
しては、表面に再配線層が形成されたものでもよい。
する。図１において、基板１０の上面には電極１０ａが
形成されており、電極１０ａには半導体装置１を構成す
る半導体素子２に形成されたバンプ３が接合されてい
る。バンプ３は半田を形成材料とした半田バンプであ
り、半導体素子２の複数の外部接続用端子を基板１０の
電極１０ａに接合して電気的に導通させる導電接合部と
なっている。そしてこの導電接合部によって、半導体素
子２は基板１０と直接接触することなく、基板１０との
間にはギャップが形成されている。なお半導体素子２と
しては、表面に再配線層が形成されたものでもよい。
【００２２】次に図２を参照して、半導体装置１につい
て説明する。図２（ａ）、（ｂ）において、半導体装置
１は、半導体素子２の裏面に樹脂５によってバンパ４
（構造体）を接着した構成となっており、半導体素子２
の表面の縁部に沿って形成された複数の外部接続用端子
である電極２ａ上には、半田のバンプ３が形成されてい
る。
て説明する。図２（ａ）、（ｂ）において、半導体装置
１は、半導体素子２の裏面に樹脂５によってバンパ４
（構造体）を接着した構成となっており、半導体素子２
の表面の縁部に沿って形成された複数の外部接続用端子
である電極２ａ上には、半田のバンプ３が形成されてい
る。
【００２３】ここで半導体素子２は機械研磨やエッチン
グなどの方法によって薄化処理が行われた後の状態であ
る。一般に、半導体素子をバンプを介して基板に実装し
た状態では、半導体素子の厚み寸法が小さいほど実装後
の接合信頼性が優れている。これは、半導体素子２と基
板の応力の差に起因してバンプ３の接合部に応力が集中
しようとしても、半導体素子２自体が厚さ方向に変形
（撓み）を生じることで応力を分散するからである。こ
のため、本実施の形態では、上述のように半導体素子２
を薄化処理して厚みｔ１が１０〜１５０μｍの範囲とな
るように設定し、厚さ方向への変形（撓み）を可能とし
ている。
グなどの方法によって薄化処理が行われた後の状態であ
る。一般に、半導体素子をバンプを介して基板に実装し
た状態では、半導体素子の厚み寸法が小さいほど実装後
の接合信頼性が優れている。これは、半導体素子２と基
板の応力の差に起因してバンプ３の接合部に応力が集中
しようとしても、半導体素子２自体が厚さ方向に変形
（撓み）を生じることで応力を分散するからである。こ
のため、本実施の形態では、上述のように半導体素子２
を薄化処理して厚みｔ１が１０〜１５０μｍの範囲とな
るように設定し、厚さ方向への変形（撓み）を可能とし
ている。
【００２４】薄化処理は、半導体素子２の回路形成面の
反対面を砥石等を用いた機械研磨によって粗加工を行
い、ドライエッチングや薬液によるウェットエッチング
で仕上げ加工を行う。機械研磨を行うと裏面に多数のマ
イクロクラックを有するダメージ層が形成される。この
ダメージ層は、半導体素子の抗折強度を低下させる要因
となるものであるが、仕上げ加工によりこのダメージ層
を除去して半導体素子２の抗折強度を高めることができ
る。
反対面を砥石等を用いた機械研磨によって粗加工を行
い、ドライエッチングや薬液によるウェットエッチング
で仕上げ加工を行う。機械研磨を行うと裏面に多数のマ
イクロクラックを有するダメージ層が形成される。この
ダメージ層は、半導体素子の抗折強度を低下させる要因
となるものであるが、仕上げ加工によりこのダメージ層
を除去して半導体素子２の抗折強度を高めることができ
る。
【００２５】バンパ４は、半導体装置１の搭載時などの
ハンドリングにおいて半導体装置１を安定して保持する
ことを容易にするとともに、基板などへ実装された後の
半導体装置１を外力から保護する機能を有するものであ
る。したがってバンパ４は、金属やセラミックまたは樹
脂などの構造材を、上記機能を満たすような形状、すな
わち半導体素子２よりも高い剛性を有するような厚みｔ
２で、半導体素子２の外形よりも大きい外形形状に加工
したものが用いられる。
ハンドリングにおいて半導体装置１を安定して保持する
ことを容易にするとともに、基板などへ実装された後の
半導体装置１を外力から保護する機能を有するものであ
る。したがってバンパ４は、金属やセラミックまたは樹
脂などの構造材を、上記機能を満たすような形状、すな
わち半導体素子２よりも高い剛性を有するような厚みｔ
２で、半導体素子２の外形よりも大きい外形形状に加工
したものが用いられる。
【００２６】ここで半導体素子２をバンパ４に接着する
樹脂５には、低弾性係数の変形しやすい材質が用いられ
ており、半導体素子２の厚み方向への変形を許容した状
態で半導体素子２をバンパ４に接着するようになってい
る。これにより、半導体装置１を基板に実装した状態に
おいて、基板の変形状態に応じて半導体素子２が追従変
形するようになっている。
樹脂５には、低弾性係数の変形しやすい材質が用いられ
ており、半導体素子２の厚み方向への変形を許容した状
態で半導体素子２をバンパ４に接着するようになってい
る。これにより、半導体装置１を基板に実装した状態に
おいて、基板の変形状態に応じて半導体素子２が追従変
形するようになっている。
【００２７】図２に示すように、樹脂５は半導体素子２
の全周にわたって４辺の端部からはみ出しており、はみ
出した樹脂５ａは半導体素子２の側面２ｂに沿って這い
上がり側面２ｂを部分的に覆うような形状となってい
る。この側面２ｂを覆う樹脂５ａは、半導体素子２の縁
部を補強する補強部を形成している。
の全周にわたって４辺の端部からはみ出しており、はみ
出した樹脂５ａは半導体素子２の側面２ｂに沿って這い
上がり側面２ｂを部分的に覆うような形状となってい
る。この側面２ｂを覆う樹脂５ａは、半導体素子２の縁
部を補強する補強部を形成している。
【００２８】半導体素子２の縁部には、半導体ウェハを
ダイシングして個片の半導体素子２に切り出す際に生じ
た微小なクラックがそのまま残留しやすく、このクラッ
クから破損を生じる場合がある。側面２ｂを覆う樹脂５
ａは、このような微小なクラックを含んだ半導体素子２
の縁部を補強するとともに、後述するように半導体装置
１を基板１０に実装した状態において、基板と半導体素
子２との熱変形の差によって発生する応力に起因して半
導体素子２が過剰に変形するのを防止する機能を有す
る。
ダイシングして個片の半導体素子２に切り出す際に生じ
た微小なクラックがそのまま残留しやすく、このクラッ
クから破損を生じる場合がある。側面２ｂを覆う樹脂５
ａは、このような微小なクラックを含んだ半導体素子２
の縁部を補強するとともに、後述するように半導体装置
１を基板１０に実装した状態において、基板と半導体素
子２との熱変形の差によって発生する応力に起因して半
導体素子２が過剰に変形するのを防止する機能を有す
る。
【００２９】次に図３を参照して、半導体装置１の組立
方法について説明する。図３（ａ）において、板状部材
６は半導体装置１の一部を構成するバンパ４が切り離さ
れる前の中間部品である。板状部材６の上面には、仕切
部６ａが設けられており、仕切部６ａで囲まれる凹部６
ｂは半導体素子２が接着される半導体素子接着位置とな
っている。仕切部６ａは、後述するように凹部６ｂ内に
半導体素子２の接着用の樹脂５を塗布する際に、樹脂５
が半導体接着位置を超えて周囲に広がるのを規制するダ
ム部となっている。
方法について説明する。図３（ａ）において、板状部材
６は半導体装置１の一部を構成するバンパ４が切り離さ
れる前の中間部品である。板状部材６の上面には、仕切
部６ａが設けられており、仕切部６ａで囲まれる凹部６
ｂは半導体素子２が接着される半導体素子接着位置とな
っている。仕切部６ａは、後述するように凹部６ｂ内に
半導体素子２の接着用の樹脂５を塗布する際に、樹脂５
が半導体接着位置を超えて周囲に広がるのを規制するダ
ム部となっている。
【００３０】板状部材６の下面の仕切部６ａに対応する
位置には、溝部６ｃが形成されている。溝部６ｃは、厚
み寸法ｔ４の板状部材６の下面側から格子状の溝を切り
込んで形成され、これにより上面からの厚み寸法ｔ３が
ｔ４よりも小さい肉薄部となっている。この肉薄部は、
板状部材６をバンパ４に切断分離する際の切断位置と一
致している。
位置には、溝部６ｃが形成されている。溝部６ｃは、厚
み寸法ｔ４の板状部材６の下面側から格子状の溝を切り
込んで形成され、これにより上面からの厚み寸法ｔ３が
ｔ４よりも小さい肉薄部となっている。この肉薄部は、
板状部材６をバンパ４に切断分離する際の切断位置と一
致している。
【００３１】次に図３（ｂ）に示すように、板状部材６
の各凹部６ｂにはディスペンサ７によって樹脂５が塗布
され、これにより半導体素子２接着用の樹脂５が供給さ
れる。この樹脂５の塗布において、凹部６ｂの周囲には
ダム部としての仕切部６ａが設けられていることから、
樹脂５が半導体接着位置を超えて周囲に広がることが防
止される。
の各凹部６ｂにはディスペンサ７によって樹脂５が塗布
され、これにより半導体素子２接着用の樹脂５が供給さ
れる。この樹脂５の塗布において、凹部６ｂの周囲には
ダム部としての仕切部６ａが設けられていることから、
樹脂５が半導体接着位置を超えて周囲に広がることが防
止される。
【００３２】また塗布に際しては、塗布後に半導体素子
２によって押し広げられた樹脂５が半導体素子２の端部
から外側にはみ出した際に、前述のように半導体素子２
の側面２ｂを覆うのに過不足がないような適正塗布量の
樹脂５がディスペンサ７から吐出される。
２によって押し広げられた樹脂５が半導体素子２の端部
から外側にはみ出した際に、前述のように半導体素子２
の側面２ｂを覆うのに過不足がないような適正塗布量の
樹脂５がディスペンサ７から吐出される。
【００３３】この後、樹脂５が供給された板状部材６は
半導体素子接着工程に送られる。この半導体素子接着工
程では、図３（ｃ）、（ｄ）に示すように、半導体素子
２を板状部材６に塗布された樹脂５上に搭載し、次いで
樹脂５を加熱して樹脂５を熱硬化させることによって、
複数の半導体素子２の裏面側を樹脂５を介して板状部材
６の各凹部６ｂに整列状態で接着する。
半導体素子接着工程に送られる。この半導体素子接着工
程では、図３（ｃ）、（ｄ）に示すように、半導体素子
２を板状部材６に塗布された樹脂５上に搭載し、次いで
樹脂５を加熱して樹脂５を熱硬化させることによって、
複数の半導体素子２の裏面側を樹脂５を介して板状部材
６の各凹部６ｂに整列状態で接着する。
【００３４】半導体素子２を板状基板６に搭載する際に
は、図３（ｃ）に示すように、半導体素子２のバンプ３
が形成された表面側を吸着ノズル８によって吸着保持
し、半導体素子２の裏面を樹脂５に押し付ける。このと
き、樹脂５の塗布量に応じて吸着ノズル８による押し付
け高さを調整することにより、各半導体素子２の縁部外
側（矢印Ａ参照）にはみ出した樹脂５が、半導体素子２
の側面２ｂを這い上がって側面２ｂを覆うようにする
（図２（ｂ）に示す樹脂５ａ参照）。このときダイシン
グ時のダメージが残留しやすい半導体素子２の裏面側の
端部が完全に覆われて補強されていれば、側面２ｂは完
全に覆われていても、または部分的にのみ覆われていて
もどちらでも良い。
は、図３（ｃ）に示すように、半導体素子２のバンプ３
が形成された表面側を吸着ノズル８によって吸着保持
し、半導体素子２の裏面を樹脂５に押し付ける。このと
き、樹脂５の塗布量に応じて吸着ノズル８による押し付
け高さを調整することにより、各半導体素子２の縁部外
側（矢印Ａ参照）にはみ出した樹脂５が、半導体素子２
の側面２ｂを這い上がって側面２ｂを覆うようにする
（図２（ｂ）に示す樹脂５ａ参照）。このときダイシン
グ時のダメージが残留しやすい半導体素子２の裏面側の
端部が完全に覆われて補強されていれば、側面２ｂは完
全に覆われていても、または部分的にのみ覆われていて
もどちらでも良い。
【００３５】このようにして半導体素子２が搭載された
板状部材６は加熱炉に送られる。そしてここで所定温度
で加熱されることにより、図３（ｄ）に示すように樹脂
５が熱硬化する。このとき、各半導体素子２の縁部外側
にはみ出した樹脂５は、熱硬化の過程において一時的に
粘度低下することにより表面張力によって半導体素子２
の側面２ｂをさらに這い上がり、側面２ｂを覆った形状
のまま硬化する。これにより、樹脂５の硬化後におい
て、図２（ｂ）に示す補強部としての樹脂５ａが形成さ
れる。
板状部材６は加熱炉に送られる。そしてここで所定温度
で加熱されることにより、図３（ｄ）に示すように樹脂
５が熱硬化する。このとき、各半導体素子２の縁部外側
にはみ出した樹脂５は、熱硬化の過程において一時的に
粘度低下することにより表面張力によって半導体素子２
の側面２ｂをさらに這い上がり、側面２ｂを覆った形状
のまま硬化する。これにより、樹脂５の硬化後におい
て、図２（ｂ）に示す補強部としての樹脂５ａが形成さ
れる。
【００３６】このようにして樹脂５が硬化した板状部材
６は切断工程に送られ、ここで図３（ｅ）に示すよう
に、半導体素子２が接着された板状部材６を回転切断刃
９によって隣接する半導体素子２の間の切断位置で切断
する。これにより、板状部材６が半導体素子２ごとのバ
ンパ４に切断分離され、半導体装置１の組立が完成す
る。このとき、隣接する半導体素子２間の間隔よりも刃
幅が小さい回転切断刃９を用いることにより、板状部材
６は個片に分離された後のバンパ４が半導体素子２の端
面からはみ出した形状で切断される。したがって、個片
分離された半導体装置１においては、バンパ４の外形は
半導体素子２の外形よりも大きくなる。
６は切断工程に送られ、ここで図３（ｅ）に示すよう
に、半導体素子２が接着された板状部材６を回転切断刃
９によって隣接する半導体素子２の間の切断位置で切断
する。これにより、板状部材６が半導体素子２ごとのバ
ンパ４に切断分離され、半導体装置１の組立が完成す
る。このとき、隣接する半導体素子２間の間隔よりも刃
幅が小さい回転切断刃９を用いることにより、板状部材
６は個片に分離された後のバンパ４が半導体素子２の端
面からはみ出した形状で切断される。したがって、個片
分離された半導体装置１においては、バンパ４の外形は
半導体素子２の外形よりも大きくなる。
【００３７】次に図４を参照して、半導体装置１を基板
１０に搭載する電子部品搭載装置について説明する。図
４において、部品供給部１１は部品トレイ１２を備えて
おり、部品トレイ１２にはバンプ３を下向きにした姿勢
の半導体装置１が格子配列で多数収容されている。部品
供給部１１の側方には、転写部１３および基板保持部１
６が配設されている。
１０に搭載する電子部品搭載装置について説明する。図
４において、部品供給部１１は部品トレイ１２を備えて
おり、部品トレイ１２にはバンプ３を下向きにした姿勢
の半導体装置１が格子配列で多数収容されている。部品
供給部１１の側方には、転写部１３および基板保持部１
６が配設されている。
【００３８】転写部１３は転写テーブル１４を備えてお
り、転写テーブル１４の上面にはフラックス１５が貯溜
されている。基板保持部１６は基板１０を保持して位置
決めする基板テーブル１７を備えている。部品供給部１
１、転写部１３および基板保持部１６の上方には、ノズ
ル１８ａを備えた搭載ヘッド１８が水平方向および上下
方向に移動自在に配設されている。搭載ヘッド１８は、
部品供給部１１から半導体装置１を取り出し、転写部１
３にて半導体装置１にフラックス１５を塗布した後、こ
の半導体装置１を基板１０に搭載する。
り、転写テーブル１４の上面にはフラックス１５が貯溜
されている。基板保持部１６は基板１０を保持して位置
決めする基板テーブル１７を備えている。部品供給部１
１、転写部１３および基板保持部１６の上方には、ノズ
ル１８ａを備えた搭載ヘッド１８が水平方向および上下
方向に移動自在に配設されている。搭載ヘッド１８は、
部品供給部１１から半導体装置１を取り出し、転写部１
３にて半導体装置１にフラックス１５を塗布した後、こ
の半導体装置１を基板１０に搭載する。
【００３９】次に図５を参照して、半導体装置１の基板
１０への実装方法について説明する。なお、本実施の形
態では、バンプ３が半田で形成されている場合（半田バ
ンプの場合）を例に説明する。まず、半導体装置１を上
述の組立方法に従って組み立てて準備し、部品トレイ１
２に収容した後に、部品供給部１１に配置する。次いで
外部接合用端子と接続される電極１０ａが形成された基
板１０を、基板保持部１６にセットする。
１０への実装方法について説明する。なお、本実施の形
態では、バンプ３が半田で形成されている場合（半田バ
ンプの場合）を例に説明する。まず、半導体装置１を上
述の組立方法に従って組み立てて準備し、部品トレイ１
２に収容した後に、部品供給部１１に配置する。次いで
外部接合用端子と接続される電極１０ａが形成された基
板１０を、基板保持部１６にセットする。
【００４０】次に図５（ａ）に示すように、搭載ヘッド
１８によって半導体装置１のバンパ４をノズル１８ａ
（保持手段）で保持してピックアップし、この後搭載ヘ
ッド１８は転写部１３上に移動する。そしてここで搭載
ヘッド１８が上下動することにより、ノズル１８ａに保
持した半導体装置１のバンプ３に、フラックス１５が転
写により塗布される。
１８によって半導体装置１のバンパ４をノズル１８ａ
（保持手段）で保持してピックアップし、この後搭載ヘ
ッド１８は転写部１３上に移動する。そしてここで搭載
ヘッド１８が上下動することにより、ノズル１８ａに保
持した半導体装置１のバンプ３に、フラックス１５が転
写により塗布される。
【００４１】そしてこの後、搭載ヘッド１８は基板保持
部１６に移動し、ここで基板１０上で上下動することに
より、ノズル１８ａに保持した半導体装置１を基板１０
の搭載位置の電極１０ａに位置合わせして搭載する。す
なわち、基板保持部１６にセットされた基板１０に対し
て搭載ヘッド１８を相対的に移動させることにより、外
部接続用用端子に形成されたバンプ３と電極１０ａを位
置合わせする。
部１６に移動し、ここで基板１０上で上下動することに
より、ノズル１８ａに保持した半導体装置１を基板１０
の搭載位置の電極１０ａに位置合わせして搭載する。す
なわち、基板保持部１６にセットされた基板１０に対し
て搭載ヘッド１８を相対的に移動させることにより、外
部接続用用端子に形成されたバンプ３と電極１０ａを位
置合わせする。
【００４２】これにより、図５（ｂ）に示すように、フ
ラックス１５が転写されたバンプ３が電極１０ａに着地
する。そして搭載後の基板１０をリフローすることによ
り、図５（ｃ）に示すようにバンプ３が溶融して電極１
０ａと半田接合される。これにより、位置合わせされた
半導体素子２の外部接続用用端子と電極１０ａとが、導
電接合部としての半田バンプによって接合される。
ラックス１５が転写されたバンプ３が電極１０ａに着地
する。そして搭載後の基板１０をリフローすることによ
り、図５（ｃ）に示すようにバンプ３が溶融して電極１
０ａと半田接合される。これにより、位置合わせされた
半導体素子２の外部接続用用端子と電極１０ａとが、導
電接合部としての半田バンプによって接合される。
【００４３】図６は，上述の実装構造における半導体素
子２の変形状態を示している。本実施の形態に示すよう
な薄化された半導体素子２をバンプ３を介して基板１０
に接合した構造では、半導体素子２と基板１０の熱変形
の差によって発生する応力に起因して、バンプ３から外
側の範囲は基板１０側に大きく撓む傾向にある（破線で
示す半導体素子２参照）。そしてこの変形に伴ってバン
プ３の外側近傍の半導体素子２の下面には高いレベルの
表面応力が生じ、半導体素子２を破損させる原因となる
場合がある。
子２の変形状態を示している。本実施の形態に示すよう
な薄化された半導体素子２をバンプ３を介して基板１０
に接合した構造では、半導体素子２と基板１０の熱変形
の差によって発生する応力に起因して、バンプ３から外
側の範囲は基板１０側に大きく撓む傾向にある（破線で
示す半導体素子２参照）。そしてこの変形に伴ってバン
プ３の外側近傍の半導体素子２の下面には高いレベルの
表面応力が生じ、半導体素子２を破損させる原因となる
場合がある。
【００４４】これに対し、本実施の形態に示すように、
半導体素子２の側面２ｂを覆う樹脂５ａによって補強さ
れた半導体装置１を基板１０に実装した場合には、最外
周のバンプ３から外側の範囲における半導体素子２の下
方への撓みは大幅に低減される。すなわち、樹脂５ａは
半導体素子２の側面２ｂを覆って半導体素子２の過度の
曲げ変形を防止するように作用する。そしてこの作用に
より、半導体素子２の下方への撓み変形が防止され、半
導体素子２の曲げ変形による破損を防止することができ
る。
半導体素子２の側面２ｂを覆う樹脂５ａによって補強さ
れた半導体装置１を基板１０に実装した場合には、最外
周のバンプ３から外側の範囲における半導体素子２の下
方への撓みは大幅に低減される。すなわち、樹脂５ａは
半導体素子２の側面２ｂを覆って半導体素子２の過度の
曲げ変形を防止するように作用する。そしてこの作用に
より、半導体素子２の下方への撓み変形が防止され、半
導体素子２の曲げ変形による破損を防止することができ
る。
【００４５】（実施の形態２）図７は本発明の実施の形
態２の実装方法の工程説明図である。本実施の形態２
は、半導体素子２に金などの良導体の金属のバンプ３Ａ
を形成し、バンプ３Ａを接合するための半田を、基板１
０の電極１０ａ上に予め供給しておくものである。 図
７（ａ）において、ノズル１８ａには金属のバンプ３Ａ
が形成された半導体装置１Ａが保持されている。基板保
持部１６上には、基板１０が保持されており、基板１０
の電極１０ａには、予め半田部２０が形成されている
（図７（ｂ）参照）。半田部２０は、半田ペーストを電
極１０ａに印刷する方法や、半田メッキなどで半田を電
極１０ａにプリコートする方法などによって形成され
る。
態２の実装方法の工程説明図である。本実施の形態２
は、半導体素子２に金などの良導体の金属のバンプ３Ａ
を形成し、バンプ３Ａを接合するための半田を、基板１
０の電極１０ａ上に予め供給しておくものである。 図
７（ａ）において、ノズル１８ａには金属のバンプ３Ａ
が形成された半導体装置１Ａが保持されている。基板保
持部１６上には、基板１０が保持されており、基板１０
の電極１０ａには、予め半田部２０が形成されている
（図７（ｂ）参照）。半田部２０は、半田ペーストを電
極１０ａに印刷する方法や、半田メッキなどで半田を電
極１０ａにプリコートする方法などによって形成され
る。
【００４６】この後、実施の形態１と同様の搭載動作が
行われる。すなわち搭載ヘッド１８は基板保持部１６に
移動し、図７（ｂ）に示すように、ノズル１８ａに保持
した半導体装置１Ａを基板１０の搭載位置に位置合わせ
する。そしてここで搭載ヘッド１８が基板１０上で上下
動することにより、図７（ｃ）に示すように、バンプ３
Ａが電極１０ａ上の半田部２０に着地する。
行われる。すなわち搭載ヘッド１８は基板保持部１６に
移動し、図７（ｂ）に示すように、ノズル１８ａに保持
した半導体装置１Ａを基板１０の搭載位置に位置合わせ
する。そしてここで搭載ヘッド１８が基板１０上で上下
動することにより、図７（ｃ）に示すように、バンプ３
Ａが電極１０ａ上の半田部２０に着地する。
【００４７】そして搭載後の基板１０をリフローするこ
とにより、半田部２０中の半田が溶融し、バンプ３Ａと
電極１０ａとを半田接合する。これにより、位置合わせ
された半導体素子２の外部接続用端子である電極２ａと
電極１０ａとが、バンプ３Ａおよび半田部２０によって
接合され導通する。すなわち、ここでは導電接合部は、
外部接合用端子である電極２ａに形成されたバンプ３Ａ
と、このバンプ３Ａを電極１０ａに接合する半田部２０
で構成されている。
とにより、半田部２０中の半田が溶融し、バンプ３Ａと
電極１０ａとを半田接合する。これにより、位置合わせ
された半導体素子２の外部接続用端子である電極２ａと
電極１０ａとが、バンプ３Ａおよび半田部２０によって
接合され導通する。すなわち、ここでは導電接合部は、
外部接合用端子である電極２ａに形成されたバンプ３Ａ
と、このバンプ３Ａを電極１０ａに接合する半田部２０
で構成されている。
【００４８】（実施の形態３）図８は本発明の実施の形
態３の実装方法の工程説明図である。本実施の形態３で
は、実施の形態２と同様に半導体素子２に金などの良導
体の金属のバンプ３Ａを形成し、バンプ３Ａを導電性接
着剤で電極１０ａに接合するようにしている。
態３の実装方法の工程説明図である。本実施の形態３で
は、実施の形態２と同様に半導体素子２に金などの良導
体の金属のバンプ３Ａを形成し、バンプ３Ａを導電性接
着剤で電極１０ａに接合するようにしている。
【００４９】図８（ａ）において、ノズル１８ａには金
属のバンプ３Ａが形成された半導体装置１Ａが保持され
ている。基板保持部１６上には、基板１０が保持されて
おり、また転写テーブル１４には、導電性接着材である
導電性ペースト２１が貯溜されている。
属のバンプ３Ａが形成された半導体装置１Ａが保持され
ている。基板保持部１６上には、基板１０が保持されて
おり、また転写テーブル１４には、導電性接着材である
導電性ペースト２１が貯溜されている。
【００５０】この後、実施の形態１と同様の実装動作が
行われる。まず半導体装置１Ａをピックアップした搭載
ヘッド１８は転写テーブル１４上に移動する。そしてこ
こで搭載ヘッド１８が上下動することにより、ノズル１
８ａに保持した半導体装置１Ａのバンプ３Ａに、導電性
ペースト２１が転写により塗布される。
行われる。まず半導体装置１Ａをピックアップした搭載
ヘッド１８は転写テーブル１４上に移動する。そしてこ
こで搭載ヘッド１８が上下動することにより、ノズル１
８ａに保持した半導体装置１Ａのバンプ３Ａに、導電性
ペースト２１が転写により塗布される。
【００５１】そしてこの後、搭載ヘッド１８は基板保持
部１６に移動し基板１０上で上下動することにより、ノ
ズル１８ａに保持した半導体装置１Ａを基板１０の搭載
位置に位置合わせして搭載する。すなわち、基板保持部
１６にセットされた基板１０に対して搭載ヘッド１８を
相対的に移動させることにより、外部接続用端子である
電極２ａに形成されたバンプ３Ａと電極１０ａを位置合
わせする。これにより、図８（ｂ）に示すように、導電
性ペースト２１が転写されたバンプ３Ａが電極１０ａに
着地する。
部１６に移動し基板１０上で上下動することにより、ノ
ズル１８ａに保持した半導体装置１Ａを基板１０の搭載
位置に位置合わせして搭載する。すなわち、基板保持部
１６にセットされた基板１０に対して搭載ヘッド１８を
相対的に移動させることにより、外部接続用端子である
電極２ａに形成されたバンプ３Ａと電極１０ａを位置合
わせする。これにより、図８（ｂ）に示すように、導電
性ペースト２１が転写されたバンプ３Ａが電極１０ａに
着地する。
【００５２】そして搭載後の基板１０を加熱することに
より、図８（ｃ）に示すように導電性ペースト２１が熱
硬化してバンプ３Ａを電極１０ａに固着させるとともに
電気的に導通させる。これにより、位置合わせされた半
導体素子２の外部接続用端子である電極２ａと電極１０
ａとが導電性ペースト２１による導電接合部で接合され
る。すなわち、ここでは導電接合部は、外部接合用端子
である電極２ａに形成されたバンプ３Ａと、このバンプ
３Ａを電極１０ａに接合する導電性ペースト２１で構成
されている。
より、図８（ｃ）に示すように導電性ペースト２１が熱
硬化してバンプ３Ａを電極１０ａに固着させるとともに
電気的に導通させる。これにより、位置合わせされた半
導体素子２の外部接続用端子である電極２ａと電極１０
ａとが導電性ペースト２１による導電接合部で接合され
る。すなわち、ここでは導電接合部は、外部接合用端子
である電極２ａに形成されたバンプ３Ａと、このバンプ
３Ａを電極１０ａに接合する導電性ペースト２１で構成
されている。
【００５３】（実施の形態４）図９は本発明の実施の形
態４の実装方法の工程説明図である。本実施の形態４で
は、実施の形態２と同様に半導体素子２に金などの良導
体の金属のバンプ３Ａを形成し、バンプ３Ａを固層拡散
接合を利用して電極１０ａに金属接合するようにしてい
る。
態４の実装方法の工程説明図である。本実施の形態４で
は、実施の形態２と同様に半導体素子２に金などの良導
体の金属のバンプ３Ａを形成し、バンプ３Ａを固層拡散
接合を利用して電極１０ａに金属接合するようにしてい
る。
【００５４】図９において、２４は、超音波圧着ヘッド
（図示省略）に設けられた押圧ツールであり、半導体装
置１Ａを保持する保持手段を兼ねている。超音波圧着ヘ
ッドは、保持した半導体装置１Ａに超音波振動を付与す
る振動付与手段および半導体装置１Ａを基板１０に押圧
する加圧手段を備えている。バンプ３Ａを基板１０の電
極１０ａに着地させた状態で、加圧手段を駆動すること
により、バンプ３Ａは電極１０ａに対して加圧される。
また振動付与手段を駆動することにより、バンプ３Ａと
電極１０ａとの接合面に超音波振動を印加することがで
きる。
（図示省略）に設けられた押圧ツールであり、半導体装
置１Ａを保持する保持手段を兼ねている。超音波圧着ヘ
ッドは、保持した半導体装置１Ａに超音波振動を付与す
る振動付与手段および半導体装置１Ａを基板１０に押圧
する加圧手段を備えている。バンプ３Ａを基板１０の電
極１０ａに着地させた状態で、加圧手段を駆動すること
により、バンプ３Ａは電極１０ａに対して加圧される。
また振動付与手段を駆動することにより、バンプ３Ａと
電極１０ａとの接合面に超音波振動を印加することがで
きる。
【００５５】基板１０は、ヒータ２３を内蔵した押圧テ
ーブル２２に保持されており、バンプ３Ａを基板１０の
電極１０ａに着地させた状態で、ヒータ２３を加熱する
ことにより、バンプ３Ａと電極１０ａとの接合面を加熱
することができるようになっている。金属接合のための
圧着条件としては、加圧と加熱とを組み合わせた条件、
または加圧と超音波振動付与とを組み合わせた条件、さ
らには、加圧、加熱に加えて超音波振動付与を併用した
条件のいずれかを選択することができる。
ーブル２２に保持されており、バンプ３Ａを基板１０の
電極１０ａに着地させた状態で、ヒータ２３を加熱する
ことにより、バンプ３Ａと電極１０ａとの接合面を加熱
することができるようになっている。金属接合のための
圧着条件としては、加圧と加熱とを組み合わせた条件、
または加圧と超音波振動付与とを組み合わせた条件、さ
らには、加圧、加熱に加えて超音波振動付与を併用した
条件のいずれかを選択することができる。
【００５６】このような圧着条件にて、バンプ３Ａを電
極１０ａに対して押圧した状態を所定時間保持すること
により、バンプ３Ａと電極１０ａとの金属接触面は固層
拡散接合により金属接合される。すなわちここでは、導
電接合部は、外部接合用端子である電極２ａに形成され
たバンプ３Ａを電極１０ａに金属接合して構成されてい
る。
極１０ａに対して押圧した状態を所定時間保持すること
により、バンプ３Ａと電極１０ａとの金属接触面は固層
拡散接合により金属接合される。すなわちここでは、導
電接合部は、外部接合用端子である電極２ａに形成され
たバンプ３Ａを電極１０ａに金属接合して構成されてい
る。
【００５７】
【発明の効果】本発明によれば、半導体素子の裏面にこ
の半導体素子よりも高い剛性を有し且つ半導体素子の外
形よりも大きな外形を有する構造体を樹脂で接着して半
導体素子の側面を樹脂で覆い、この半導体素子の縁部が
基板と半導体素子との熱変形の差によって発生する応力
に起因して過剰に変形するのを防止する補強部を形成し
たので、薄化された半導体素子を基板に実装した実装構
造において、外縁部近傍に発生する半導体素子の破損を
防止して、信頼性を確保することができる。
の半導体素子よりも高い剛性を有し且つ半導体素子の外
形よりも大きな外形を有する構造体を樹脂で接着して半
導体素子の側面を樹脂で覆い、この半導体素子の縁部が
基板と半導体素子との熱変形の差によって発生する応力
に起因して過剰に変形するのを防止する補強部を形成し
たので、薄化された半導体素子を基板に実装した実装構
造において、外縁部近傍に発生する半導体素子の破損を
防止して、信頼性を確保することができる。
【図１】本発明の実施の形態１の実装構造の断面図
【図２】（ａ）本発明の実施の形態１の半導体装置の斜
視図 （ｂ）本発明の実施の形態１の半導体装置の部分断面図
視図 （ｂ）本発明の実施の形態１の半導体装置の部分断面図
【図３】本発明の実施の形態１の半導体装置の組立方法
の工程説明図
の工程説明図
【図４】本発明の実施の形態１の電子部品搭載装置の斜
視図
視図
【図５】本発明の実施の形態１の実装方法の工程説明図
【図６】本発明の実施の形態１の実装構造の部分断面図
【図７】本発明の実施の形態２の半導体装置の組立方法
の工程説明図
の工程説明図
【図８】本発明の実施の形態３の半導体装置の組立方法
の工程説明図
の工程説明図
【図９】本発明の実施の形態４の半導体装置の組立方法
の工程説明図
の工程説明図
【図１０】（ａ）従来の実装構造の断面図
（ｂ）従来の実装構造における半導体素子の変形状態を
示す図
示す図
１，１Ａ 半導体装置
２ 半導体素子
２ａ 電極
２ｂ 側面
３，３Ａ バンプ
４ バンパ
５ 樹脂
１５ フラックス
２０ 半田部
２１ 導電性ペースト
フロントページの続き
(72)発明者 和田 義之
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F044 LL00 LL07 RR17 RR18 RR19
Claims (12)
- 【請求項１】半導体素子の表面に形成された複数の外部
接続用端子を導電接合部によって基板の電極に接続した
実装構造であって、前記半導体素子の裏面にこの半導体
素子よりも高い剛性を有し且つ半導体素子の外形よりも
大きな外形を有する構造体を樹脂で接着し、前記樹脂で
前記半導体素子の側面を覆うことによりこの半導体素子
の縁部が前記基板と前記半導体素子との熱変形の差によ
って発生する応力に起因して過剰に変形するのを防止す
る補強部としたことを特徴とする実装構造。 - 【請求項２】前記導電接合部が、前記外部接合用端子に
形成された半田バンプで構成されていることを特徴とす
る請求項１記載の実装構造。 - 【請求項３】前記導電接合部が、前記外部接合用端子に
形成されたバンプと、このバンプを基板の電極に接合す
る半田で構成されていることを特徴とする請求項１記載
の実装構造。 - 【請求項４】前記導電接合部が、前記外部接合用端子に
形成されたバンプと、このバンプを基板の電極に接合す
る導電性接着材で構成されていることを特徴とする請求
項１記載の実装構造。 - 【請求項５】前記導電接合部が、前記外部接合用端子に
形成されたバンプを前記基板の電極に金属接合して構成
されていることを特徴とする請求項１記載の実装構造。 - 【請求項６】前記半導体素子の厚みが、１０〜１５０μ
ｍの範囲で形成されていることを特徴とする請求項１記
載の実装構造。 - 【請求項７】前記導電接合部によって前記半導体素子と
前記基板との間にギャップが形成されていることを特徴
とする請求項１記載の実装構造。 - 【請求項８】表面に複数の外部接続用端子が形成された
半導体素子の裏面にこの半導体素子よりも高い剛性を有
し且つ半導体素子の外形よりも大きな外形を有する構造
体を樹脂によって接着するとともに、この樹脂で半導体
素子の側面を覆うことによりこの半導体素子の縁部を補
強する補強部を有する半導体素子を準備する工程と、前
記外部接合用端子と接続される電極が形成された基板を
基板保持部にセットする工程と、前記構造体を保持手段
で保持して基板保持部にセットされた基板に対して相対
的に移動させることにより前記外部接続用用端子と前記
電極を位置合わせする工程と、位置合わせされた外部接
続用用端子と電極とを導電接合部で接合する工程とを含
むことを特徴とする実装方法。 - 【請求項９】前記接合する工程において、前記外部接合
用端子に形成された半田バンプを加熱により溶融させて
前記基板の電極に接合することを特徴とする請求項８記
載の実装方法。 - 【請求項１０】前記接合する工程において、前記外部接
合用端子に形成されたバンプを半田で前記基板の電極に
接合することを特徴とする請求項８記載の実装方法。 - 【請求項１１】前記接合する工程において、前記外部接
合用端子に形成されたバンプを導電性接着材で前記基板
の電極に接合することを特徴とする請求項８記載の実装
方法。 - 【請求項１２】前記接合する工程において、前記外部接
合用端子に形成されたバンプを前記基板の電極に金属接
合することを特徴とする請求項８記載の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114537A JP3870827B2 (ja) | 2002-04-17 | 2002-04-17 | 実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114537A JP3870827B2 (ja) | 2002-04-17 | 2002-04-17 | 実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309218A true JP2003309218A (ja) | 2003-10-31 |
| JP3870827B2 JP3870827B2 (ja) | 2007-01-24 |
Family
ID=29396311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002114537A Expired - Lifetime JP3870827B2 (ja) | 2002-04-17 | 2002-04-17 | 実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3870827B2 (ja) |
-
2002
- 2002-04-17 JP JP2002114537A patent/JP3870827B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3870827B2 (ja) | 2007-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100762208B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법 | |
| JP2007005707A (ja) | 部品接合方法および部品接合用治具 | |
| JPH1126922A (ja) | チップ実装方法 | |
| US6838316B2 (en) | Semiconductor device manufacturing method using ultrasonic flip chip bonding technique | |
| KR100593407B1 (ko) | 반도체 장치 및 반도체 장치의 조립 방법 | |
| JP4248441B2 (ja) | 超音波フリップチップ実装方法 | |
| JP3870827B2 (ja) | 実装方法 | |
| US20040080047A1 (en) | Semiconductor device and resin binder for assembling semiconductor device | |
| KR101093060B1 (ko) | 범프 부착 전자 부품의 실장 방법 및 구조 | |
| JP3925389B2 (ja) | 半導体装置組立用の樹脂接着材 | |
| JP3894097B2 (ja) | 半導体装置 | |
| JP3826831B2 (ja) | 半導体装置の組立方法 | |
| JP5018675B2 (ja) | 半導体装置 | |
| JP3412672B2 (ja) | 半導体装置、およびこの半導体装置の製造方法 | |
| JP3733950B2 (ja) | 半導体装置の組立方法 | |
| JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003309216A (ja) | 半導体装置 | |
| JP3580240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4144553B2 (ja) | 半導体装置の製造方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH06151507A (ja) | 回路基板上の端子電極とその形成方法及び実装体 | |
| JP3473411B2 (ja) | 基板用キャリアおよび基板用キャリアを用いたチップのボンディング方法 | |
| JPH11297766A (ja) | はんだバンプボンディング装置およびはんだバンプボンディング方法 | |
| JP2006237635A (ja) | 半導体装置の組立方法 | |
| JP3858719B2 (ja) | 半導体装置用の補強材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061009 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3870827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |