JP3858719B2 - 半導体装置用の補強材 - Google Patents

半導体装置用の補強材 Download PDF

Info

Publication number
JP3858719B2
JP3858719B2 JP2002038120A JP2002038120A JP3858719B2 JP 3858719 B2 JP3858719 B2 JP 3858719B2 JP 2002038120 A JP2002038120 A JP 2002038120A JP 2002038120 A JP2002038120 A JP 2002038120A JP 3858719 B2 JP3858719 B2 JP 3858719B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
reinforcing material
semiconductor
reinforcing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002038120A
Other languages
English (en)
Other versions
JP2003243567A (ja
Inventor
忠彦 境
満 大園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002038120A priority Critical patent/JP3858719B2/ja
Publication of JP2003243567A publication Critical patent/JP2003243567A/ja
Application granted granted Critical
Publication of JP3858719B2 publication Critical patent/JP3858719B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Description

【0001】
【発明の属する技術分野】
本発明は、薄型の半導体素子に補強部材を接合して成る半導体装置の製造工程において前記補強部材として用いられる半導体装置用の補強材に関するものである。
【0002】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われている。半導体素子が薄型化することにより、実装後の熱応力が半導体素子が撓むことによって緩和され、接合信頼性が向上するという利点がある。
【0003】
薄化された半導体素子は外力に対する強度が弱くハンドリング時のダメージを受けやすいことから、従来より薄化された半導体素子を用いた半導体装置は、半導体素子を補強のための樹脂層で封止する構造が一般的である。
【0004】
【発明が解決しようとする課題】
しかしながら、薄い半導体素子の表面に樹脂層を形成する工程においては、樹脂層形成時の硬化収縮による半導体素子の反りや割れなどの不具合が発生しやすいものであった。この問題は半導体素子が薄化するほど顕著となり、100μm以下の極薄の半導体素子では樹脂封止することすら困難な状況となる。
【0005】
そこで本発明は、薄化された半導体素子を補強して取り扱いを容易にするために用いられる半導体装置用の補強材を提供することを目的とする。
【0006】
【課題を解決するための手段】
請求項1記載の半導体装置用の補強材は、薄型の半導体素子のバンプ形成面の裏面に補強部材を接合して成る半導体装置の製造工程において前記補強部材として用いられる半導体装置用の補強材であって、薄板形状の主板と、この主板の一方側の面に形成され伸縮する材質の樹脂接着材より成る接着層とを備え、前記補強部材の曲げ剛性は半導体素子の曲げ剛性よりも大きく、かつ半導体素子に補強部材を接合した状態において前記樹脂接着材と半導体素子のみがバンプが接合された基板の撓み変形に追従して変形する。
【0007】
請求項2記載の半導体装置用の補強材は、請求項1記載の半導体装置用の補強材であって、前記補強材は、円板形状である。
【0008】
請求項3記載の半導体装置用の補強材は、請求項1記載の半導体装置用の補強材であって、前記補強材は、連続したシート状である。
【0009】
請求項4記載の半導体装置用の補強材は、請求項1乃至3の何れかに記載の半導体装置用の補強材であって、前記接着層の表面を覆うセパレータテープを備えた。
【0010】
本発明によれば、半導体装置用の補強材を、薄板形状の主板と、この主板の一方側の面に形成され低弾性係数の樹脂接着材より成る接着層とで構成し、補強部材の曲げ剛性を半導体素子の曲げ剛性よりも大きく、かつ半導体素子に補強部材を接合した状態において樹脂接着材が半導体素子の変形を許容するような材質や厚みの設定とすることにより、薄化された半導体素子を補強して取り扱いを容易にすることができる。
【0011】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図1、図3は本発明の一実施の形態の半導体装置の製造方法の工程説明図、図2は本発明の一実施の形態の半導体装置用の補強材の斜視図、図4は本発明の一実施の形態の半導体装置の実装方法の工程説明図である。
【0012】
まず図1〜図3を参照して、薄型の半導体素子に補強部材を接合して成る半導体装置の製造方法について説明する。図1(a)において、1は複数の半導体素子が形成された半導体ウェハである。半導体ウェハ1の上面には、外部接続用のバンプ2が形成されている。図1(b)に示すように、半導体ウェハ1の上面のバンプ形成面(電極形成面)には保護シート3が貼着され、保護シート3によって補強された状態で電極形成面の裏面の薄化加工が行われる。薄化加工手段としては、砥石を用いた機械研磨や、ドライエッチング装置によるエッチング、さらには薬液の化学反応を利用してエッチングを行うものがある。これにより、半導体ウェハ1は約50μmの厚さまで薄化される。
【0013】
次に、薄化された半導体ウェハ1と補強材4との接合が行われる。ここで図2を参照して、補強材4について説明する。図2(a)に示すように、補強材4は円板形状の薄板の主板4aを主体としている。主板4aとしては、樹脂やセラミックまたは金属などの材質を薄板状に成型したものが用いられる。この補強材4は、各半導体素子毎に切り分けられて半導体装置を形成した状態で、半導体装置のハンドリング用の保持部として機能すると共に、半導体素子を外力や衝撃から保護する補強部材としての役割をも有するものである。このため主板4aは、薄化された半導体素子の曲げ剛性よりも大きな曲げ剛性を有する充分な厚さとなっている。
【0014】
主板4aの一方側の面には、接着層4bが形成されている。接着層4bは低弾性係数の樹脂接着材より成り、エラストマーなど接合状態における弾性係数が小さく、小さな外力で容易に伸縮する材質が用いられる。そして後述するように、半導体装置完成後の半導体素子に補強部材を接合した状態において、接着層4bが半導体素子の変形を許容するような材質や厚み寸法の構成が選択される。
【0015】
接着層4bの表面には、セパレータテープ4cが貼着されている。セパレータテープ4cは、補強材4の使用時まで接着層4bの表面を覆って保護するために形成されており、補強材4の使用に先立って接着層4bから剥離される。補強材4のサイズは、対象とされる半導体ウェハ1のサイズと同じかそれよりも幾分大きいものが用いられる。
【0016】
図1(c)に示すように、補強材4との接合に際しては、半導体ウェハ1はバンプ形成面を下向きにして反転された状態で圧着台6上に載置される。そしてセパレータテープ4cが剥離され接着層4bが露呈した状態の補強材4を、接着層4bを下向きにして圧着ツール7に保持させる。次いで図1(d)に示すように、接着層4bを半導体ウェハ1のバンプ形成面の裏面に密着させて圧着ツール7によって補強材4を押圧するとともに、圧着台6と圧着ツール7によって加熱する。これにより、半導体ウェハ1は接着層4bによって主板4aに接合される。
【0017】
なお、上記例では円板形状の補強材4を用いる例を示したが、図2(b)に示すように、ロール状に卷回された状態で供給される連続したシート状材料から、所要長さ分だけ切り出した補強材4’を用いるようにしてもよい。この例においても、補強材4’は前述の補強材4と同様の材質で製作された薄板の主板4’aを主体としており、主板4’aの一方側の面には、接着層4’bが形成されている。そして接着層4’bの表面を覆って、セパレータテープ4’cが貼着されている。
【0018】
次いで、図3(a)に示すように、ダイシングシート8によって保持された補強材4および半導体ウェハ1はダイシング工程に送られる。ここでは、図3(b)に示すように補強材4の主板4aと半導体ウェハ1とを異なるダイシング幅で切り分ける2段ダイシングが行われる。すなわち半導体ウェハ1はダイシング幅b1で切り分けられて個片の半導体素子1aに分割され、主板4aはb1よりも狭いダイシング幅b2で切り分けられて個片の補強部材14aとなる。
【0019】
そして、接着材4bによって半導体素子1aと接着された補強部材14aをダイシングシート8から剥離することにより、図3(c)に示すように個片の半導体装置9が完成する。この半導体装置9は、外部接続用の電極であるバンプ2が形成された半導体素子1aと、この半導体素子1aの電極形成面の裏面に接着層4bにより接合された補強部材14aとを備えた構成となっており、補強部材14aのサイズB2は半導体素子1aのサイズB1よりも大きく、その外周端は、半導体素子1aの外周端よりも外側に突出している。補強部材14aは半導体素子1aに接着層4bによって接合された構造となっており、接着層4bは低弾性係数数の樹脂接着材であるので、半導体素子1aの変形を許容する状態で、この半導体素子1aを補強部材14aに接合している。
【0020】
この半導体装置9の実装について図4を参照して説明する。図4(a)に示すように、半導体装置9は補強部材14aの上面を実装ヘッド10によって吸着して保持され、実装ヘッド10を移動させることにより、基板11の上方に位置する。そして半導体装置9のバンプ2を基板11の電極12に位置合わせした状態で、実装ヘッド10を下降させて半導体素子1aのバンプ2を基板11の電極12に上に着地させる。
【0021】
その後基板11を加熱することにより、バンプ2を電極12に半田接合する。すなわち、半導体装置9を基板11へ搭載する際のハンドリングにおいて、実装ヘッド10によって、補強部材14aを保持する。なおバンプ2の電極12との接合は、半田接合以外にバンプ2と電極12を圧接させた状態で樹脂によって半導体装置9と基板11を接着する方法、あるいはバンプ2と電極12との金属間接合による方法、あるいは導電性樹脂接着材による接合方法を用いてもよい。
【0022】
この半導体装置9を基板11に実装して成る実装構造は、半導体装置9の電極であるバンプ2をワークである基板11の電極12に接合することにより半導体装置9が基板11に固定される形態となっている。図4(c)に示すように、実装後に基板11に何らかの外力により、撓み変形が発生した場合には、半導体素子1aは薄くて撓みやすいくしかも接着層4bは低弾性係数の変形しやすい材質を用いていることから、基板11の撓み変形に対して半導体素子1aと接着層4bのみが追従して変形する。
【0023】
したがって上記実装構造によれば、実装後にアンダーフィル樹脂を充填するなどの補強処理を必要とすることなく接合部の応力が緩和され、単に半導体素子1aと補強部材14aとを接着層4bにより接合するという簡易な形態のパッケージ構造で、実装後の信頼性の確保が実現される。
【0024】
【発明の効果】
本発明によれば、半導体装置用の補強材を、薄板形状の主板と、この主板の一方側の面に形成され低弾性係数の樹脂接着材より成る接着層とで構成し、補強部材の曲げ剛性を半導体素子の曲げ剛性よりも大きく、かつ半導体素子に補強部材を接合した状態において樹脂接着材が半導体素子の変形を許容するような材質、厚み設定としたので、薄化された半導体素子を補強して取り扱いを容易にすることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図2】本発明の一実施の形態の半導体装置用の補強材の斜視図
【図3】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図4】本発明の一実施の形態の半導体装置の実装方法の工程説明図
【符号の説明】
1 半導体ウェハ
1a 半導体素子
2 バンプ
3 保護シート
4 補強材
4a 主板
4b 接着層
9 半導体装置
14a 補強部材

Claims (4)

  1. 薄型の半導体素子のバンプ形成面の裏面に補強部材を接合して成る半導体装置の製造工程において前記補強部材として用いられる半導体装置用の補強材であって、薄板形状の主板と、この主板の一方側の面に形成され伸縮する材質の樹脂接着材より成る接着層とを備え、前記補強部材の曲げ剛性は半導体素子の曲げ剛性よりも大きく、かつ半導体素子に補強部材を接合した状態において前記樹脂接着材と半導体素子のみがバンプが接合された基板の撓み変形に追従して変形することを特徴とする半導体装置用の補強材。
  2. 前記補強材は、円板形状であることを特徴とする請求項1記載の半導体装置用の補強材。
  3. 前記補強材は、連続したシート状であることを特徴とする請求項1記載の半導体装置用の補強材。
  4. 前記接着層の表面を覆うセパレータテープを備えたことを特徴とする請求項1乃至3の何れかに記載の半導体装置用の補強材。
JP2002038120A 2002-02-15 2002-02-15 半導体装置用の補強材 Expired - Fee Related JP3858719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002038120A JP3858719B2 (ja) 2002-02-15 2002-02-15 半導体装置用の補強材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002038120A JP3858719B2 (ja) 2002-02-15 2002-02-15 半導体装置用の補強材

Publications (2)

Publication Number Publication Date
JP2003243567A JP2003243567A (ja) 2003-08-29
JP3858719B2 true JP3858719B2 (ja) 2006-12-20

Family

ID=27779514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002038120A Expired - Fee Related JP3858719B2 (ja) 2002-02-15 2002-02-15 半導体装置用の補強材

Country Status (1)

Country Link
JP (1) JP3858719B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123839A (ja) * 2008-11-21 2010-06-03 Sharp Corp 半導体モジュール

Also Published As

Publication number Publication date
JP2003243567A (ja) 2003-08-29

Similar Documents

Publication Publication Date Title
KR100762208B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법
TWI523162B (zh) 含保護性散熱片的晶片等級封裝
US8941226B2 (en) Sealed semiconductor device having adhesive patch with inwardly sloped side surfaces
JP2008187207A (ja) 積層型電子部品
JP2000340526A5 (ja)
WO2000048247A1 (en) Semiconductor device, method of manufacture thereof, electronic device
JP2003197679A (ja) 半導体装置及びその実装方法並びに実装体
JP3832353B2 (ja) 半導体装置の製造方法
JP3858719B2 (ja) 半導体装置用の補強材
JP2008244492A (ja) 半導体装置の製造方法
TWI270948B (en) Semiconductor device and resin binder for assembling semiconductor device
JP3649129B2 (ja) 半導体装置の製造方法および半導体装置
JP4043720B2 (ja) 半導体装置および半導体装置の製造方法
JP2004007051A (ja) 封止用部材およびこれを用いた表面弾性波装置の製造方法
JP3580240B2 (ja) 半導体装置および半導体装置の製造方法
JP3925389B2 (ja) 半導体装置組立用の樹脂接着材
JP3580244B2 (ja) 半導体装置および半導体装置の製造方法
JP3894097B2 (ja) 半導体装置
JP4386522B2 (ja) 半導体装置の製造方法
JP3826811B2 (ja) 半導体装置の製造方法
JP3654199B2 (ja) 半導体装置の製造方法
JP4978244B2 (ja) 半導体装置及びその製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JP3826831B2 (ja) 半導体装置の組立方法
JP3646677B2 (ja) 表示パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050630

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060911

R151 Written notification of patent or utility model registration

Ref document number: 3858719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees