JP5146296B2 - パワーモジュール用基板の製造方法 - Google Patents
パワーモジュール用基板の製造方法 Download PDFInfo
- Publication number
- JP5146296B2 JP5146296B2 JP2008319595A JP2008319595A JP5146296B2 JP 5146296 B2 JP5146296 B2 JP 5146296B2 JP 2008319595 A JP2008319595 A JP 2008319595A JP 2008319595 A JP2008319595 A JP 2008319595A JP 5146296 B2 JP5146296 B2 JP 5146296B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- ceramic substrate
- brazing material
- power module
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1に、本発明に係るパワーモジュール用基板が用いられるパワーモジュール10を示す。パワーモジュール10は、表面に回路パターンPが形成されたパワーモジュール用基板20と、このパワーモジュール用基板20の表面に搭載された半導体チップ等の電子部品11と、パワーモジュール用基板20の裏面に接合される冷却器13とから構成される。
11 電子部品
12 はんだ材
13 冷却器
13a 流路
14 めっき被膜
20 パワーモジュール用基板
22 セラミックス基板
22a 角部
24 ろう材
24a 第1角部
26 金属板
26a 第1角部
30 接合体
30a 第2角部
40,42 位置決め部材
50 積層体
A 仮接合領域
P 回路パターン
Claims (3)
- 略矩形のセラミックス基板の表面に前記セラミックス基板より小さい略矩形の金属板を接合する接合工程を有するパワーモジュール用基板の製造方法であって、
前記接合工程は、
前記金属板とこの金属板よりも小さい略矩形のろう材とを、各第1角部を一致させて位置決めした状態で仮接合して接合体を形成する第1接合工程と、
前記金属板の前記第1角部の対角に位置する前記接合体の第2角部と前記セラミックス基板の1つの角部とを一致させて位置決めした状態で重ね、これらを加熱しながら厚さ方向に加圧することにより、前記ろう材を溶融させて前記金属板と前記セラミックス基板とをろう付けする第2接合工程と、を有することを特徴とするパワーモジュール用基板の製造方法。 - 前記第1接合工程において、前記金属板と前記ろう材とは超音波接合により仮接合されることを特徴とする請求項1に記載のパワーモジュール用基板の製造方法。
- 前記第1接合工程において、前記金属板と前記ろう材とは有機溶剤により仮接合され、この有機溶剤は前記第2接合工程において揮発することを特徴とする請求項1に記載のパワーモジュール用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008319595A JP5146296B2 (ja) | 2008-12-16 | 2008-12-16 | パワーモジュール用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008319595A JP5146296B2 (ja) | 2008-12-16 | 2008-12-16 | パワーモジュール用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147068A JP2010147068A (ja) | 2010-07-01 |
JP5146296B2 true JP5146296B2 (ja) | 2013-02-20 |
Family
ID=42567217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008319595A Active JP5146296B2 (ja) | 2008-12-16 | 2008-12-16 | パワーモジュール用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5146296B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5664357B2 (ja) * | 2011-03-10 | 2015-02-04 | 三菱マテリアル株式会社 | パワーモジュール用基板用の導体パターン部材 |
JP2013038123A (ja) * | 2011-08-04 | 2013-02-21 | Showa Denko Kk | 絶縁回路基板の製造方法 |
JP2013135199A (ja) * | 2011-12-27 | 2013-07-08 | Toyota Industries Corp | 半導体装置 |
-
2008
- 2008-12-16 JP JP2008319595A patent/JP5146296B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010147068A (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI601465B (zh) | A method of manufacturing a power module substrate | |
JP5125241B2 (ja) | パワーモジュール用基板の製造方法 | |
JP5077102B2 (ja) | パワーモジュール用基板及びその製造方法 | |
JP5151080B2 (ja) | 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール | |
JP5884291B2 (ja) | ヒートシンク付パワーモジュール用基板ユニット | |
JP5146296B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
JP5251772B2 (ja) | パワーモジュール用基板の製造方法および製造中間体 | |
JP5914968B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
WO2006019099A1 (ja) | 絶縁基板、パワーモジュール用基板並びにそれらの製造方法およびそれらを用いたパワーモジュール | |
JP5552803B2 (ja) | パワーモジュール用基板の製造方法 | |
JP6020256B2 (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
JP5056811B2 (ja) | パワーモジュール用基板の製造方法、製造装置、および製造中間体 | |
JP5131205B2 (ja) | パワーモジュール用基板の製造方法 | |
JP5131204B2 (ja) | パワーモジュール用基板の製造方法 | |
KR101774586B1 (ko) | 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
JP5532601B2 (ja) | パワーモジュール用基板およびその製造方法 | |
JP5664024B2 (ja) | パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法 | |
JP6782375B1 (ja) | 金属回路パターンおよび金属回路パターンの製造方法 | |
JP6264129B2 (ja) | パワーモジュール用基板及びその製造方法 | |
JP5887907B2 (ja) | パワーモジュール用基板の製造方法および製造装置 | |
JP5708733B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2013143465A (ja) | ヒートシンク付きパワーモジュール用基板の製造方法及び製造装置 | |
JP7272018B2 (ja) | 絶縁回路基板の製造方法 | |
JP6255659B2 (ja) | パワーモジュール用基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5146296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |