WO2006019099A1 - 絶縁基板、パワーモジュール用基板並びにそれらの製造方法およびそれらを用いたパワーモジュール - Google Patents

絶縁基板、パワーモジュール用基板並びにそれらの製造方法およびそれらを用いたパワーモジュール Download PDF

Info

Publication number
WO2006019099A1
WO2006019099A1 PCT/JP2005/014958 JP2005014958W WO2006019099A1 WO 2006019099 A1 WO2006019099 A1 WO 2006019099A1 JP 2005014958 W JP2005014958 W JP 2005014958W WO 2006019099 A1 WO2006019099 A1 WO 2006019099A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
conductor pattern
ceramic substrate
power module
conductor
Prior art date
Application number
PCT/JP2005/014958
Other languages
English (en)
French (fr)
Inventor
Takeshi Negishi
Toshiyuki Nagase
Original Assignee
Mitsubishi Materials Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004237304A external-priority patent/JP4311303B2/ja
Application filed by Mitsubishi Materials Corporation filed Critical Mitsubishi Materials Corporation
Priority to EP05772503.8A priority Critical patent/EP1791176B1/en
Priority to US11/573,755 priority patent/US8001682B2/en
Publication of WO2006019099A1 publication Critical patent/WO2006019099A1/ja
Priority to US12/615,793 priority patent/US8188376B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/041—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a die for cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor

Definitions

  • Insulating substrate, power module substrate, manufacturing method thereof, and power module using them Insulating substrate, power module substrate, manufacturing method thereof, and power module using them
  • the present invention relates to an insulating substrate suitable for a power module used in a semiconductor device for controlling a large current and a high voltage, a substrate for a power module, a manufacturing method thereof, and a power module using them. .
  • This type of power module is generally formed of A1N, Al 2 O, Si N, SiC, or the like.
  • a power module substrate in which a conductor pattern formed of pure aluminum or an aluminum alloy is disposed on one surface side of the ceramic substrate; a radiator disposed on the other surface side of the ceramic substrate; A semiconductor chip as a heating element disposed on the upper surface of the conductor pattern; and a cooling sink portion disposed on the lower surface of the heat dissipating body, and heat generated by the heat generating body is transmitted through the heat dissipating body and the cooling sink portion. It is configured to dissipate to the outside.
  • the conductor pattern is generally soldered or brazed with a plate-like base material formed of pure aluminum or an aluminum alloy on the surface of a ceramic substrate as shown in, for example, Japanese Patent No. 2953163. After joining by soldering, it is formed by etching the base material.
  • the conductor pattern formed by such an etching process gradually increases in width from the upper surface (heating element side) to the lower surface (ceramic substrate side).
  • an invention that can solve a problem that is similar to the above-mentioned problem, although it is a technical field that is different from the technical field to which the present invention belongs, is disclosed in Japanese Patent Publication No. 11-186679. That is, a method for manufacturing an insulating substrate comprising a base insulating layer, an adhesive insulating layer, and a conductor pattern in this order, wherein a surface of the adhesive insulating layer in a B-stage state is subjected to press punching or the like on a plate material.
  • the adhesive insulating layer and the conductor pattern member are joined by pressurizing them, and the conductor pattern is disposed on the surface of the adhesive insulating layer.
  • the side surfaces of the conductors constituting the conductor pattern are in a state where almost the entire surface is exposed.
  • Patent Document 1 Japanese Patent No. 2953163
  • Patent Document 2 Japanese Patent Laid-Open No. 11-186679
  • the conductor pattern formed by the etching process gradually increases in width from the upper surface side (heating element side) to the lower surface side (ceramic substrate side). There was a problem that it was difficult to meet the demands for the development.
  • An object of the present invention is made in consideration of such circumstances, and provides a method for manufacturing a power module substrate capable of realizing high-efficiency production and thin wire of a conductor pattern. It is.
  • Another object of the present invention is to realize a large current and high voltage of the power module, and even in such a configuration, it is possible to suppress the large size of the insulating substrate, Furthermore, it is to provide an insulating substrate capable of realizing low-cost production, an insulating substrate manufacturing method, a power module substrate, and a power module. Means for solving the problem
  • first invention group is a method other than the etching process.
  • substrate for power modules is provided with the conductor pattern formed by.
  • the invention according to claim 1 is a method for manufacturing a power module substrate in which a conductor pattern is disposed on the surface of a ceramic substrate, wherein the brazing material is applied to the surface of the ceramic substrate by surface tension of a volatile organic medium. Temporarily fixing the foil, and temporarily fixing the conductor pattern member, whose base material strength was also punched out by the surface tension of the volatile organic medium, to the other surface of the brazing foil, In addition to volatilizing the organic medium, at least the conductor pattern member is pressurized in the thickness direction, the brazing material foil is melted, and the conductor pattern member is bonded to the surface of the ceramic substrate.
  • the solder pattern foil is melted and the conductor pattern member is joined to the surface of the ceramic substrate after the temporary fixing by the surface tension. Conducted on the surface of the ceramic substrate without etching A body pattern can be arranged, and a high-efficiency production of a power module substrate and a fine line of a conductor pattern can be realized.
  • the invention according to claim 2 is the method for manufacturing a power module substrate according to claim 1, wherein the conductor pattern member is temporarily fixed to the surface of the ceramic substrate via the brazing material foil.
  • the conductor pattern member punched from the base material is placed facing the surface of the ceramic substrate in a state where the conductor pattern member is fitted in the punch hole, and then the conductor pattern member is pressed toward the surface of the ceramic substrate.
  • the base material force is extracted, and the conductor pattern member is temporarily fixed to the surface of the ceramic substrate via the brazing material foil.
  • the conductor pattern member punched from the base material is fitted in the punch hole and disposed so as to face the surface of the ceramic substrate, the conductor pattern member is placed on the ceramic substrate.
  • the conductor pattern member is also pressed onto the surface of the ceramic substrate and the conductor pattern member is temporarily fixed to the surface of the ceramic substrate via the brazing material foil. It is possible to position and temporarily fix at a relatively high accuracy and easily.
  • the invention according to claim 3 is the method of manufacturing a power module substrate according to claim 2, wherein the base material and the brazing material foil are previously punched out of the conductor pattern member from the base material. Are temporarily fixed by the surface tension of the volatile organic medium, and the conductor pattern member is punched out together with the brazing material foil in this state.
  • the brazing material since the conductor pattern member is punched from the base material together with the brazing material foil, when the conductor pattern member is joined to the surface of the ceramic substrate, the brazing material has no relation to the conductor pattern member on the ceramic substrate. It is possible to minimize the occurrence of so-called stains adhering to the substrate, and it is possible to form a high-quality power module substrate.
  • the invention according to claim 4 and claim 9 (hereinafter referred to as "second invention group") is an insulating substrate and an insulation substrate for preventing sparks caused by a cut surface of a conductor pattern formed by press punching.
  • a substrate manufacturing method, a power module substrate, and a power module are provided.
  • the invention according to claim 4 is an insulating substrate in which a conductor pattern is disposed on the surface side of the ceramic substrate, and stands out from the surface side of the ceramic substrate among the outer surfaces of the conductors constituting the conductor pattern.
  • the rising surface that rises is configured to rise substantially perpendicular to the direction along the surface of the ceramic substrate, and the conductor pattern is joined to the surface of the ceramic substrate by a brazing material, and the rising of the conductor
  • the surface is characterized in that at least the rising surface is coated with the brazing material on the lower side in the rising direction where the surface side force of the ceramic substrate rises.
  • the conductor constituting the conductor pattern since the conductor constituting the conductor pattern has the rising surface, the thickness of the conductor is increased to increase the current and voltage of the conductor pattern. Even so, it is suppressed that the width of the conductor is increased by the increase in thickness. Therefore, it is possible to realize both thinning of the conductor pattern and high current and high voltage.
  • the conductor pattern is bonded to the surface side of the ceramic substrate with a brazing material, and at least the lower surface of the conductor constituting the conductor pattern is covered with the brazing material. It is possible to improve the bonding strength with the surface side. Furthermore, even when the surface roughness of the lower side of the rising surface is increased, this surface is covered with the brazing material.
  • the invention according to claim 5 is the insulating substrate according to claim 4, wherein in the insulating substrate according to claim 4, the rising surface of the conductor is a surface side force rising of the ceramic substrate. It is characterized in that the lower surface roughness of the rising direction is larger than the upper surface roughness.
  • the rising surface of the conductor has a lower surface roughness (the surface of the conductor facing the ceramic substrate, that is, the lower surface) on the lower side in the rising direction (the ceramic substrate of the conductor). Is larger than the surface roughness of the surface opposite to the surface opposite to the upper surface (ie, the upper surface side), so that the bonding strength of the brazing material on the lower side of the conductor is increased, and the surface side of the conductor pattern and the ceramic substrate is increased. The joint strength is further improved.
  • the invention according to claim 6 is the insulating substrate according to claim 4 or 5, wherein the surface of the brazing material covering the rising surface has an arithmetic average roughness Ra of less than 5 m.
  • the maximum height Ry force is smaller than 0 ⁇ m, or the ten-point average roughness Rz is smaller than 30 ⁇ m.
  • the surface roughness of the brazing material covering the rising surface is in the above range, it is possible to suppress foreign matter from adhering to the surface of the brazing material, The appearance defects of the insulating substrate can be reduced, and conduction between adjacent conductors can be suppressed, that is, the breakdown voltage can be improved.
  • the invention according to claim 7 is a method for manufacturing an insulating substrate in which a conductor pattern is disposed on the surface of a ceramic substrate, wherein the conductor is cut by shearing in the thickness direction and has a cut surface.
  • the conductor pattern member to be formed has a cut surface, and the rear side in the cut direction of the cut surface has a small surface roughness.
  • the conductor pattern member is cut from the front side in the cutting direction where the surface roughness is large to the rear side in the cutting direction where the surface roughness is small.
  • it is placed on the surface of this ceramic substrate via a brazing material to form a laminated body, and then the laminated body is laminated in the laminating direction in the joining process as the next step.
  • the brazing material By pressurizing and heating, the conductive pattern member and the surface side of the ceramic substrate are joined by the brazing material.
  • the front end in the cutting direction on the cut surface of the conductor pattern member and the brazing material are heated in close contact with each other to melt the brazing material.
  • the brazing material including the brazing material to be melted is agglomerated by the surface tension on the front side in the cutting direction of the cutting surface having a large surface roughness.
  • the material gradually rises from the cut surface toward the rear side in the cutting direction. Therefore, an insulating substrate in which substantially the entire rising surface is covered with the brazing material can be obtained.
  • the brazing material hardened at the front end of the cut surface of the conductor pattern member has the largest thickness among the brazing materials covering substantially the entire area of the cut surface, and the outer surface is a side surface. It becomes a curved surface shape. Therefore, even when the power module having this insulating substrate is used under a temperature cycle, the stress concentration is reduced, and it is possible to suppress the occurrence of cracks or the like at the bonding interface between the conductor pattern and the surface side of the ceramic substrate. It is possible to extend the life of this power module.
  • the etching process is performed by increasing the thickness of the conductor pattern member in order to increase the current and voltage of the power module. There will be no adverse effects when the number of man-hours is increased or when the conductors constituting the conductor pattern are made wider. Therefore, it is possible to provide a power module with high current and high voltage in a compact and low-cost manner.
  • the invention according to claim 8 is an insulating substrate in which a conductor pattern is disposed on one surface side of a ceramic substrate, a radiator disposed on the other surface side of the ceramic substrate, and the conductor And a heating element disposed on a surface opposite to the surface of the pattern opposite to the ceramic substrate, wherein the radiator is configured to dissipate heat from the heating element to the outside.
  • a substrate, wherein the insulating substrate is an insulating substrate cover according to any one of claims 4 to 6.
  • the invention according to claim 9 is an insulating substrate in which a conductor pattern is disposed on one surface side of a ceramic substrate, a heat radiator disposed on the other surface side of the ceramic substrate, and the conductor A heating element disposed on a surface of the pattern opposite to the surface facing the ceramic substrate; and a cooling sink disposed on a surface of the radiator opposite to the surface facing the ceramic substrate.
  • a power module configured to dissipate heat from the heat generating element to the outside through the heat dissipating element and the cooling sink part, wherein the insulating substrate is a shift unit according to any one of claims 4 to 6. Insulating substrate force described here is also obtained.
  • both the thinning of the conductor pattern, the large current, and the high voltage are achieved.
  • the bonding strength between the conductor pattern and the surface side of the ceramic substrate can be improved.
  • the rising surface of the conductor is substantially entirely covered with the brazing material, when using the power module having this insulating substrate, the undulation of the surface of the rising surface becomes a singular point, and the spark starts from this portion. Occurrence of a situation that prevents proper use of the power module, such as energizing a conductor located next to the conductor, can be suppressed.
  • the insulating substrate, the power module substrate, and the power module according to the present invention it is possible to realize both a thin conductor pattern and a large current and a high voltage, It is possible to improve the bonding strength with the surface side of the ceramic substrate. Furthermore, even when there is a slash on the rising surface of the conductor, it is possible to suppress the occurrence of a situation that hinders proper use of the power module.
  • an insulating substrate in which the rising surface of the conductor constituting the conductor pattern is substantially entirely covered with the brazing material. Furthermore, even when the power module having this insulating substrate is used under a temperature cycle, the stress concentration is reduced, and the insulating substrate can suppress the occurrence of cracks or the like at the bonding interface between the conductor pattern and the surface side of the ceramic substrate. Can be formed. Also, it becomes possible to provide such a power module at a low cost.
  • FIG. 1 shows a first process diagram of a method for manufacturing a power module substrate according to a first embodiment.
  • FIG. 2 shows a second step diagram of the method for manufacturing the power module substrate according to the first embodiment.
  • ⁇ 3 A third process diagram of the method of manufacturing the power module substrate according to the first embodiment is shown.
  • FIG. 4 is a schematic configuration diagram showing a power module to which the power module substrate formed according to FIGS. 1 to 4 is applied.
  • FIG. 5 is an overall view showing a power module to which the insulating substrate according to the second embodiment is applied.
  • FIG. 6 is an enlarged view of part A shown in FIG.
  • FIG. 7 is a diagram showing the results of measuring Ra, Ry, and Rz of the brazing material covering the rising surface shown in FIG.
  • FIGS. 1 to 3 are process diagrams of a method for manufacturing a power module substrate according to the first invention group
  • FIG. 4 is a diagram for a power module formed by the manufacturing method shown in FIGS.
  • a power module 10 to which a substrate is applied and includes a power module substrate 11, a radiator 21, a cooling sink part 22, and a semiconductor chip 23 as a heating element.
  • the power module substrate 11 is formed of, for example, A1N, Al 2 O, Si N, SiC, or the like.
  • a conductive pattern 13 is disposed on the upper surface side of the ceramic substrate 12 and a metal layer 14 is disposed on the lower surface side.
  • the conductor pattern 13 and the metal layer 14 are both made of pure aluminum or an aluminum alloy, and based on an Al—Si or Al—Ge brazing foil 15a, as will be described later. It ’s joined!
  • a semiconductor chip 23 is bonded to the upper surface of the conductor pattern 13 via a solder layer 16. Further, a heat radiator 21 is disposed on the lower surface of the metal layer 14, and these 14, 21 are joined by solder layer 16, or brazing or diffusion bonding. Further, a cooling sink 22 having a flow hole 22a through which a coolant such as a cooling liquid or cooling air passes is disposed on the lower surface of the radiator 21. The cooling sink 22 and the radiator 21 are fastened and fixed by, for example, screws (not shown), and the circulation holes 22a are connected to refrigerant circulation means (not shown) so that the refrigerant can be supplied and recovered. Yes. As a result, the heat from the semiconductor chip 23 can be dissipated to the outside through the radiator 21 and the cooling sink 22.
  • a volatile organic medium (not shown) is uniformly applied to one surface of the first base material 13a that also has pure aluminum or aluminum alloy strength, and then an Al—Si or Al—Ge brazing foil 15a is placed thereon. Then, the brazing filler metal foil 15a is temporarily fixed to one surface of the first base material 13a over the entire area by the surface tension of the volatile organic medium.
  • form The conductor pattern member 13b is formed by punching the first base material 13a together with the brazing material foil 15a along the outer shape of the conductor pattern 13 to be formed.
  • the brazing filler metal foil 15a which is substantially the same as the outer shape, is temporarily fixed over the entire surface of one surface by the surface tension, and when these 13b and 15a are viewed in plan view. In addition, the brazing filler metal foil 15a does not substantially protrude from the outer peripheral edge of the conductor pattern member 13b. Thereafter, the conductor pattern member 13b punched from the first base material 13a is fitted into the punching hole to form the first pushback member 13c.
  • the second base material 14a also having aluminum or aluminum alloy strength is along the outer shape of the metal layer 14 to be formed with the brazing foil 15a temporarily fixed.
  • the metal layer member 14b punched from the second base material 14a is fitted into the punched hole, and the second push A back member 14c is formed.
  • examples of the volatile organic medium include divalent to trivalent polyhydric alcohols, and the viscosity is 1 X 10 _3 Pa 's or more, preferably 20 X 10 _3 Pa' s or more 1500 X 10 _3 Below Pa's, the surface tension is 80 X 10 _3 NZm or less, preferably 20 X 10 _3 NZm or more and 60 X 10-3 NZm or less, and the temperature is below the melting temperature of the brazing filler metal foil 15a. Specifically, it evaporates when the temperature is 400 ° C or lower, preferably 300 ° C or lower.
  • the first pushback member 13c is disposed above the ceramic substrate 12 so that the brazing filler metal foil 15a faces the upper surface of the ceramic substrate 12, while the substrate 12 Below the second push knock member 14c, the brazing material foil 15a is opposed to the lower surface of the ceramic substrate 12.
  • the first template 41 in which the first guide hole 41a having the inner shape along the outer peripheral edge of the conductor pattern member 13b is formed is connected to the first pushback member 13c and the ceramic substrate 12.
  • the second push-back member 14c and the ceramic substrate 12 are provided between the second push-back member 14c and the ceramic substrate 12.
  • the second template 42 is disposed between the upper surface and the second guide hole 42a having an inner shape along the outer peripheral edge of the metal layer member 14b. It arranges between the lower surface of.
  • the second pushback facing the upper and lower surfaces of the ceramic substrate 12 or the surface of the brazing filler metal foil 15a of the first pushback member 13c facing the upper surface of the ceramic substrate 12 and the lower surface of the substrate 12, respectively.
  • the volatile organic Apply the medium uniformly.
  • the conductor pattern member 13b is pressed toward the upper surface of the ceramic substrate 12 to be extracted from the first base material 13a, and the conductor pattern member 13b is removed from the ceramic substrate.
  • the upper surface of 12 is temporarily fixed by the surface tension via a brazing filler metal foil 15a.
  • the metal layer member 14b is pressed against the lower surface of the ceramic substrate 12 to be extracted from the second base material 14a, and the metal layer member 14b is brazed to the lower surface of the ceramic substrate 12. It is temporarily fixed by the surface tension through the material foil 15a.
  • the outer peripheral edge of the conductor pattern member 13b is guided by the inner peripheral surface of the first guide hole 41a of the first template 41, and the outer peripheral edge of the metal layer member 14b is the second guide hole 42a of the second template 42.
  • the conductor pattern member 13b and the metal layer member 14b are inclined with respect to the surface of the ceramic substrate 12 or displaced in the direction along the surface at the time of extraction. Is suppressed.
  • brazing material foil 15a and the conductor pattern member 13b are laminated in this order on the upper surface of the ceramic substrate 12, and the brazing material foil 15a and the metal layer member 14b are disposed on the lower surface of the substrate 12.
  • a laminated body 11a is formed in which the respective members are sequentially laminated and these members are temporarily fixed by the surface tension.
  • the laminate 11a is heated in an atmosphere of about 300 ° C to volatilize the volatile organic medium, and in the atmosphere of about 630 ° C, the conductor pattern member 13b and the metal in the laminate 11a.
  • the layer member 14b is pressed for about 1 hour in the laminating direction for about 0.3 MPa to melt the brazing filler metal foil 15a to join the conductor pattern member 13b and the metal layer member 14b to the surface of the ceramic substrate 12.
  • the power module substrate 11 in which the conductor pattern 13 and the metal layer 14 are disposed is formed on the surface of the ceramic substrate 12.
  • the solder foil 15a is melted after being temporarily fixed by the surface tension of the organic medium as described above, to thereby form a conductor. Since the pattern member 13b is bonded to the surface of the ceramic substrate 12, it becomes possible to arrange the conductor pattern 13 on the surface of the ceramic substrate 12 without performing the etching process. , And conductor putter 13 fine lines can be realized.
  • the conductor pattern member 13b punched from the first base material 13c is fitted in the punching hole and disposed above the ceramic substrate 12, the conductor pattern member 13b is moved to the ceramic substrate 12.
  • the conductive pattern member 13b is temporarily fixed to the surface of the ceramic substrate 12 via the brazing filler metal foil 15a, so that the conductive pattern member 13b is attached to the ceramic substrate 12. It becomes possible to position and temporarily fix the desired position on the surface with relatively high accuracy and ease.
  • the conductor pattern member 13b is punched from the first base material 13c together with the brazing material foil 15a, when the conductor pattern member 13b is joined to the surface of the ceramic substrate 12, the brazing material becomes a conductor on the ceramic substrate 12. It is possible to minimize the occurrence of so-called spots that adhere independently of the pattern member 13b, and to form a high-quality power module substrate 11.
  • FIG. 5 is an overall view showing a power module to which an insulating substrate according to an embodiment of the present invention is applied.
  • the power module 140 includes a power module base plate 111 and a cooling sink 130 as shown in FIG.
  • the power module substrate 111 is formed of, for example, A1N, Al 2 O, Si N, SiC, or the like.
  • the insulating substrate 110 having the conductor pattern 113 disposed on one surface (hereinafter simply referred to as “upper surface”) of the ceramic substrate 112 and the other surface (hereinafter simply referred to as “lower surface”) of the ceramic substrate 112. )
  • Semiconductor chip (heat generation) disposed on the surface opposite to the surface facing the ceramic substrate 112 (hereinafter simply referred to as the “upper surface”) of the radiator 114 disposed on the side) and the conductive pattern 113.
  • Body 115.
  • the cooling sink portion 130 is in close contact with the surface (hereinafter simply referred to as “lower surface”) of the radiator 114 opposite to the surface facing the ceramic substrate 112 (hereinafter simply referred to as “upper surface”). It is arranged.
  • the metal layer 116 is disposed between the lower surface side of the ceramic substrate 112 and the radiator 114, and the insulating substrate 110 includes the ceramic substrate 112 and the conductor pattern. 113 and a metal layer 116.
  • the conductor pattern 113 and the metal layer 116 are made of pure A1 or A1 alloy.
  • the conductor pattern 113 and the metal layer 116 are bonded individually to the upper and lower surfaces of the ceramic substrate 112 by an Al—Si or Al—Ge brazing material 121.
  • the semiconductor chip 115 is joined to the upper surface of the conductor pattern 113 by the solder 122, and the lower surface of the metal layer 116 (the surface facing the radiator 114) is also soldered to the upper surface of the radiator 114 by brazing or diffusion bonding. Joined.
  • the power module 140 is configured, and the heat from the semiconductor chip 115 can be dissipated to the outside through the radiator 114 and the cooling sink part 130.
  • a circulation hole 132 connected to a refrigerant circulation means (not shown) for supplying and collecting the refrigerant 131 such as a coolant and cooling air is formed inside the cooling sink portion 130.
  • the supplied refrigerant 131 recovers the heat conducted from the semiconductor chip 115 to the heat radiating body 114, and the refrigerant circulation means recovers the recovered refrigerant 131 and supplies the new refrigerant 131.
  • the heat from the semiconductor chip 115 is dissipated from the power module 140! /.
  • the thickness of the ceramic substrate 112 is 0.25 mm or more and 3. Omm or less
  • the thickness of the conductor pattern 113 is 0.1 mm or more and 2. Omm or less
  • the thickness of the metal layer 116 The thickness of the brazing material 121 for joining the conductor pattern 113 and the metal layer 116 to the upper and lower surfaces of the ceramic substrate 112 is 0.005 mm or more and 0.1 mm or less, respectively. Yes.
  • the conductor pattern 113 includes two plate-like conductors 117, and these conductors 117 are joined by the brazing material 121 in a state of being aligned on the upper surface side of the ceramic substrate 112. Yes.
  • the interval between the conductors 117 is 0.1 mm or more.
  • the rising surface 117a rising from the upper surface side of the ceramic substrate 112 is substantially perpendicular to the direction along the upper surface of the ceramic substrate 112.
  • the rising surface 117 a is covered with the brazing material 121 almost on the entire surface.
  • FIG. 7 shows the results of measuring the Ra, Ry, and Rz at six locations among the plurality of rising surfaces 117a covered with the brazing material 121.
  • the conductor 117 is formed by cutting a plate material formed of pure A1 or A1 alloy in the thickness direction, and the cut surface obtained at this time becomes a rising surface 117a. ing.
  • the rising surface 117a is configured to rise from the upper surface side of the ceramic substrate 112 from the front to the rear in the cutting direction when the conductor 117 is formed by cutting.
  • the surface roughness of the front side 117b in the cutting direction is larger than the surface roughness of the rear side 117c in the cutting direction at the time of cutting.
  • the cutting direction front side 117b of the rising surface 117a is a region extending from the front end of the rising surface 117a in the cutting direction to the rear side 117c and extending to about one third of the total thickness of the conductor 117.
  • the secondary spiral cross section is referred to, and the rear direction 117c of the cutting direction refers to a region from the rear end of the cutting direction forward 117b to the rear end of the rising surface 117a in the cutting direction, so-called primary shear plane.
  • the surface roughness of the front 117b in the cutting direction is Rz30 m or more, and the surface roughness of the rear 117c in the cutting direction is Rz30 m or less.
  • the rising force surface 117a of the conductor 117 is the lower side 117b of the rising direction in which the rising surface 117a rises from the upper surface side of the ceramic substrate 112 (the surface of the conductor 117 facing the ceramic substrate 112).
  • the surface roughness of the upper side that is, the lower surface side, is larger than the surface roughness of the upper side 117c (the upper surface side of the conductor 117).
  • the brazing material 121 located at the lower end of the lower side 117b of the rising surface 117a is the thickest of the brazing materials 121 covering almost the entire area of the rising surface 117a. As shown in Fig. 6, it has a concave curved surface.
  • a plate material made of pure A1 or an A1 alloy cover is cut by cutting in the thickness direction so as to have a predetermined size to form a conductor 117 (conductor pattern member) (conductor pattern member forming step).
  • the cut surface obtained at this time becomes the rising surface 117a.
  • the conductor 117 is arranged in a desired alignment via the brazing material 121 on the upper surface of the ceramic substrate 112 so that the rising surface 117a rises from the upper surface side of the ceramic substrate 112 from the front direction 117b to the rear direction 117c. Place in state.
  • the metal layer 116 is disposed on the lower surface of the ceramic substrate 112 with the brazing material 121 interposed therebetween, whereby the metal layer 116, the brazing material 121, the ceramic substrate 112, and the brazing material 121 are aligned.
  • a laminated body in which the conductor 117 is placed in this order (placement step).
  • this laminated body is heated in a state of being pressurized in the laminating direction, and after melting the brazing material 121 in a state where the front end of the cutting direction front 117b on the rising surface 117a of the conductor 117 and the brazing material 121 are in close contact with each other.
  • the upper surface side of the ceramic substrate 112 and the conductor 117 are bonded together, and the lower surface side of the ceramic substrate 112 and the metal layer 116 are bonded (bonding step) to form the insulating substrate 112.
  • the metal layer 116 was made of pure Al
  • the brazing material 121 was made of Al—Si
  • the ceramic substrate 112 was made of A1N
  • the conductor 117 was made of pure Al.
  • the thickness the metal layer 16 was about 0.6 mm
  • the brazing material 121 was about 0.6 mm
  • the ceramic substrate 112 was about 0.635 mm
  • the conductor 117 was about 0.6 mm.
  • the spacing between the conductors 17 is about 1. Omm.
  • the conductor 117 constituting the conductor pattern 113 includes the rising surface 117a. Even in a configuration in which the thickness of 117 is increased to increase the current and voltage of the conductor pattern 113, the width of the conductor 117 is suppressed from increasing by the increase in thickness. Therefore, it is possible to realize both the thinning of the conductor pattern 113 and the large current and high voltage.
  • the conductor pattern 117 is joined to the upper surface side of the ceramic substrate 112 by a brazing material 121, and the rising surface 117 a of the conductor 117 is covered with the brazing material 121 almost entirely. Therefore, the bonding strength between the conductor pattern 117 and the upper surface side of the ceramic substrate 112 can be improved. Further, even when the surface roughness of the rising surface 117a of the conductor 117 is increased, this surface is covered with the brazing material 121.
  • the rising surface 117a of the conductor 117 has the surface roughness of the lower side 117b in the rising direction larger than the surface roughness of the upper side 117c, the filter material 121 on the lower side 117b of the conductor 117 The bonding strength is increased, and the bonding strength between the conductor pattern 113 and the upper surface side of the ceramic substrate 112 can be further improved.
  • the surface roughness of the brazing material 121 covering the rising surface 117a is within the above range, it is possible to prevent foreign matter from adhering to the surface of the brazing material 121.
  • the occurrence of defective appearance can be reduced, and the adjacent conductors 117 can be prevented from being energized, that is, the breakdown voltage can be improved.
  • the front end of the cutting direction front 117b on the rising surface 117a of the conductor 117 and the brazing material 121 are heated in close contact with each other to melt the brazing material.
  • the brazing material 121 in the molten state including the brazing material 121 located in the periphery of the front end of the steel, is agglomerated by the surface tension in the cutting direction front 117b having a large surface roughness, and the brazing material 121 rises. Ascending gradually toward the rear 117c of the cutting direction of the surface 117a. Therefore, it is possible to form the insulating substrate 110 in which substantially the entire rising surface 117a is covered with the brazing material 121.
  • the brazing material 121 hardened at the front end of the front 117b in the cutting direction is the rising surface.
  • the thickness becomes the thickest, and the outer surface has a concave curved surface shape (a fillet is formed). Therefore, even when the power module 140 having the insulating substrate 110 is used under a temperature cycle, cracks due to stress concentration occur at the bonding interface between the conductor pattern 113 and the upper surface side of the ceramic substrate 112. Etc., and the life of the power module 140 can be extended.
  • the conductor pattern 113 is not formed by the etching process, in order to achieve a large current and a high voltage of the power module 140, the conductor 117 When the thickness is increased, the number of man-hours for the etching process is increased, and when the conductors constituting the conductor pattern are widened, there will be no adverse effects. Therefore, the power module 140 with high current and high voltage can be provided compactly and at low cost.
  • the first embodiment shows a method in which the brazing material foil 15a is temporarily fixed to the base materials 13a and 14a by the surface tension, and then the conductive pattern member 13b and the metal layer member 14b are punched out together with the brazing material foil 15a. Not limited to this, the following may be used.
  • the pushback member not having the brazing material foil 15a is formed, the brazing material foil 15a is temporarily fixed on the front and back surfaces of the ceramic substrate 12, and the front and back surfaces of the substrate 12 are opposed to each other.
  • the conductor pattern member 13b and the metal layer member 14b may be extracted to form the laminate.
  • the present invention can also be applied when the templates 41 and 42 are not used.
  • the force with the rising surface 117a as the cutting surface is not necessarily limited to the cutting surface.
  • the rising surface 117a a cut surface, all the operational effects of the above-described embodiment can be obtained. In this case, it is not necessary that all the rising surfaces 117a be cut surfaces. At least one surface should be a cut surface. Thus, the same effects as those of the above-described embodiment are obtained.
  • the forces Ra, Ry showing a configuration in which the arithmetic average roughness Ra is smaller than 5 m, the maximum height Ry is smaller than 40 ⁇ m, and the ten-point average roughness Rz is smaller than 30 m. And at least one of Rz may be within the above range.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

明 細 書
絶縁基板、パワーモジュール用基板並びにそれらの製造方法およびそれ らを用いたパワーモジュール
技術分野
[0001] この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジユー ルに好適な絶縁基板、パワーモジュール用基板並びにそれらの製造方法およびそ れらを用いたパワーモジュールに関するものである。
背景技術
[0002] この種のパワーモジュールは一般に、 A1N、 Al O、 Si N、 SiC等により形成され
2 3 3 4
たセラミックス基板の一方の表面側に、純アルミニウム若しくはアルミニウム合金により 形成された導体パターンが配設されたパワーモジュール用基板と、前記セラミックス 基板の他方の表面側に配設された放熱体と、前記導体パターンの上面に配設され た発熱体としての半導体チップと、前記放熱体の下面に配設された冷却シンク部とを 備え、前記発熱体力 の熱を前記放熱体および冷却シンク部を介して外部へ放散さ せる構成となっている。
[0003] ここで、前記導体パターンは、一般に、例えば日本特許第 2953163号に示すよう に、セラミックス基板の表面に、純アルミニウム若しくはアルミニウム合金により形成さ れた板状の母材をはんだ付け若しくはろう付けにより接合した後に、この母材にエツ チング処理を施すことにより形成されている。このようなエッチング処理によって形成 された導体パターンは、この上面 (発熱体側)から下面 (セラミックス基板側）に向うに 漸次幅が広くなつている。
[0004] ところで近年、パワーモジュールは、さらなる大電流、高電圧化、さらにはコンパクト ィ匕、すなわち導体パターンを構成する導体の幅を狭くし、かつ該導体同士の間隔を 狭くすることが要求されて 、る。
まず、前者の要求に応えるためには、導体パターンの導通面積を大きくする必要が ある。しかしながら、この導通面積の大形化を図るには、このパワーモジュールを組み 込む装置自体の設計上の制約等があるため、セラミックス基板の外形寸法を大きくす ることができず、したがって、導体の幅は大きくできず、この厚さを大きくせざるを得な いことになる。この場合に、前述のようにエッチング処理を施して導体パターンを形成 すると、導体の下面側の幅が、厚さを大きくした分大きくなり、このため、前記後者の 要求仕様としてのコンパ外ィ匕を図ることができず、前記各要求仕様を両者ともに満た すことが困難であるという問題があった。
また、導体の厚さを厚くしたことにより、エッチング処理の工数の増大を招来し、パヮ 一モジュールの製造コストの増大を生じさせるといった問題があった。
[0005] 一方、本願発明の属する技術分野と異なる技術分野ではあるが、前述した問題と 近似する問題を解決し得る発明が日本特許公開公報 (特開平 11— 186679号）に 開示されている。すなわち、ベース絶縁層と接着用絶縁層と導体パターンとをこの順 に備えた絶縁基板の製造方法であって、 Bステージ状態にある接着用絶縁層の表面 に、板材にプレス打抜き等を施して得られた導体パターン部材 (導体)を整列状態で 載置した後に、これらを加圧することにより接着用絶縁層と導体パターン部材とを接 合し、接着用絶縁層の表面に導体パターンを配設するものである。このようにして形 成された絶縁基板にあっては、導体パターンを構成する導体の側面 (接着用絶縁層 の表面から立上がる表面）は、略全面が露出した状態となる。
特許文献 1 :特許第 2953163号公報
特許文献 2：特開平 11― 186679号公報
発明の開示
発明が解決しょうとする課題
[0006] しカゝしながら、母材にエッチング処理を施すことにより導体パターンを形成する場合 には、上述のとおり、処理時間が力かり高効率生産を実現することが困難であるという 問題があった。また、エッチング処理により形成された導体パターンは、その上面側（ 発熱体側)から下面側 (セラミックス基板側）に向うに従い漸次幅が広くなるため、近 年のパワーモジュールのコンパクト化、導体パターンの細線化に対する要望に応える ことが困難であるという問題があった。
[0007] また、前記特開平 11 186679号記載の発明のように、導体パターン部材 (導体） をプレス打抜きにより形成すると、この切断面は、切断方向後方側、つまり 1次せん断 面 (厚さの約 3分の 2)は表面粗さが小さくなるが、切断方向前方側、つまり 2次せん 断面 (厚さの約 3分の 1)は表面粗さが大きくなる。仮に、前記公開特許公報記載の発 明を適用して絶縁基板を形成し、この絶縁基板を用いてパワーモジュールを形成し てこれを使用すると、前記 2次せん断面の起伏が特異点となりこの部分を起点として スパークが発生し、この導体の隣に位置する導体と通電する等、パワーモジュールの 適正な使用を阻害する場合があった。
[0008] 本発明の目的は、このような事情を考慮してなされたもので、高効率生産、および 導体パターンの細線ィ匕を実現することができるパワーモジュール用基板の製造方法 を提供することである。
[0009] 本発明の他の目的は、パワーモジュールの大電流、高電圧化を実現することがで きるとともに、このような構成においても、絶縁基板の大形ィ匕を抑制することができ、さ らに、低コスト生産を実現することができる絶縁基板および絶縁基板の製造方法並び にパワーモジュール用基板およびパワーモジュールを提供することである。 課題を解決するための手段
[0010] このような課題を解決して、前記目的を達成するために、請求項 1から請求項 3に係 る発明（以下、「第 1発明群」という。）は、エッチング処理以外の方法により形成した 導体パターンによってパワーモジュール用基板の製造方法を提供する。
特に請求項 1に係る発明は、セラミックス基板表面に導体パターンが配設されたパ ヮーモジュール用基板の製造方法であって、前記セラミックス基板の表面に、揮発性 有機媒体の表面張力によって、ろう材箔を仮固定するとともに、前記ろう材箔の他方 の表面に、揮発性有機媒体の表面張力によって、母材力も打ち抜かれた導体パター ン部材を仮固定した後に、これらを加熱し、前記揮発性有機媒体を揮発させるととも に、少なくとも前記導体パターン部材をその厚さ方向に加圧し、前記ろう材箔を溶融 させて前記導体パターン部材を前記セラミックス基板の表面に接合することを特徴と する。
[0011] 本発明に係るパワーモジュール用基板の製造方法によれば、前記表面張力によつ て前記仮固定した後に、ろう材箔を溶融させて導体パターン部材をセラミックス基板 の表面に接合するので、エッチング処理を施すことなぐセラミックス基板の表面に導 体パターンを配設することが可能になり、パワーモジュール用基板の高効率生産、お よび導体パターンの細線ィ匕を実現することができる。
[0012] 請求項 2に係る発明は、請求項 1記載のパワーモジュール用基板の製造方法にお いて、前記セラミックス基板の表面に、前記ろう材箔を介して前記導体パターン部材 を仮固定するに際し、母材から打ち抜かれた前記導体パターン部材を打ち抜き孔に 嵌め込んだ状態で、前記セラミックス基板の表面に対向させて配置した後に、前記導 体パターン部材を前記セラミックス基板の表面に向けて押圧して前記母材力も抜き 出すとともに、該導体パターン部材を前記セラミックス基板の表面に前記ろう材箔を 介して仮固定することを特徴とする。
[0013] この場合、母材から打ち抜かれた前記導体パターン部材を打ち抜き孔に嵌め込ん だ状態で、これを前記セラミックス基板の表面に対向させて配置した後に、前記導体 ノ ターン部材を前記セラミックス基板の表面に向けて押圧して前記母材力も抜き出 すとともに、該導体パターン部材を前記セラミックス基板の表面に前記ろう材箔を介し て仮固定するので、導体パターン部材をセラミックス基板の表面における所望の位置 に比較的高精度にかつ容易に位置決めして仮固定することが可能になる。
[0014] 請求項 3に係る発明は、請求項 2記載のパワーモジュール用基板の製造方法にお いて、前記母材から前記導体パターン部材を打ち抜く際に予め、前記母材と前記ろ う材箔とを前記揮発性有機媒体の表面張力によって仮固定しておき、この状態で前 記ろう材箔ごと前記導体パターン部材を打ち抜くことを特徴とする。
[0015] この場合、前記ろう材箔ごと前記母材から導体パターン部材を打ち抜くので、前記 導体パターン部材をセラミックス基板表面に接合させた際、ろう材が、セラミックス基 板に前記導体パターン部材と無関係に付着する、いわゆるしみが発生することを最 小限に抑制することができ、高品質なパワーモジュール用基板を形成することができ る。
[0016] 請求項 4力も請求項 9に係る発明（以下、「第 2発明群」という）は、プレス打抜きによ り形成した導体パターンの切断面に起因したスパークを防止する絶縁基板および絶 縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュールを提供 する。 特に請求項 4に係る発明は、セラミックス基板の表面側に導体パターンが配設され た絶縁基板であって、前記導体パターンを構成する導体の外表面のうち、前記セラミ ックス基板の表面側から立上がる立上がり面は、前記セラミックス基板の表面に沿つ た方向に対して略垂直に立上がる構成とされ、前記導体パターンは、前記セラミック ス基板の表面にろう材により接合され、前記導体の前記立上がり面は少なくとも、この 立上がり面が前記セラミックス基板の表面側力 立上がる立上がり方向の下側が前 記ろう材により被覆されて 、ることを特徴とする。
[0017] この発明によれば、導体パターンを構成する導体が前記立上がり面を備えているの で、この導体の厚さを厚くして、導体パターンの大電流、高電圧化を図った構成にお いても、導体の幅がこの厚さの増加分だけ広くなることが抑制される。したがって、導 体パターンの細線化、および大電流、高電圧化の双方を実現することができる。 また、導体パターンはセラミックス基板の表面側にろう材により接合され、かつ導体 ノ ターンを構成する導体の前記立上がり面は少なくとも、前記下側がこのろう材により 被覆されているので、導体パターンとセラミックス基板の表面側との接合強度の向上 を図ることができる。さらに、立上がり面の前記下側の表面粗さが大きくされた場合に おいても、この表面がろう材により被覆されることになるので、この絶縁基板を有する ノ ヮ一モジュールを使用するに際して、前記下側における表面の起伏が特異点とな りこの部分を起点としてスパークが発生し、この導体の隣に位置する導体と通電する 等、パワーモジュールの適正な使用を阻害する事態の発生を抑制することができる。
[0018] 請求項 5に係る発明は、請求項 4記載の絶縁基板において、請求項 4記載の絶縁 基板において、前記導体の前記立上がり面は、この立上がり面が前記セラミックス基 板の表面側力 立上がる立上がり方向の下側の表面粗さが上側の表面粗さより大き くされていることを特徴とする。
[0019] この発明によれば、導体の前記立上がり面が、前記立上がり方向の下側 (導体の、 セラミックス基板と対向する表面、すなわち下面側）の表面粗さが上側 (導体の、セラ ミックス基板と対向する表面の反対側の表面、すなわち上面側）の表面粗さより大きく されているので、この導体の前記下側におけるろう材の接合力が高くなり、導体バタ ーンとセラミックス基板の表面側との接合強度がさらに向上される。 [0020] 請求項 6に係る発明は、請求項 4または 5に記載の絶縁基板において、前記立上が り面を被覆した前記ろう材の表面は、算術平均粗さ Raが 5 mより小さぐまたは最大 高さ Ry力 0 μ mより小さく、または十点平均粗さ Rzが 30 μ mより小さくされているこ とを特徴とする。
[0021] この発明によれば、立上がり面を被覆した前記ろう材の表面粗さが前記範囲とされ ているので、このろう材の表面に異物が付着することを抑制することが可能になり、こ の絶縁基板の外観不良の発生を低減することができるとともに、隣合う導体同士が通 電することを抑制する、つまり耐圧の向上を図ることができる。
[0022] 請求項 7に係る発明は、セラミックス基板の表面に導体パターンが配設された絶縁 基板の製造方法であって、板材を厚さ方向にせん断加工によって切断し、切断面を 有する導体パターン部材を形成する導体パターン部材形成工程と、前記導体パター ン部材を、前記切断面が、切断方向前方側から後方側に向って、前記セラミックス基 板の表面側から立上がるように、前記セラミックス基板の表面にろう材を介して載置し 積層体とする載置工程と、前記積層体を積層方向に加熱した状態で加圧し、前記ろ ぅ材により前記セラミックス基板と前記導体パターン部材とを接合する接合工程とを有 することを特徴とする。
[0023] この発明によれば、前記導体パターン部材形成工程では、形成される導体パター ン部材が切断面を有し、この切断面の切断方向後方側は表面粗さが小さぐ前方側 は表面粗さが大きくなり、また、この次工程としての前記載置工程では、導体パターン 部材を、切断面が、表面粗さの大きい切断方向前方側から表面粗さの小さい切断方 向後方側に向って、セラミックス基板の表面側から立上がるように、このセラミックス基 板の表面にろう材を介して載置して積層体とし、その後、次工程としての前記接合ェ 程で、積層体を積層方向に加圧して加熱することによって、ろう材により導体パター ン部材とセラミックス基板の表面側とを接合する。
[0024] この接合工程において、導体パターン部材の切断面における切断方向前端と、ろう 材とを密接させた状態で加熱し、ろう材を溶融させるので、導体パターン部材の前記 前端の周辺部に位置するろう材を含めて、溶融状態にあるろう材が、表面粗さの大き い切断面の切断方向前方側において、表面張力によって凝集され、さらに、このろう 材が切断面を切断方向の後方側に向って徐々に昇ることになる。したがって、この立 上がり面の略全域がろう材により被覆された絶縁基板が得られる。
[0025] また、導体パターン部材の切断面の切断方向前端部で硬化したろう材は、この切 断面の略全域を被覆するろう材のうち、最も厚さが厚くなり、またこの外表面は側面視 で曲面形状になる。したがって、この絶縁基板を有するパワーモジュールを温度サイ クル下で使用した場合でも、応力集中が軽減され、導体パターンとセラミックス基板の 表面側との接合界面に亀裂等が発生することを抑制することができ、このパワーモジ ユールの長寿命化を図ることができる。
[0026] さらに、この製造方法では、エッチング処理によって導体パターンを形成しないので 、パワーモジュールの大電流、高電圧化を図るために、導体パターン部材の厚さを 厚くしたこと〖こよる、エッチング処理の工数の増大を招来したり、導体パターンを構成 する導体の広幅化を併発するといつた弊害の発生はない。したがって、大電流、高電 圧化が図られたパワーモジュールをコンパクトに、かつ低コストで提供することが可能 になる。
[0027] 請求項 8に係る発明は、セラミックス基板の一方の表面側に導体パターンが配設さ れた絶縁基板と、前記セラミックス基板の他方の表面側に配設された放熱体と、前記 導体パターンの、前記セラミックス基板と対向する表面と反対側の表面に配設された 発熱体とを備え、前記放熱体は、前記発熱体からの熱を外部へ放散させる構成とさ れたパワーモジュール用基板であって、前記絶縁基板は、請求項 4カゝら 6のいずれか に記載の絶縁基板カゝらなることを特徴とする。
[0028] 請求項 9に係る発明は、セラミックス基板の一方の表面側に導体パターンが配設さ れた絶縁基板と、前記セラミックス基板の他方の表面側に配設された放熱体と、前記 導体パターンの、前記セラミックス基板と対向する表面と反対側の表面に配設された 発熱体と、前記放熱体の、前記セラミックス基板と対向する表面と反対側の表面に配 設された冷却シンク部とを備え、前記発熱体からの熱を前記放熱体および前記冷却 シンク部を介して外部へ放散させる構成とされたパワーモジュールであって、前記絶 縁基板は、請求項 4から 6の 、ずれか〖こ記載の絶縁基板力もなることを特徴とする。
[0029] これらの発明によれば、導体パターンの細線化、および大電流、高電圧化の双方 を実現することができるとともに、導体パターンとセラミックス基板の表面側との接合強 度の向上を図ることができる。さらに、導体の前記立上がり面が略全面、ろう材により 被覆されているので、この絶縁基板を有するパワーモジュールを使用するに際して、 前記立上がり面の表面の起伏が特異点となりこの部分を起点としてスパークが発生し 、この導体の隣に位置する導体と通電する等、パワーモジュールの適正な使用を阻 害する事態の発生を抑制することができる。
発明の効果
[0030] 本発明に係るパワーモジュール用基板の製造方法によれば、エッチング処理を施 すことなぐセラミックス基板の表面に導体パターンを配設することが可能になり、パヮ 一モジュール用基板の高効率生産、および導体パターンの細線ィ匕を実現することが できる。
[0031] また、この発明に係る絶縁基板並びにパワーモジュール用基板およびパワーモジ ユールによれば、導体パターンの細線化、および大電流、高電圧化の双方を実現す ることができるとともに、導体パターンとセラミックス基板の表面側との接合強度の向 上を図ることができる。さらに、導体の前記立上がり面にノ リが発生していた場合にお いても、パワーモジュールの適正な使用を阻害する事態の発生を抑制することができ る。
[0032] さらに、この発明に係る絶縁基板の製造方法によれば、導体パターンを構成する導 体の立上がり面が略全域、ろう材により被覆された絶縁基板を形成することができる。 さらに、この絶縁基板を有するパワーモジュールを温度サイクル下で使用した場合で も、応力集中が軽減され、導体パターンとセラミックス基板の表面側との接合界面に 亀裂等が発生することを抑制できる絶縁基板を形成することができる。また、このよう なパワーモジュールを低コストで提供することが可能になる。
図面の簡単な説明
[0033] [図 1]第 1の実施形態に係るパワーモジュール用基板の製造方法の第 1工程図を示 すものである。
[図 2]第 1の実施形態に係るパワーモジュール用基板の製造方法の第 2工程図を示 すものである。 圆 3]第 1の実施形態に係るパワーモジュール用基板の製造方法の第 3工程図を示 すものである。
[図 4]図 1から図 4により形成されたパワーモジュール用基板を適用したパワーモジュ ールを示す概略構成図である。
圆 5]第 2の実施形態に係る絶縁基板を適用したパワーモジュールを示す全体図で ある。
[図 6]図 5に示す A部拡大図である。
[図 7]図 5に示す立上がり面を被覆するろう材の Ra、 Ry、および Rzを測定した結果を 示す図である。
符号の説明
11 パワーモジュール用基板
12 セラミックス基板
13 導体パターン
13a 第 1母材
13b 導体パターン部材
15a ろう材箔
110 絶縁基板
111 パワーモジュール用基板
112 セラミックス基板
113 導体パターン
114 放熱体
115 発熱体
117 導体 (導体パターン部材）
117a 立上がり面
117b 立上がり方向の下側、切断方向前方
117c 立上がり方向の上側、切断方向後方
121 ろう材
130 冷却シンク部 140 パワーモジュール
発明を実施するための最良の形態
[0035] [第 1の実施形態]
以下、図面を参照し、第 1発明群に係る第 1の実施形態について説明する。図 1か ら図 3は、第 1発明群に係るパワーモジュール用基板の製造方法の工程図を示すも のであり、図 4は、図 1から図 3に示す製造方法により形成されたパワーモジュール用 基板を適用したパワーモジュール 10であって、パワーモジュール用基板 11と放熱体 21と冷却シンク部 22と、発熱体としての半導体チップ 23とを備えている。
[0036] パワーモジュール用基板 11は、例えば A1N、 Al O、 Si N、 SiC等により形成され
2 3 3 4
たセラミックス基板 12の上面側に導体パターン 13が配設されるとともに、下面側に金 属層 14が配設されている。導体パターン 13、金属層 14はともに、純アルミニウム若し くはアルミニウム合金により形成されるとともに、セラミックス基板 12に、後述するように 、 Al— Si系若しくは Al— Ge系のろう材箔 15aに基づ!/、て接合されて!、る。
そして、導体パターン 13の上面に半導体チップ 23がはんだ層 16を介して接合され ている。また、金属層 14の下面に放熱体 21が配設されており、これら 14、 21ははん だ層 16、若しくはろう付けや拡散接合により接合されている。さらに、放熱体 21の下 面には、内部に冷却液や冷却空気等の冷媒が通過する流通孔 22aが形成された冷 却シンク部 22が配設されている。なお、冷却シンク部 22と放熱体 21とは、例えば図 示しないねじにより締結固定され、また、流通孔 22aは、図示しない冷媒循環手段と 連結され、前記冷媒を供給および回収できるようになつている。これにより、半導体チ ップ 23からの熱を放熱体 21および冷却シンク部 22を介して外部へ放散できるように なっている。
[0037] 次に、以上のように構成されたパワーモジュール用基板 11の製造方法について図 1から図 3に基づいて説明する。
まず、純アルミニウム若しくはアルミニウム合金力もなる第 1母材 13aの一方の表面 に、図示しない揮発性有機媒体を均一に塗布した後に、 Al— Si系若しくは Al— Ge 系のろう材箔 15aを載置し、前記揮発性有機媒体の表面張力によって、第 1母材 13 aの一方の表面にその全域に亙ってろう材箔 15aを仮固定する。この状態で、形成す る導体パターン 13の外形形状に沿って、ろう材箔 15aごと第 1母材 13aを打ち抜くこ とにより、導体パターン部材 13bを形成する。この導体パターン部材 13bにおいては 、その一方の表面の全域に亙って、この外形形状と略同一とされたろう材箔 15aが前 記表面張力により仮固定され、これら 13b、 15aを平面視したときに、導体パターン部 材 13bの外周縁からろう材箔 15aが略はみ出ていない状態となっている。その後、第 1母材 13aから打ち抜かれた導体パターン部材 13bを打ち抜き孔に嵌め込み、第 1 プッシュバック部材 13cを形成する。
[0038] アルミニウム若しくはアルミニウム合金力もなる第 2母材 14aについても、第 1母材 1 3aと同様にして、ろう材箔 15aを仮固定した状態で、形成する金属層 14の外形形状 に沿って、ろう材箔 15aごと第 2母材 14aを打ち抜くことにより、金属層部材 14bを形 成した後に、第 2母材 14aから打ち抜かれた金属層部材 14bを打ち抜き孔に嵌め込 み、第 2プッシュバック部材 14cを形成する。
ここで、前記揮発性有機媒体としては、例えば 2〜3価の多価アルコールが挙げら れ、粘度は 1 X 10_3Pa' s以上、好ましくは 20 X 10_3Pa' s以上 1500 X 10_3Pa ' s以 下、表面張力は、 80 X 10_3NZm以下、好ましくは 20 X 10_3NZm以上 60 X 10—3 NZm以下とされ、また、温度が、ろう材箔 15aの溶融温度以下、具体的には 400°C 以下、好ましくは 300°C以下になったときに揮発するようになっている。
[0039] 次に、図 1に示すように、セラミックス基板 12の上方に、ろう材箔 15aがセラミックス 基板 12の上面に対向するように第 1プッシュバック部材 13cを配置する一方、該基板 12の下方に、ろう材箔 15aがセラミックス基板 12の下面に対向するように第 2プッシュ ノ ック部材 14cを配置する。そして、図 2に示すように、導体パターン部材 13bの外周 縁に沿った内面形状の第 1ガイド孔 41aが穿設された第 1テンプレート 41を、第 1プッ シュバック部材 13cとセラミックス基板 12の上面との間に配置し、また、金属層部材 1 4bの外周縁に沿った内面形状の第 2ガイド孔 42aが穿設された第 2テンプレート 42 を、第 2プッシュバック部材 14cとセラミックス基板 12の下面との間に配置する。
この際、セラミックス基板 12の上下面それぞれに、または、セラミックス基板 12の上 面に対向する第 1プッシュバック部材 13cのろう材箔 15aの表面、および基板 12の下 面に対向する第 2プッシュバック部材 14cのろう材箔 15aの表面に、前記揮発性有機 媒体を均一に塗布しておく。
[0040] この状態で、第 1プッシュバック部材 13cについては、導体パターン部材 13bをセラ ミックス基板 12の上面に向けて押圧して第 1母材 13aから抜き出すとともに、この導体 パターン部材 13bをセラミックス基板 12の上面にろう材箔 15aを介して前記表面張力 により仮固定する。また、第 2プッシュノ ック部材 14cについては、金属層部材 14bを セラミックス基板 12の下面に向けて押圧して第 2母材 14aから抜き出すとともに、この 金属層部材 14bをセラミックス基板 12の下面にろう材箔 15aを介して前記表面張力 により仮固定する。
この際、導体パターン部材 13bは、その外周縁が第 1テンプレート 41の第 1ガイド孔 41a内周面により案内され、金属層部材 14bは、その外周縁が第 2テンプレート 42の 第 2ガイド孔 42a内周面により案内され、これにより、前記抜き出し時に、導体パター ン部材 13bおよび金属層部材 14bが、セラミックス基板 12の表面に対して傾いたり、 該表面に沿った方向における位置ずれが発生することが抑制される。
[0041] 以上により、セラミックス基板 12の上面に、ろう材箔 15aと導体パターン部材 13bと 力 の順に積層されるとともに、該基板 12の下面に、ろう材箔 15aと金属層部材 14b とがこの順に積層され、これらの各部材が前記表面張力により仮固定されてなる積層 体 11aが形成される。
その後、この積層体 11aを約 300°Cの雰囲気下で加熱し、前記揮発性有機媒体を 揮発させるとともに、約 630°Cの雰囲気下で、積層体 11aのうち、導体パターン部材 1 3bおよび金属層部材 14bを積層方向に約 1時間、約 0. 3MPa加圧し、ろう材箔 15a を溶融させて導体パターン部材 13bおよび金属層部材 14bをセラミックス基板 12の 表面に接合する。以上により、セラミックス基板 12の表面に、導体パターン 13および 金属層 14が配設されたパワーモジュール用基板 11が形成される。
[0042] 以上説明したように、本実施形態によるパワーモジュール用基板の製造方法によれ ば、前記有機媒体の表面張力によって、前述のように仮固定した後に、ろう材箔 15a を溶融させて導体パターン部材 13bをセラミックス基板 12の表面に接合するので、ェ ツチング処理を施すことなぐセラミックス基板 12の表面に導体パターン 13を配設す ることが可能になり、パワーモジュール用基板 11の高効率生産、および導体パター ン 13の細線ィ匕を実現することができる。
[0043] また、第 1母材 13cから打ち抜かれた導体パターン部材 13bを打ち抜き孔に嵌め込 んだ状態で、これをセラミックス基板 12の上方に配置した後に、導体パターン部材 1 3bをセラミックス基板 12の表面に向けて押圧して第 1母材 13cから抜き出すとともに、 該導体パターン部材 13bをセラミックス基板 12の表面にろう材箔 15aを介して仮固定 するので、導体パターン部材 13bをセラミックス基板 12の表面における所望の位置 に比較的高精度にかつ容易に位置決めして仮固定することが可能になる。
[0044] さらに、ろう材箔 15aごと第 1母材 13cから導体パターン部材 13bを打ち抜くので、 導体パターン部材 13bをセラミックス基板 12の表面に接合させた際、ろう材が、セラミ ックス基板 12に導体パターン部材 13bと無関係に付着する、いわゆるしみが発生す ることを最小限に抑制することができ、高品質なパワーモジュール用基板 11を形成 することができる。
[0045] [第 2の実施形態]
次に、第 2発明群に係る第 2の実施形態について説明する。図 5はこの発明の一実 施形態に係る絶縁基板を適用したパワーモジュールを示す全体図である。
このパワーモジュール 140は、大別すると図 5に示すように、パワーモジュール用基 板 111と冷却シンク部 130とを備えて 、る。
[0046] パワーモジュール用基板 111は、例えば A1N、 Al O、 Si N、 SiC等により形成さ
2 3 3 4
れたセラミックス基板 112の一方の表面（以下、単に「上面」と 、う）側に導体パターン 113が配設された絶縁基板 110と、セラミックス基板 112の他方の表面（以下、単に「 下面」という）側に配設された放熱体 114と、導体パターン 113の、セラミックス基板 1 12と対向する表面と反対側の表面 (以下、単に「上面」という）に配設された半導体チ ップ (発熱体） 115とを備えている。
そして、放熱体 114の、セラミックス基板 112と対向する表面（以下、単に「上面」と いう）と反対側の表面 (以下、単に「下面」という）に、冷却シンク部 130が密接した状 態で配設されている。
[0047] なお、本実施形態では、セラミックス基板 112の下面側には、放熱体 114との間に 金属層 116が配設されており、絶縁基板 110は、セラミックス基板 112と導体パター ン 113と金属層 116とを備える構成となって 、る。
[0048] 導体パターン 113および金属層 116は純 A1若しくは A1合金により形成されて ヽる。
そして、これらの導体パターン 113および金属層 116は、 Al— Si系若しくは Al— Ge 系のろう材 121によりセラミックス基板 112の上下面に各別に接合されている。
また、半導体チップ 115は、はんだ 122により導体パターン 113の上面に接合され 、金属層 116の下面 (放熱体 114と対向する表面)もはんだ 122、若しくはろう付けや 拡散接合により放熱体 114の上面に接合されて 、る。
[0049] 以上により、パワーモジュール 140が構成され、半導体チップ 115からの熱を放熱 体 114および冷却シンク部 130を介して外部へ放散できるようになって 、る。
ここで、冷却シンク部 130の内部には、冷却液や冷却空気などの冷媒 131を供給 および回収する図示しない冷媒循環手段と連結された流通孔 132が形成されており 、この流通孔 132内に供給された冷媒 131により、半導体チップ 115から放熱体 114 に伝導された熱を回収し、この熱を回収した冷媒 131を前記冷媒循環手段が回収す るとともに、新たな冷媒 131を供給し、以上を繰返すことにより、半導体チップ 115か らの熱をパワーモジュール 140から放散させるようになって!/、る。
[0050] ここで、セラミックス基板 112の厚さは 0. 25mm以上 3. Omm以下とされ、導体パタ ーン 113の厚さは 0. 1mm以上 2. Omm以下とされ、金属層 116の厚さは 0. lmm 以上 2. Omm以下とされ、セラミックス基板 112の上下面にそれぞれ、導体パターン 1 13および金属層 116を接合するろう材 121の厚さは 0. 005mm以上 0. lmm以下と されている。
[0051] 本実施形態では、導体パターン 113は板状の 2つの導体 117を備え、これらの導体 117がセラミックス基板 112の上面側に整列された状態でろう材 121により接合され た構成となっている。なお、導体 117同士の間隔は 0. lmm以上とされている。そし て、図 6に示すように、これらの導体 117の外表面のうち、セラミックス基板 112の上 面側から立上がる立上がり面 117aは、セラミックス基板 112の上面に沿った方向に 対して略垂直に立上がる構成となっており、この立上がり面 117aの略全面がろう材 1 21により被覆されている。
ここで、立上がり面 117aを被覆したろう材 121の表面は、図 7に示すように、算術平 均粗さ Raが 5 μ mより小さぐ最大高さ Ry力 0 μ mより小さく、十点平均粗さ Rzが 30 /z mより小さくされている。この図 7は、ろう材 121により被覆された複数の立上がり面 117aのうち、 6個所で前記 Ra、 Ry、および Rzを測定した結果を示すものである。
[0052] また、導体 117は、後述するように、純 A1若しくは A1合金により形成された板材を厚 さ方向に切断することにより形成され、このときに得られた切断面が立上がり面 117a となっている。そして、この立上がり面 117aは、導体 117を前記切断により形成する 際の切断方向の前方から後方に向って、セラミックス基板 112の上面側から立上がつ た構成となっている。
[0053] ここで、立上がり面 117aにおいては、切断加工時に、切断方向前方側 117bの表 面粗さが、切断方向後方側 117cの表面粗さより大きくなる。この立上がり面 117aに おける切断方向前方側 117bとは、立上がり面 117aの切断方向前方端から、後方側 117c〖こ向って、導体 117の全体の厚さの約 3分の 1までの領域、いわゆる 2次せん 断面をいい、また、切断方向後方 117cとは、切断方向前方 117bの切断方向後端か ら、立上がり面 117aの切断方向後端までの領域、いわゆる 1次せん断面をいう。なお 、切断方向前方 117bの表面粗さは、 Rz30 m以上とされ、切断方向後方 117cの 表面粗さは、 Rz30 m以下となっている。
[0054] したがって、導体 117の立上力り面 117aは、この立上がり面 117aがセラミックス基 板 112の上面側から立上がる立上がり方向の下側 117b (導体 117の、セラミックス基 板 112と対向する表面側、すなわち下面側）の表面粗さが、上側 117c (導体 117の 上面側）の表面粗さより大きくなつている。
そして、この立上がり面 117aの下側 117bの下端部に位置するろう材 121は、この 立上がり面 117aの略全域を被覆するろう材 121のうち、最も厚さが厚くなり、またこの 外表面は、図 6に示すように、凹曲面状になっている。
[0055] 次に、以上のように構成されたパワーモジュール 140の絶縁基板 110の製造方法 について説明する。
まず、純 A1若しくは A1合金カゝらなる板材を所定の大きさとなるように、厚さ方向にせ ん断加工によって切断し、導体 117 (導体パターン部材)を形成する (導体パターン 部材形成工程)。この際に得られた切断面が立上がり面 117aとなる。 次に、この導体 117を、立上がり面 117aが切断方向前方 117bから後方 117cに向 つて、セラミックス基板 112の上面側から立上がるように、セラミックス基板 112の上面 にろう材 121を介して所望の整列状態で載置する。この一方、セラミックス基板 112の 下面にろう材 121を介して金属層 116を配置し、以上により、金属層 116と、ろう材 1 21と、セラミックス基板 112と、ろう材 121と、整列とされた導体 117とがこの順で載置 された積層体とする (載置工程)。
そして、この積層体を積層方向に加圧した状態で加熱し、導体 117の立上がり面 1 17aにおける切断方向前方 117bの前端と、ろう材 121とを密接させた状態で、ろう材 121を溶融後硬化させることによって、セラミックス基板 112の上面側と導体 117とを 接合するとともに、セラミックス基板 112の下面側と金属層 116とを接合し (接合工程） 、絶縁基板 112を形成する。
その後、絶縁基板 110の外表面を洗浄するために必要に応じてエッチング処理を 施してちょい。
[0056] ここで、前記接合工程における具体的な実施例について説明する。
まず、材質については、金属層 116を純 Al、ろう材 121を Al— Si系、セラミックス基 板 112を A1N、導体 117を純 Alにより形成した。次に、厚さについては、金属層 16を 約 0. 6mm、ろう材 121を約 0. Olmm,セラミックス基板 112を約 0. 635mm,導体 117を約 0. 6mmとした。また、導体 17同士の間隔を約 1. Ommとした。
そして、前記積層体を 630°Cの真空中に置いた状態で、 1時間、積層方向に 0. 3 MPa加圧した。
[0057] 以上説明したように、本実施形態による絶縁基板並びにパワーモジュール用基板 およびパワーモジュールによれば、導体パターン 113を構成する導体 117が立上が り面 117aを備えているので、この導体 117の厚さを厚くして、導体パターン 113の大 電流、高電圧化を図った構成においても、導体 117の幅がこの厚さの増加分だけ広 くなることが抑制される。したがって、導体パターン 113の細線化、および大電流、高 電圧化の双方を実現することができる。
[0058] また、導体パターン 117はセラミックス基板 112の上面側にろう材 121により接合さ れ、かつ導体 117の立上がり面 117aは、略全面がこのろう材 121により被覆されて いるので、導体パターン 117とセラミックス基板 112の上面側との接合強度の向上を 図ることができる。さらに、導体 117の立上がり面 117aの表面粗さが大きくされた場 合においても、この表面がろう材 121により被覆されることになるので、この絶縁基板 112を有するパワーモジュール 140を使用するに際して、立上がり面 117aの起伏が 特異点となりこの部分を起点としてスパークが発生し、この導体 117の隣に位置する 導体 117と通電する等、パワーモジュール 140の適正な使用を阻害する事態の発生 を抑制することができる。
[0059] さらに、導体 117の立上がり面 117aが、立上がり方向の下側 117bの表面粗さが上 側 117cの表面粗さより大きくなつているので、この導体 117の下側 117bにおけるろ ぅ材 121の接合力が高くなり、導体パターン 113とセラミックス基板 112の上面側との 接合強度をさらに向上することができる。
さらにまた、立上がり面 117aを被覆したろう材 121の表面粗さが前記範囲とされて いるので、このろう材 121の表面に異物が付着することを抑制することが可能になり、 この絶縁基板 110の外観不良の発生を低減することができるとともに、隣合う導体 11 7同士が通電することを抑制する、つまり耐圧の向上を図ることができる。
[0060] また、前記接合工程において、導体 117の立上がり面 117aにおける切断方向前 方 117bの前端と、ろう材 121とを密接させた状態で加熱して、ろう材を溶融させるの で、導体 117の前記前端の周辺部に位置するろう材 121を含めて、溶融状態にある ろう材 121が、表面粗さの大きい切断方向前方 117bにおいて、表面張力により凝集 され、さらに、このろう材 121が立上がり面 117aの切断方向後方 117cに向って徐々 に昇ることになる。したがって、この立上がり面 117aの略全域がろう材 121により被覆 された絶縁基板 110を形成することができる。
[0061] さらに、前述のように、溶融したろう材 121が導体 117の立上がり面 117aの略全面 に至ることになるので、切断方向前方 117bの前端部で硬化したろう材 121は、この 立上がり面 117aの略全域を被覆するろう材 121のうち、最も厚さが厚くなり、またこの 外表面は側面視で凹曲面状になる（フィレットが形成される）。したがって、この絶縁 基板 110を有するパワーモジュール 140を温度サイクル下で使用した場合でも、導 体パターン 113とセラミックス基板 112の上面側との接合界面に応力集中による亀裂 等が発生することを抑制することができ、このパワーモジュール 140の長寿命化を図 ることがでさる。
[0062] さらにまた、本実施形態による絶縁基板 110の製造方法では、エッチング処理によ つて導体パターン 113を形成しないので、パワーモジュール 140の大電流、高電圧 ィ匕を図るために、導体 117の厚さを厚くしたことによる、エッチング処理の工数の増大 を招来したり、導体パターンを構成する導体の広幅化を併発するといつた弊害の発 生はない。したがって、大電流、高電圧化が図られたパワーモジュール 140をコンパ タトに、かつ低コストで提供することが可能になる。
[0063] なお、本発明の技術的範囲は前記実施の形態に限定されるものではなぐ本発明 の趣旨を逸脱しない範囲において種々の変更をカ卩えることが可能である。
例えば、前記第 1の実施形態では、母材 13a、 14aにろう材箔 15aを前記表面張力 により仮固定した後に、ろう材箔 15aごと導体パターン部材 13b、金属層部材 14bを 打ち抜いた方法を示した力 これに限らず、次のようにしてもよい。
例えば、ろう材箔 15aを有さない前記プッシュバック部材を形成するとともに、セラミ ックス基板 12の表裏面にろう材箔 15aを前記仮固定し、該基板 12の表裏面に各々 対向するように、前記プッシュバック部材を配置した後に、導体パターン部材 13bお よび金属層部材 14bを抜き出し、前記積層体を形成するようにしてもよい。
また、前記テンプレート 41、 42を用いない場合にも適用可能である。
[0064] さらに、第 2の実施形態では、立上がり面 117aを切断面とした力 必ずしも切断面 に限られるものではない。
また、立上がり面 117aを切断面とすることにより、前記実施形態の作用効果を全て 有することになるが、この場合、全ての立上がり面 117aを切断面とする必要はなぐ 少なくとも一面が切断面であれば前記実施形態と同様の作用効果を有することにな る。
さらに、前記接合工程において、溶融状態にあるろう材 121を導体 117の下面側か ら上面側に向けて立上がり面 117a上を昇らせた力 この際に、導体 117の上面に至 らせるようにしてちょい。
また、立上がり面 117aの略全面がろう材 121に被覆された構成を示した力 立上 がり面 117aのうち少なくとも切断方向前方側 117bが被覆されて 、ればよ 、。
さらに、前記実施形態では、算術平均粗さ Raが 5 mより小さぐ最大高さ Ryが 40 μ mより小さぐ十点平均粗さ Rzが 30 mより小さくされた構成を示した力 Ra、 Ry、 および Rzのうち、少なくとも一つが前記範囲とされていればよい。

Claims

請求の範囲
[1] セラミックス基板表面に導体パターンが配設されたパワーモジュール用基板の製造 方法であって、
前記セラミックス基板の表面に、揮発性有機媒体の表面張力によって、ろう材箔を 仮固定するとともに、前記ろう材箔の他方の表面に、揮発性有機媒体の表面張力に よって、母材力も打ち抜かれた導体パターン部材を仮固定した後に、これらを加熱し 、前記揮発性有機媒体を揮発させるとともに、少なくとも前記導体パターン部材をそ の厚さ方向に加圧し、前記ろう材箔を溶融させて前記導体パターン部材を前記セラミ ックス基板の表面に接合することを特徴とするパワーモジュール用基板の製造方法。
[2] 請求項 1記載のパワーモジュール用基板の製造方法にぉ 、て、
前記セラミックス基板の表面に、前記ろう材箔を介して前記導体パターン部材を仮 固定するに際し、母材力 打ち抜かれた前記導体パターン部材を打ち抜き孔に嵌め 込んだ状態で、前記セラミックス基板の表面に対向させて配置した後に、前記導体パ ターン部材を前記セラミックス基板の表面に向けて押圧して前記母材力 抜き出すと ともに、該導体パターン部材を前記セラミックス基板の表面に前記ろう材箔を介して 仮固定することを特徴とするパワーモジュール用基板の製造方法。
[3] 請求項 2記載のパワーモジュール用基板の製造方法にぉ 、て、
前記母材から前記導体パターン部材を打ち抜く際に予め、前記母材と前記ろう材 箔とを前記揮発性有機媒体の表面張力によって仮固定しておき、この状態で前記ろ ぅ材箔ごと前記導体パターン部材を打ち抜くことを特徴とするパワーモジュール用基 板の製造方法。
[4] セラミックス基板の表面側に導体パターンが配設された絶縁基板であって、
前記導体パターンを構成する導体の外表面のうち、前記セラミックス基板の表面側 力 立上がる立上がり面は、前記セラミックス基板の表面に沿った方向に対して略垂 直に立上がる構成とされ、
前記導体パターンは、前記セラミックス基板の表面にろう材により接合され、 前記導体の前記立上がり面は少なくとも、この立上がり面が前記セラミックス基板の 表面側から立上がる立上がり方向の下側が前記ろう材により被覆されていることを特 徴とする絶縁基板。
[5] 請求項 4記載の絶縁基板において、
前記導体の前記立上がり面は、この立上がり面が前記セラミックス基板の表面側か ら立上がる立上がり方向の下側の表面粗さが上側の表面粗さより大きくされているこ とを特徴とする絶縁基板。
[6] 請求項 4または 6に記載の絶縁基板にぉ 、て、
前記立上がり面を被覆した前記ろう材の表面は、算術平均粗さ Raが 5 μ mより小さ ぐまたは最大高さ Ry力 0 mより小さぐまたは十点平均粗さ Rzが 30 mより小さ くされていることを特徴とする絶縁基板。
[7] セラミックス基板の表面に導体パターンが配設された絶縁基板の製造方法であって 板材を厚さ方向にせん断加工によって切断し、切断面を有する導体パターン部材 を形成する導体パターン部材形成工程と、
前記導体パターン部材を、前記切断面が、切断方向前方側力も後方側に向って、 前記セラミックス基板の表面側から立上がるように、前記セラミックス基板の表面にろ ぅ材を介して載置し積層体とする載置工程と、
前記積層体を積層方向に加熱した状態で加圧し、前記ろう材により前記セラミック ス基板と前記導体パターン部材とを接合する接合工程とを有することを特徴とする絶 縁基板の製造方法。
[8] セラミックス基板の一方の表面側に導体パターンが配設された絶縁基板と、前記セ ラミックス基板の他方の表面側に配設された放熱体と、前記導体パターンの、前記セ ラミックス基板と対向する表面と反対側の表面に配設された発熱体とを備え、前記放 熱体は、前記発熱体力 の熱を外部へ放散させる構成とされたパワーモジュール用 基板であって、
前記絶縁基板は、請求項 4から 6の 、ずれか〖こ記載の絶縁基板力もなることを特徴 とするパワーモジュール用基板。
[9] セラミックス基板の一方の表面側に導体パターンが配設された絶縁基板と、前記セ ラミックス基板の他方の表面側に配設された放熱体と、前記導体パターンの、前記セ ラミックス基板と対向する表面と反対側の表面に配設された発熱体と、前記放熱体の 、前記セラミックス基板と対向する表面と反対側の表面に配設された冷却シンク部と を備え、前記発熱体からの熱を前記放熱体および前記冷却シンク部を介して外部へ 放散させる構成とされたパワーモジュールであって、
前記絶縁基板は、請求項 4から 6の 、ずれか〖こ記載の絶縁基板力もなることを特徴 とするパワーモジュール。
PCT/JP2005/014958 2004-08-17 2005-08-16 絶縁基板、パワーモジュール用基板並びにそれらの製造方法およびそれらを用いたパワーモジュール WO2006019099A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP05772503.8A EP1791176B1 (en) 2004-08-17 2005-08-16 Method of manufacturing a power module substrate
US11/573,755 US8001682B2 (en) 2004-08-17 2005-08-16 Insulation substrate, power module substrate, manufacturing method thereof, and power module using the same
US12/615,793 US8188376B2 (en) 2004-08-17 2009-11-10 Insulation substrate, power module substrate, manufacturing method thereof, and power module using the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-237304 2004-08-17
JP2004237304A JP4311303B2 (ja) 2004-08-17 2004-08-17 パワーモジュール用基板の製造方法
JP2005-210086 2005-07-20
JP2005210086 2005-07-20

Related Child Applications (3)

Application Number Title Priority Date Filing Date
EP08162730.9A Previously-Filed-Application EP2169717B1 (en) 2004-08-17 2005-08-16 Method of manufacturing an insulation substrate
US11/573,755 A-371-Of-International US8001682B2 (en) 2004-08-17 2005-08-16 Insulation substrate, power module substrate, manufacturing method thereof, and power module using the same
US12/615,793 Division US8188376B2 (en) 2004-08-17 2009-11-10 Insulation substrate, power module substrate, manufacturing method thereof, and power module using the same

Publications (1)

Publication Number Publication Date
WO2006019099A1 true WO2006019099A1 (ja) 2006-02-23

Family

ID=35907486

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/014958 WO2006019099A1 (ja) 2004-08-17 2005-08-16 絶縁基板、パワーモジュール用基板並びにそれらの製造方法およびそれらを用いたパワーモジュール

Country Status (3)

Country Link
US (2) US8001682B2 (ja)
EP (2) EP2169717B1 (ja)
WO (1) WO2006019099A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103965A1 (ja) * 2012-12-27 2014-07-03 三菱マテリアル株式会社 パワーモジュール用基板、金属部材付パワーモジュール用基板、金属部材付パワーモジュール、パワーモジュール用基板の製造方法、及び金属部材付パワーモジュール用基板の製造方法
JP2020145369A (ja) * 2019-03-08 2020-09-10 三菱マテリアル株式会社 絶縁回路基板及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708613B2 (ja) * 2012-11-01 2015-04-30 株式会社豊田自動織機 モジュール
KR101975633B1 (ko) * 2012-11-20 2019-05-07 도와 메탈테크 가부시키가이샤 금속-세라믹스 접합 기판 및 그 제조 방법
JP5664679B2 (ja) * 2013-03-07 2015-02-04 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
US9725367B2 (en) 2013-03-29 2017-08-08 Mitsubishi Materials Corporation Apparatus and method for producing (metal plate)-(ceramic board) laminated assembly, and apparatus and method for producing power-module substrate
CN114571021B (zh) * 2021-10-12 2024-06-21 祥博传热科技股份有限公司 一种高导热覆铜陶瓷基板制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208033A (ja) * 1989-02-08 1990-08-17 Kawasaki Steel Corp 回路基板用セラミックス板
JPH06216499A (ja) * 1993-01-19 1994-08-05 Toshiba Corp 銅回路基板の製造方法
JP2003332481A (ja) * 2002-05-10 2003-11-21 Sumitomo Metal Electronics Devices Inc 半導体モジュール用基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5554262A (en) * 1978-10-16 1980-04-21 Hitachi Ltd Brazing method
JPS56164560A (en) 1980-05-21 1981-12-17 Fujitsu Ltd Manufacture of reinforcing mask
JPS62292261A (ja) * 1986-06-13 1987-12-18 Fuji Electric Co Ltd 硬ろう付法
US5041342A (en) * 1988-07-08 1991-08-20 Ngk Insulators, Ltd. Multilayered ceramic substrate fireable in low temperature
JPH02304958A (ja) * 1989-05-19 1990-12-18 Hitachi Ltd 電子回路装置
JP2953163B2 (ja) 1991-12-06 1999-09-27 三菱マテリアル株式会社 半導体装置実装用基板の製造方法
JPH05347469A (ja) * 1992-06-12 1993-12-27 Toshiba Corp セラミックス回路基板
JP3221180B2 (ja) * 1993-10-01 2001-10-22 三菱マテリアル株式会社 セラミックス−金属接合体及びその製造方法
EP0766307B1 (en) * 1995-03-20 2007-08-08 Kabushiki Kaisha Toshiba Silicon nitride circuit board
EP0935286A4 (en) * 1997-05-26 2008-04-09 Sumitomo Electric Industries COPPER CIRCUIT JUNCTION SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
JPH11186679A (ja) 1997-12-18 1999-07-09 Fuji Electric Co Ltd 絶縁基板およびその製造方法
US6238741B1 (en) * 1998-12-07 2001-05-29 International Business Machines Corporation Single mask screening process
US6197618B1 (en) 2000-05-04 2001-03-06 General Semiconductor Ireland Semiconductor device fabrication using adhesives
US6613443B2 (en) * 2000-10-27 2003-09-02 Kabushiki Kaisha Toshiba Silicon nitride ceramic substrate, silicon nitride ceramic circuit board using the substrate, and method of manufacturing the substrate
JP3648189B2 (ja) * 2001-09-28 2005-05-18 同和鉱業株式会社 金属−セラミックス回路基板
JP4044449B2 (ja) 2003-01-30 2008-02-06 株式会社住友金属エレクトロデバイス パワーモジュール用基板
EP1737034A4 (en) * 2004-04-05 2010-11-03 Mitsubishi Materials Corp AI / AIN CONNECTING MATERIAL, BASE PLATE FOR A POWER MODULE, POWER MODULE AND PROCESS FOR PRODUCING AN AI / AIN COMPOUND MATERIAL
JP2006062930A (ja) 2004-08-30 2006-03-09 Sumitomo Metal Electronics Devices Inc セラミックと金属との接合体及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208033A (ja) * 1989-02-08 1990-08-17 Kawasaki Steel Corp 回路基板用セラミックス板
JPH06216499A (ja) * 1993-01-19 1994-08-05 Toshiba Corp 銅回路基板の製造方法
JP2003332481A (ja) * 2002-05-10 2003-11-21 Sumitomo Metal Electronics Devices Inc 半導体モジュール用基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103965A1 (ja) * 2012-12-27 2014-07-03 三菱マテリアル株式会社 パワーモジュール用基板、金属部材付パワーモジュール用基板、金属部材付パワーモジュール、パワーモジュール用基板の製造方法、及び金属部材付パワーモジュール用基板の製造方法
JP2014127629A (ja) * 2012-12-27 2014-07-07 Mitsubishi Materials Corp パワーモジュール用基板、金属部材付パワーモジュール用基板、金属部材付パワーモジュール、パワーモジュール用基板の製造方法、及び金属部材付パワーモジュール用基板の製造方法
KR20150099757A (ko) * 2012-12-27 2015-09-01 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 금속 부재 장착 파워 모듈용 기판, 금속 부재 장착 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 금속 부재 장착 파워 모듈용 기판의 제조 방법
CN104885214A (zh) * 2012-12-27 2015-09-02 三菱综合材料株式会社 功率模块用基板、自带金属部件的功率模块用基板、自带金属部件的功率模块、功率模块用基板的制造方法、以及自带金属部件的功率模块用基板的制造方法
US9693449B2 (en) 2012-12-27 2017-06-27 Mitsubishi Materials Corporation Power module substrate, power module substrate with metal part, power module with metal part, method for producing power module substrate, and method for producing power module substrate with metal part
KR102105734B1 (ko) 2012-12-27 2020-04-28 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 금속 부재 장착 파워 모듈용 기판, 금속 부재 장착 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 금속 부재 장착 파워 모듈용 기판의 제조 방법
JP2020145369A (ja) * 2019-03-08 2020-09-10 三菱マテリアル株式会社 絶縁回路基板及びその製造方法
JP7272018B2 (ja) 2019-03-08 2023-05-12 三菱マテリアル株式会社 絶縁回路基板の製造方法

Also Published As

Publication number Publication date
US20100053903A1 (en) 2010-03-04
EP1791176B1 (en) 2019-07-03
US8188376B2 (en) 2012-05-29
EP2169717A1 (en) 2010-03-31
EP1791176A1 (en) 2007-05-30
EP2169717B1 (en) 2017-06-28
EP1791176A4 (en) 2008-07-09
US20070297162A1 (en) 2007-12-27
US8001682B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
KR102055587B1 (ko) 고전력 반도체용 방열기판, 이를 포함하는 고전력 반도체 모듈, 및 그 제조 방법
CN101467248B (zh) 散热布线板及其制造方法
JP5125241B2 (ja) パワーモジュール用基板の製造方法
JP5151080B2 (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
WO2006019099A1 (ja) 絶縁基板、パワーモジュール用基板並びにそれらの製造方法およびそれらを用いたパワーモジュール
TW201041496A (en) A manufacturing method of circuit board module equipped with heat sink, and its product
JP4311303B2 (ja) パワーモジュール用基板の製造方法
JP5665355B2 (ja) セラミック部材とフィン付き放熱部材との接合体の製造方法
JP5914968B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP2007194256A (ja) パワーモジュール用基板の製造方法
JP5654369B2 (ja) 積層材の製造方法
JP2005116843A (ja) 回路用金属板およびセラミックス回路基板
JP4569468B2 (ja) パワーモジュール用基板の製造方法
JP6565735B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
JP5146296B2 (ja) パワーモジュール用基板の製造方法
JP2004311691A (ja) 回路用金属板およびセラミックス回路基板
JP6118583B2 (ja) 絶縁基板
JP5131205B2 (ja) パワーモジュール用基板の製造方法
JP2010267663A (ja) パワーモジュール製造方法およびその方法により製造したパワーモジュールおよびパワーモジュール製造装置
JP5722646B2 (ja) 積層材の製造方法
JP2004342635A (ja) セラミックス基板接合用金属板およびセラミックス回路基板
JP5052290B2 (ja) 金具付き回路基板の製造方法
JP4677948B2 (ja) パワーモジュール用基板の製造方法
JP2010239033A (ja) 半導体装置及びその製造方法
JP2010165719A (ja) パワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11573755

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005772503

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005772503

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11573755

Country of ref document: US