JP5552803B2 - パワーモジュール用基板の製造方法 - Google Patents
パワーモジュール用基板の製造方法 Download PDFInfo
- Publication number
- JP5552803B2 JP5552803B2 JP2009277498A JP2009277498A JP5552803B2 JP 5552803 B2 JP5552803 B2 JP 5552803B2 JP 2009277498 A JP2009277498 A JP 2009277498A JP 2009277498 A JP2009277498 A JP 2009277498A JP 5552803 B2 JP5552803 B2 JP 5552803B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern member
- conductor pattern
- ceramic substrate
- brazing material
- flange
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Ceramic Products (AREA)
Description
この打ち抜き加工時のバリ15aの高さが小さ過ぎると、後の面押し加工時にバリが過剰につぶれてしまい、所望のフランジ状突起15を形成することが難しい。また、バリ15aの高さが大き過ぎるものは導体パターン部材12としての打ち抜き成形が困難である。
まず、セラミックス基板上にろう付される導体パターン部材は、一般に1辺が5mm〜50mm、厚さ0.6mmの正方形板であり、その面積は25mm2〜2500mm2である。これに対して、接合に用いられるろう材は、導体パターン部材と同じ形状で、厚さが10μm〜30μmの正方形箔であって、このうち接合に寄与するのは厚さ10μm分である。
11 セラミックス基板
12 導体パターン部材
12a 裏面
12b 表面
12c 側面
13 放熱用金属板
14 余剰ろう材
15 フランジ状突起
15a バリ
20 パワーモジュール
21 電子部品
22 ヒートシンク
22a 流路
23 はんだ材
30 第1パンチ
31 平坦面
32 傾斜面
40 第2パンチ
41 平坦面
Claims (4)
- ろう材によりセラミックス基板と導体パターン部材とを接合するパワーモジュール用基板の製造方法であって、
前記導体パターン部材を、金属板の打ち抜き加工により形成する打ち抜き工程と、
前記打ち抜き工程において前記導体パターン部材の表面と側面との稜線に生じたバリを、前記導体パターン部材の前記側面から前記表面に沿う方向に突出するフランジ状突起に成形するフランジ成形工程と、
前記導体パターン部材の裏面と前記セラミックス基板の表面とを、前記ろう材を挟んで当接させ、これら導体パターン部材およびセラミックス基板を一対の加圧板間で加熱することにより、前記導体パターン部材の裏面と前記セラミックス基板の表面とを接合するろう付け工程と
を有することを特徴とするパワーモジュール用基板の製造方法。 - 前記導体パターン部材は、その裏面に前記ろう材が予め接着された状態で前記打ち抜き加工を施されることを特徴とする請求項1に記載のパワーモジュール用基板の製造方法。
- 前記フランジ成形工程において、前記打ち抜き工程にて生じたバリを前記導体パターン部材の表面に沿って外側に広げるように、前記導体パターン部材の表面を平坦にプレスすることを特徴とする請求項1または2に記載のパワーモジュール用基板の製造方法。
- 前記フランジ成形工程において、前記バリを変形させる加工を複数回に分けて行うことを特徴とする請求項1から3のいずれかに記載のパワーモジュール用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009277498A JP5552803B2 (ja) | 2009-12-07 | 2009-12-07 | パワーモジュール用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009277498A JP5552803B2 (ja) | 2009-12-07 | 2009-12-07 | パワーモジュール用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011119584A JP2011119584A (ja) | 2011-06-16 |
JP5552803B2 true JP5552803B2 (ja) | 2014-07-16 |
Family
ID=44284543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009277498A Active JP5552803B2 (ja) | 2009-12-07 | 2009-12-07 | パワーモジュール用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5552803B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5801639B2 (ja) * | 2011-07-28 | 2015-10-28 | 昭和電工株式会社 | 電子素子搭載用基板 |
JP6482980B2 (ja) * | 2015-07-31 | 2019-03-13 | 昭和電工株式会社 | アルミニウムと炭素粒子との複合体及び絶縁基板 |
JP6619178B2 (ja) * | 2015-08-21 | 2019-12-11 | 昭和電工株式会社 | アルミニウムと炭素粒子との複合体及び絶縁基板 |
WO2018216412A1 (ja) * | 2017-05-26 | 2018-11-29 | 京セラ株式会社 | パワーモジュール用基板およびパワーモジュール |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332854A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | セラミックス回路基板 |
JP4904916B2 (ja) * | 2006-05-18 | 2012-03-28 | 三菱マテリアル株式会社 | パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール |
JP5125241B2 (ja) * | 2007-06-12 | 2013-01-23 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
JP5002614B2 (ja) * | 2009-04-30 | 2012-08-15 | 株式会社東芝 | セラミックス回路基板の製造方法 |
-
2009
- 2009-12-07 JP JP2009277498A patent/JP5552803B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011119584A (ja) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6171622B2 (ja) | パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板を製造する方法 | |
JP5821389B2 (ja) | パワーモジュール用基板の製造方法及びパワーモジュール用基板 | |
JP5077102B2 (ja) | パワーモジュール用基板及びその製造方法 | |
JP6435945B2 (ja) | ヒートシンク付きパワーモジュール用基板 | |
JP5125241B2 (ja) | パワーモジュール用基板の製造方法 | |
WO2012157583A1 (ja) | 半導体装置とその製造方法 | |
JP5552803B2 (ja) | パワーモジュール用基板の製造方法 | |
US20120028025A1 (en) | Electrical or electronic composite component and method for producing an electrical or electronic composite component | |
JP7342371B2 (ja) | 絶縁回路基板、及び、絶縁回路基板の製造方法 | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
JP5914968B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
JP5141566B2 (ja) | 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板 | |
US7468554B2 (en) | Heat sink board and manufacturing method thereof | |
JP6331867B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
JP6357917B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法、パワーモジュール | |
JP6020256B2 (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
JP5146296B2 (ja) | パワーモジュール用基板の製造方法 | |
JP5532601B2 (ja) | パワーモジュール用基板およびその製造方法 | |
JP5056811B2 (ja) | パワーモジュール用基板の製造方法、製造装置、および製造中間体 | |
JPWO2005091363A1 (ja) | ヒートシンク基板とその製造方法 | |
JP5131205B2 (ja) | パワーモジュール用基板の製造方法 | |
JP5131204B2 (ja) | パワーモジュール用基板の製造方法 | |
JP6201297B2 (ja) | 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法 | |
JP5613100B2 (ja) | 半導体装置の製造方法 | |
JP7166490B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5552803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |