JP5552803B2 - パワーモジュール用基板の製造方法 - Google Patents

パワーモジュール用基板の製造方法 Download PDF

Info

Publication number
JP5552803B2
JP5552803B2 JP2009277498A JP2009277498A JP5552803B2 JP 5552803 B2 JP5552803 B2 JP 5552803B2 JP 2009277498 A JP2009277498 A JP 2009277498A JP 2009277498 A JP2009277498 A JP 2009277498A JP 5552803 B2 JP5552803 B2 JP 5552803B2
Authority
JP
Japan
Prior art keywords
pattern member
conductor pattern
ceramic substrate
brazing material
flange
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009277498A
Other languages
English (en)
Other versions
JP2011119584A (ja
Inventor
慎介 青木
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2009277498A priority Critical patent/JP5552803B2/ja
Publication of JP2011119584A publication Critical patent/JP2011119584A/ja
Application granted granted Critical
Publication of JP5552803B2 publication Critical patent/JP5552803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Products (AREA)

Description

本発明は、パワーモジュール用基板の製造方法に関する。
一般に、半導体素子の中でも電力供給のためのパワーモジュールは発熱量が比較的高いため、このパワーモジュール用基板としては、AlN、Al23、Si34、SiC等からなるセラミックス基板上にアルミニウム板等の金属板からなる導体パターン部材および冷却用金属板をAl−Si系等のろう材を介して接合させたものが用いられている。そして、導体パターン部材の表面(回路面)にはんだ材を介して電子部品(半導体チップ等のパワー素子)が搭載されることにより、パワーモジュールが製造される。
このようなパワーモジュール用基板において、従来、セラミックス基板に金属板を接合した後にエッチング等により所定形状に形成する方法による導体パターン部材および冷却用金属板が用いられている。近年、高い冷却効果を得るためにより厚い冷却用金属板を使用することが求められているが、厚い金属板をセラミックス基板に接合した場合、熱応力によりセラミックス基板が割れるおそれがある。このような場合、たとえば打ち抜き加工や鋳造によりあらかじめ所定形状に形成された導体パターン部材および冷却用金属板をセラミックス基板に接合する方法が採用される(特許文献1参照)。
所定形状の導体パターン部材および冷却用金属板をろう付けする場合、ろう材が導体パターン部材の回路面に流れ、電子部品を搭載するためのワイヤボンディングの接着性を低下させるおそれがある。このため、特許文献2では、打ち抜き加工により形成した導体パターン部材をセラミックス基板とは反対側(すなわち回路面側)にバリを位置させるように配置することにより、ろう材の付着をバリによって阻止することが提案されている。
特許文献3では、導体パターン部材を囲む溝部をセラミックス基板に形成することにより、溝部内にバリを収容して導体パターン部材とセラミックス基板との接触面積を確保してこれらの接合を確実にするとともに、ろう材を溝部に溜めて導体パターン部材の回路面に回り込むのを防止することが提案されている。
特開2007−311527号公報 特開2008−311294号公報 特開2008−311295号公報
セラミックス基板と導体パターン部材とは、ろう材を溶融させた状態で厚さ方向に加圧されることにより接合される。これらの接合が十分でない場合には、セラミックス基板の反りや、温度変化を繰り返す温度サイクル条件下等において、接合部分に剥離が生じたりするおそれがある。このため、セラミックス基板と導体パターン部材とが確実に接合されている必要がある。しかしながら、導体パターン部材にバリがあると、ろう付けの加圧時にバリが潰されて不均一に変形されるなどにより、加圧が不均一になって接合が不十分になる場合がある。
バリがある導体パターン部材とセラミックス基板との接合を確実にするために、多めのろう材を用いることが考えられる。しかしながら、余剰のろう材が導体パターン部材の回路面に回り込み、その後のめっき密着性の低下やはんだボイドの発生などの問題が生じるおそれがある。
本発明は、このような事情に鑑みてなされたもので、打ち抜き加工により形成された導体パターン部材をセラミックス基板に確実に接合するとともに、ろう材がパターン面に付着するのを防止することを目的とする。
本発明の方法により製造されるパワーモジュール用基板は、セラミックス基板の表面に、金属板の打ち抜き加工により形成された導体パターン部材の裏面がろう付けされてなるパワーモジュール用基板であって、前記導体パターン部材の表面と側面との稜線部に、前記打ち抜き加工により生じたバリを変形させてなるフランジ状突起が、前記側面から前記表面に沿う方向に突出して設けられている。
このパワーモジュール用基板では、導体パターン部材の側面から突出するフランジ状突起によって、導体パターン部材の表面に余剰ろう材が回り込むのを防ぐことができる。また、フランジ状突起とセラミックス基板の表面との間で、導体パターン部材の側面に余剰ろう材を保持させることができるので、余剰ろう材が導体パターン部材の表面に回り込むのをより効果的に防ぐことができる。
このパワーモジュール用基板において、前記フランジ状突起は、前記導体パターン部材の前記側面からの突出高さが5μm以上500μm以下、厚さが25μm以上250μm以下であることが好ましい。この場合、ろう付けに十分な量のろう材を使用しながら、余剰ろう材を導体パターン部材の側面に確実に保持することができる。
また、本発明は、ろう材によりセラミックス基板と導体パターン部材とを接合するパワーモジュール用基板の製造方法であって、前記導体パターン部材を金属板の打ち抜き加工により形成する打ち抜き工程と、前記打ち抜き工程において前記導体パターン部材の表面と側面との稜線に生じたバリを前記導体パターン部材の前記側面から前記表面に沿う方向に突出するフランジ状突起に成形するフランジ成形工程と、前記導体パターン部材の裏面と前記セラミックス基板の表面とを、前記ろう材を挟んで当接させ、これら導体パターン部材およびセラミックス基板を一対の加圧板間で加熱することにより、前記導体パターン部材の裏面と前記セラミックス基板の表面とを接合するろう付け工程とを有する。
この製造方法によれば、製造工程で導体パターン部材に生じるバリを導体パターン部材の側面からフランジ状に突出するように変形するだけで、ろう材が導体パターン部材の表面に流れこむことを容易かつ効果的に防止することができる。
この製造方法において、前記導体パターン部材は、その裏面に前記ろう材が予め接着された状態で前記打ち抜き加工を施されることが好ましい。この場合、導体パターン部材の裏面全体に容易にろう材を付着させ、セラミックス基板に対して導体パターン部材を確実にろう付けすることができる。
前記フランジ成形工程は、前記導体パターン部材の表面を平坦にプレスする面押し工程であることが好ましい。この場合、導体パターン部材に生じたバリを容易にフランジ状突起に成形することができる。
前記フランジ成形工程において、前記バリを変形させる加工を複数回に分けて行うことが好ましい。フランジ成形工程において、バリが大きい場合には変形量が大きくなることにより、亀裂が生じたりバリが欠けたりして回路面を損傷させるおそれがある。これに対して、バリを変形させる加工を複数回に分けて行うことにより、バリが大きい場合であっても急激な変形により破損を生じることなく確実にバリを変形させ、導体パターン部材の表面に突出しないフランジ状に成形することができる。
本発明によれば、導体パターン部材の表面へのろう材の付着を抑えながら、打ち抜き加工により形成された導体パターン部材がセラミックス基板に確実に接合されたパワーモジュール用基板を得ることができる。
本発明のパワーモジュール用基板を用いたパワーモジュールの断面図である。 本発明のパワーモジュール用基板を示す断面図である。 本発明に係る導体パターン部材のバリをフランジ状に成形する工程において、1回目の加工を示す断面図である。 本発明に係る導体パターン部材のバリをフランジ状に成形する工程において、2回目の加工を示す断面図である。
以下、本発明に係るパワーモジュール用基板およびその製造方法について説明する。本発明のパワーモジュール用基板10は、図1に示すパワーモジュール20に用いられる基板である。パワーモジュール20は、パワーモジュール用基板10と、パワーモジュール用基板10の表面に搭載された半導体チップ等の電子部品21とから構成される。
パワーモジュール用基板10は、セラミックス基板11と、セラミックス基板11の表面に積層された導体パターン部材12と、セラミックス基板11の裏面に積層された放熱用金属板13とを備える。このパワーモジュール用基板10において、導体パターン部材12の上に電子部品21が搭載されるとともに、放熱用金属板6にヒートシンク22が取り付けられる。
セラミックス用基板11は、AlN(窒化アルミニウム)を母材として、たとえば厚さ0.635mmの矩形状に形成されている。このセラミックス基板11の表面には、導体パターン部材12の裏面12aが接合されている。また、セラミックス基板11の裏面には、たとえば厚さ1.6mmの純アルミニウムにより、セラミックス基板11より若干小さい矩形状に形成された放熱用金属板13が接合されている。
導体パターン部材12は、たとえば厚さ0.6mmの純アルミニウム板の打ち抜き加工により回路パターンの外形に成形されていて、図2に示すように、その表面12bと側面12cとの稜線部に、表面12bから突出せず側面12cから表面12bに沿う方向に突出するフランジ状突起15が設けられている。このフランジ状突起15は、導体パターン部材12の側面12cからの突出高さHが5μm以上500μm以下、厚さtが25μm以上250μm以下であって、その先端が表面12bよりもセラミックス基板11に近く、側面12cよりも外側に位置している。
セラミックス基板11と、導体パターン部材12および放熱用金属板13との相互間はろう付けによって接合されている。ろう材は、Al−Si系が使用される。ろう材の厚さは10〜20μmが好ましく、このうち厚さ約10μm分のろう材が接合に寄与する。ろう材の厚さが10μm未満の場合は、初期接合状態での未接合部が発生したり、例えば−40〜105℃の冷熱サイクル試験において剥がれが発生したりするおそれがあり、接合信頼性が低下する。
このろう付けにおいてセラミックス基板11と導体パターン部材12との間から押し出された余剰ろう材14は、図2に示すように、フランジ状突起15の下方の範囲で、側面12cに付着し保持されている。
導体パターン部材12の上には、Sn−Ag−Cu系、Zn−Al系若しくはPb−Sn系等のはんだ材23によって電子部品21が接合される。なお、電子部品21と導体パターン部材12の端子部との間は、アルミニウムからなるボンディングワイヤ(図示略)により接続される。
放熱用金属板13には、ろう付け、はんだ付け、ボルト等によってヒートシンク22が接合される。ヒートシンク22は、アルミニウム合金の押し出し成形によって形成され、その長さ方向に沿って冷却水を流通させるための多数の流路22aを備える。
次に、以上のように構成されるパワーモジュール用基板10の製造方法について説明する。
まず、導体パターン部材12を、金属板の打ち抜き加工により形成する打ち抜き工程を行う。このとき、導体パターン部材12は、その裏面12aにろう材が予め接着された状態で打ち抜き加工を施される。すなわち、導体パターン部材12の母材である金属平板にろう材箔を溶剤(オクタンジオール等)や超音波等により貼付しておき、これら金属平板とろう材箔とを重ねた状態で同時にプレス加工によって打ち抜く。これにより、導体パターン部材12の外形にろう材箔も打ち抜き成形される。
なお、次工程において、導体パターン部材12の側面12cからの突出高さHが5μm以上500μm以下、厚さtが25μm以上250μm以下であるフランジ状突起15を形成するために、打ち抜き加工に用いるダイスとパンチとのクリアランスを適宜設定し、適切な大きさのバリ15aを形成しておく。
この打ち抜き加工時のバリ15aの高さが小さ過ぎると、後の面押し加工時にバリが過剰につぶれてしまい、所望のフランジ状突起15を形成することが難しい。また、バリ15aの高さが大き過ぎるものは導体パターン部材12としての打ち抜き成形が困難である。
このように形成された導体パターン部材12には、打ち抜き工程においてその表面12bと側面12cとの稜線に、導体パターン部材12の厚さ方向に表面12bから突出するバリ15aが生じている。このバリ15aを、導体パターン部材12の表面12bから突出せず側面12cから突出するフランジ状突起15に成形するフランジ成形工程を行う。すなわち、導体パターン部材12の表面12bを平坦にプレスする面押し加工を行うことにより、バリ15aを導体パターン部材12の表面に沿って外側に広げるように変形させ、フランジ状突起15を形成する。
この面押し加工では、バリ15aを変形させる加工が複数回(たとえば2回)に分けて行われる。まず、図3に示すように、導体パターン部材12の表面12bに当接する平坦面31と、バリ15aに当接する傾斜面32とを有する第1パンチ30を用いて、導体パターン部材12の表面12bを面押しし、導体パターン部材12が破損しないようにバリ15aを変形させる。
次いで、図4に示すように、表面12bおよびバリ15aに当接する平坦面41を有する第2パンチ40を用いて、さらにバリ15aを変形させ、フランジ状突起15を成形する。このように、複数回に分けて加工を行うことにより、1回の変形量を小さくし、加工による導体パターン部材12の損傷を抑えることができる。
放熱用金属板13も、導体パターン部材12と同様に、ろう材を貼付した状態で打ち抜き加工し、バリをフランジ状に成形して形成する。
次に、導体パターン部材12の裏面12aとセラミックス基板11の表面、および放熱用金属板13とセラミックス基板11の裏面を、それぞれろう材を挟んで当接させ、これら導体パターン部材12、セラミックス基板11および放熱用金属板13を一対の加圧板間で加熱することにより接合するろう付け工程を行う。
このように、小面積の導体パターン部材12および放熱用金属板13を形成してろう付けすることにより、放熱性を向上させるために放熱用金属板13を厚くしても、ろう付け等の熱応力によりセラミックス基板11が破損したり接合部分が剥離したりすることを抑制できる。
このろう付け工程において、導体パターン部材12のフランジ状突起15および放熱用金属板13のフランジ状突起がセラミックス基板11との接合面から離れてこの接合面に平行に延びるように、各部材が積層される。すなわち、各加圧板に当接する面近傍に各部材のバリ(突起)が配置されるが、これらバリは導体パターン部材12および放熱用金属板13の各側面から表面に沿う方向に突出するフランジ状に成形されて加圧板に向けられていないので、接合面での加圧が不均一になることがない。
また、このろう付け工程において、各部材間が確実に接合されるために十分な量のろう材が用いられている。したがって、接合に寄与しない余剰ろう材14が加圧により接合面から押し出されて、たとえばセラミックス基板11の表面側では、導体パターン部材12の側面12cを伝って表面12bへ向かって流れる。しかしながら、フランジ状突起15が側面に交差する方向(すなわち表面12bに沿う方向)に突出しているので、余剰ろう材14はこのフランジ状突起15を越えて表面12bに付着することはなく、フランジ状突起15の下方で側面12cに保持される。
ここで、フランジ状突起の突出高さHについて説明する。
まず、セラミックス基板上にろう付される導体パターン部材は、一般に1辺が5mm〜50mm、厚さ0.6mmの正方形板であり、その面積は25mm2〜2500mm2である。これに対して、接合に用いられるろう材は、導体パターン部材と同じ形状で、厚さが10μm〜30μmの正方形箔であって、このうち接合に寄与するのは厚さ10μm分である。
したがって、このような導体パターン部材およびろう材を用いた場合に生じる余剰ろう材は、厚さ20μm、面積25mm2〜2500mm2となる。すなわち、余剰ろう材の体積は0.5mm3〜50mm3である。この余剰ろう材が導体パターン部材の側面全周に均等に這い上がると仮定すると、その厚さは、5mm角の導体パターン部材の場合で約42μm、50mm角の導体パターン部材の場合で約417μmと計算できる。このことから、フランジ状突起の突出高さHを5μm〜500μmと設定すれば、余剰ろう材を導体パターン部材の側面に十分に保持できると考えられる。
以上説明したように、本発明によれば、余剰ろう材14が導体パターン部材12の表面12bに付着しないので、めっき密着性の低下やはんだボイドの発生などの問題が生じるおそれがないパワーモジュール用基板10を得ることができる。
なお、本発明は前記実施形態の構成のものに限定されるものではなく、細部構成においては、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。たとえば、前記実施形態では導体パターン部材12と同様に放熱用金属板13も打ち抜き加工により形成してバリを成形したが、放熱用金属板13の形成方法はこれに限定されない。
10 パワーモジュール用基板
11 セラミックス基板
12 導体パターン部材
12a 裏面
12b 表面
12c 側面
13 放熱用金属板
14 余剰ろう材
15 フランジ状突起
15a バリ
20 パワーモジュール
21 電子部品
22 ヒートシンク
22a 流路
23 はんだ材
30 第1パンチ
31 平坦面
32 傾斜面
40 第2パンチ
41 平坦面

Claims (4)

  1. ろう材によりセラミックス基板と導体パターン部材とを接合するパワーモジュール用基板の製造方法であって、
    前記導体パターン部材を、金属板の打ち抜き加工により形成する打ち抜き工程と、
    前記打ち抜き工程において前記導体パターン部材の表面と側面との稜線に生じたバリを、前記導体パターン部材の前記側面から前記表面に沿う方向に突出するフランジ状突起に成形するフランジ成形工程と、
    前記導体パターン部材の裏面と前記セラミックス基板の表面とを、前記ろう材を挟んで当接させ、これら導体パターン部材およびセラミックス基板を一対の加圧板間で加熱することにより、前記導体パターン部材の裏面と前記セラミックス基板の表面とを接合するろう付け工程と
    を有することを特徴とするパワーモジュール用基板の製造方法。
  2. 前記導体パターン部材は、その裏面に前記ろう材が予め接着された状態で前記打ち抜き加工を施されることを特徴とする請求項に記載のパワーモジュール用基板の製造方法。
  3. 前記フランジ成形工程において、前記打ち抜き工程にて生じたバリを前記導体パターン部材の表面に沿って外側に広げるように、前記導体パターン部材の表面を平坦にプレスすることを特徴とする請求項またはに記載のパワーモジュール用基板の製造方法。
  4. 前記フランジ成形工程において、前記バリを変形させる加工を複数回に分けて行うことを特徴とする請求項からのいずれかに記載のパワーモジュール用基板の製造方法。
JP2009277498A 2009-12-07 2009-12-07 パワーモジュール用基板の製造方法 Active JP5552803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009277498A JP5552803B2 (ja) 2009-12-07 2009-12-07 パワーモジュール用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009277498A JP5552803B2 (ja) 2009-12-07 2009-12-07 パワーモジュール用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011119584A JP2011119584A (ja) 2011-06-16
JP5552803B2 true JP5552803B2 (ja) 2014-07-16

Family

ID=44284543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009277498A Active JP5552803B2 (ja) 2009-12-07 2009-12-07 パワーモジュール用基板の製造方法

Country Status (1)

Country Link
JP (1) JP5552803B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5801639B2 (ja) * 2011-07-28 2015-10-28 昭和電工株式会社 電子素子搭載用基板
JP6482980B2 (ja) * 2015-07-31 2019-03-13 昭和電工株式会社 アルミニウムと炭素粒子との複合体及び絶縁基板
JP6619178B2 (ja) * 2015-08-21 2019-12-11 昭和電工株式会社 アルミニウムと炭素粒子との複合体及び絶縁基板
WO2018216412A1 (ja) * 2017-05-26 2018-11-29 京セラ株式会社 パワーモジュール用基板およびパワーモジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332854A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP4904916B2 (ja) * 2006-05-18 2012-03-28 三菱マテリアル株式会社 パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP5125241B2 (ja) * 2007-06-12 2013-01-23 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP5002614B2 (ja) * 2009-04-30 2012-08-15 株式会社東芝 セラミックス回路基板の製造方法

Also Published As

Publication number Publication date
JP2011119584A (ja) 2011-06-16

Similar Documents

Publication Publication Date Title
JP6171622B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板を製造する方法
JP5821389B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
JP5077102B2 (ja) パワーモジュール用基板及びその製造方法
JP6435945B2 (ja) ヒートシンク付きパワーモジュール用基板
JP5125241B2 (ja) パワーモジュール用基板の製造方法
WO2012157583A1 (ja) 半導体装置とその製造方法
JP5552803B2 (ja) パワーモジュール用基板の製造方法
US20120028025A1 (en) Electrical or electronic composite component and method for producing an electrical or electronic composite component
JP7342371B2 (ja) 絶縁回路基板、及び、絶縁回路基板の製造方法
JP2010097963A (ja) 回路基板及びその製造方法、電子部品モジュール
JP5914968B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP5141566B2 (ja) 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板
US7468554B2 (en) Heat sink board and manufacturing method thereof
JP6331867B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP6357917B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法、パワーモジュール
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP5146296B2 (ja) パワーモジュール用基板の製造方法
JP5532601B2 (ja) パワーモジュール用基板およびその製造方法
JP5056811B2 (ja) パワーモジュール用基板の製造方法、製造装置、および製造中間体
JPWO2005091363A1 (ja) ヒートシンク基板とその製造方法
JP5131205B2 (ja) パワーモジュール用基板の製造方法
JP5131204B2 (ja) パワーモジュール用基板の製造方法
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP5613100B2 (ja) 半導体装置の製造方法
JP7166490B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5552803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150